CN102315132A - 高压晶体管及其制作方法 - Google Patents

高压晶体管及其制作方法 Download PDF

Info

Publication number
CN102315132A
CN102315132A CN201110300759A CN201110300759A CN102315132A CN 102315132 A CN102315132 A CN 102315132A CN 201110300759 A CN201110300759 A CN 201110300759A CN 201110300759 A CN201110300759 A CN 201110300759A CN 102315132 A CN102315132 A CN 102315132A
Authority
CN
China
Prior art keywords
dummy gate
doped region
lightly doped
ion
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110300759A
Other languages
English (en)
Other versions
CN102315132B (zh
Inventor
张�雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110300759.8A priority Critical patent/CN102315132B/zh
Publication of CN102315132A publication Critical patent/CN102315132A/zh
Application granted granted Critical
Publication of CN102315132B publication Critical patent/CN102315132B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种高压晶体管的制作方法,通过在其高压阱上方一次形成相互分离的第一虚拟栅极、第二虚拟栅极、工作栅极,可以省略在硅衬底有源区专门形成金属硅化物阻挡层的工艺步骤;进行离子注入形成高压晶体管的源、漏前,需在整个硅衬底上形成图形化光刻胶,当第一虚拟栅极、第二虚拟栅极与工作栅极的间隙较小时,相邻栅极之间的侧壁构成足够厚的层,此时相邻栅极之间可以不用覆盖光刻胶,直接以高压阱上相邻的栅极及相邻栅极之间的侧墙为掩膜在该区域实现自对准离子注入,简化了形成图形化光刻胶前制作掩膜版的工艺。基于所述制作方法,本发明还提供了一种高压晶体管。

Description

高压晶体管及其制作方法
技术领域
本发明涉及晶体管领域,特别是涉及高压晶体管领域。
背景技术
高压器件是现代集成电路产业中重要的组成部分,其在电源管理、面板显示、工业控制等方面有着广泛的应用,其工作电压范围为十几伏到数百伏。高压器件的种类繁多,其中一种常见的P型高压晶体管的结构如图6所示,其具体的制作方法如图1至图5所示:
如图1所示,提供一P型硅衬底,在所述P型硅衬底上第一次离子注入形成高压N型阱11,在所述P型硅衬底上形成用于将N型高压阱11与其它有源区隔离的浅沟槽,在硅衬底上形成氧化物层以填充所述浅沟槽,然后进行化学机械抛光以平坦化氧化物层,形成填充有氧化物的浅沟槽隔离区12。
如图2所示,在N型高压阱11上形成栅氧化层13,在栅氧化层13上淀积一层多晶硅,然后进行多晶硅掺杂,在多晶硅层上形成抗反射涂层,然后在抗反射涂层上形成图形化光刻胶,采用干法刻蚀形成高压晶体管栅极14,去掉所述图形化光刻胶及抗反射涂层。
如图3所示,以浅沟槽隔离区12、高压晶体管栅极14为掩膜进行第二次离子注入形成轻掺杂区域15,掺杂的离子类型为P型杂质。其中,轻掺杂区域15的作用是增加高压晶体管在竖直方向(图示方向)的击穿电压。
如图4所示,淀积一层二氧化硅,各向异性的刻蚀掉这层二氧化硅,刻蚀完成后残留在高压晶体管栅极14两侧的所述二氧化硅形成侧墙16。
如图5所示,在整个硅衬底上形成图形化光刻胶,使部分轻掺杂区域15上方被光刻胶覆盖,并以浅沟槽隔离区12及高压晶体管栅极14为掩膜进行第三次离子注入,形成源17、漏18,掺杂的离子类型为P型杂质,去掉光刻胶。源17、漏18在高压晶体管栅极14两侧对称布置,源17、漏18与高压晶体管栅极14之间在水平方向(图示方向)存在一定间隙,这样可以避免源17、漏18在高浓度离子注入的形成过程中离子过于接近沟道,以致对沟道产生破坏作用从而减小高压晶体管水平方向(图示方向)上的击穿电压。
一般的晶体管在形成栅、源、漏后,往往会利用溅射工艺在整个硅片表面淀积一层钴,然后对其进行退火处理,高温触发钴与硅发生反应并在表面形成金属硅化物硅化钴,此时钴不会与二氧化硅等绝缘物质发生反应,用化学方法去掉没有发生反应的钴,将钴的硅化物留在了硅片的表面。由于金属硅化物硅化钴是一种低阻抗的材料,因此一般的晶体管在形成过程中会在栅、源、漏上方形成这种金属硅化物以减小该区域形成的寄生电阻。
但对于高压晶体管而言,为了提高其击穿电压,高压晶体管的某些区域上不需形成上述金属硅化物,例如栅、源、漏等有源区,因此,在形成晶体管的栅、源、漏后并在其他区域形成上述金属硅化物之前,会在高压晶体管的某些区域上方形成金属硅化物阻挡层,以增加该区域形成的寄生电阻,从而增大高压晶体管在该区域的击穿电压。金属硅化物阻挡层(SAB)的相关技术可以参考中国专利200710173153、201010100504。
接着叙述上述高压晶体管的制作方法,如图6所示,在整个硅衬底上形成一层金属硅化物阻挡层(Salicide Block,SAB)19,如二氧化硅,并在二氧化硅上形成一层光刻胶,透过图形化掩模板利用中紫外线(Middle UV)光源对光刻胶进行曝光,然后对曝光后的光刻胶进行显影,得到图形化的光刻胶,使金属硅化物阻挡层19上覆盖光刻胶,然后湿法去除未被光刻胶保护区域的金属硅化物阻挡层19,去除试剂可以是HF酸,即可在高压晶体管的轻掺杂区域上形成金属硅化物阻挡层19,然后去除光刻胶。通过在轻掺杂区域15上方形成金属硅化物阻挡层19,有源区上方无法形成金属硅化物,因此增加了高压晶体管在水平方向(图示方向)的击穿电压。
由上可知,现有技术中高压晶体管的制作方法过于复杂,确有必要提供一种新的高压晶体管的制作方法。
发明内容
本发明要解决的问题是提供一种更为简单的高压晶体管的制作方法,从而降低制作成本、缩短制作周期。
为解决上述问题,本发明提供了一种高压晶体管的制作方法,包括:
在硅衬底上进行第一次离子注入形成高压阱;
在所述硅衬底上形成用于将所述高压阱与其它有源区隔离的浅沟槽隔离区;
在所述高压阱上形成图形化光刻胶,进行第二次离子注入以在所述高压阱内形成存在一定间距的第一轻掺杂区域、第二轻掺杂区域;
在所述高压阱上形成相互分离的栅极,所述栅极包括工作栅极、第一虚拟栅极、第二虚拟栅极,所述工作栅极所在的区域位于所述第一轻掺杂区域与第二轻掺杂区域之间,所述第一虚拟栅极位于第一轻掺杂区域上方,所述第二虚拟栅极位于第二轻掺杂区域上方;
在所述工作栅极、第一虚拟栅极、第二虚拟栅极的两侧均形成侧墙;
进行第三次离子注入以在所述第一虚拟栅极及第二虚拟栅极的远离所述工作栅极的一侧形成源或漏。
可选的,在所述工作栅极、第一虚拟栅极、第二虚拟栅极的两侧形成侧墙之后并进行所述第三次离子注入以形成所述源或漏之前,形成图形化光刻胶使所述工作栅极分别与第一虚拟栅极、第二虚拟栅极之间的区域被光刻胶覆盖,以定义所述源或漏的注入区域。
可选的,在所述工作栅极、第一虚拟栅极、第二虚拟栅极的两侧均形成侧墙后,所述工作栅极与第一虚拟栅极之间的侧墙交合在一起,所述工作栅极与第二虚拟栅极之间的侧墙交合在一起,进行所述第三次离子注入以形成所述源或漏之前,形成图形化光刻胶使所述硅衬底上所述高压阱以外的区域被光刻胶覆盖,以所述高压阱上的栅极、相邻栅极之间的侧墙及浅沟槽隔离区为掩膜进行所述第三次离子注入。
可选的,所述第一次离子注入的注入能量大于所述第二次离子注入的注入能量,所述第二次离子注入的注入能量大于所述第三次离子注入的注入能量,所述第二次离子注入、第三次离子注入的离子掺杂类型相同。
可选的,所述第一轻掺杂区域、第二轻掺杂区域的边界紧邻所述浅沟槽隔离区的侧壁。
基于上述制作方法,本发明还提供了一种高压晶体管,包括:
在硅衬底上形成的高压阱;
设置在所述高压阱内并彼此间存在一定间距的第一轻掺杂区域、第二轻掺杂区域;
位于所述高压阱上方的栅极,所述栅极包括相互分离的工作栅极、第一虚拟栅极、第二虚拟栅极,所述工作栅极所在的区域位于第一轻掺杂区域、第二轻掺杂区域之间,所述第一虚拟栅极位于第一轻掺杂区域上方,所述第二虚拟栅极位于第二轻掺杂区域上方;
位于所述第一轻掺杂区域、第二轻掺杂区域内的源或漏。
可选的,另包括在所述硅衬底上形成的用于将所述高压阱与其它有源区隔离的浅沟槽隔离区。
可选的,所述第一轻掺杂区域、第二轻掺杂区域的边界紧邻所述浅沟槽隔离区的侧壁。
可选的,所述第一轻掺杂区域、第二轻掺杂区域内的源或漏的边界紧邻所述浅沟槽隔离区的侧壁、并紧邻所述第一虚拟栅极或第二虚拟栅极的远离所述工作栅极一侧的侧壁。
可选的,所述工作栅极、第一虚拟栅极、第二虚拟栅极的两侧均设有侧墙,所述工作栅极与第一虚拟栅极之间的侧墙交合在一起,所述工作栅极与第二虚拟栅极之间的侧墙交合在一起。
可选的,所述第一轻掺杂区域、第二轻掺杂区域的掺杂类型与所述源或漏的掺杂类型相同。
与现有技术相比,本发明的优点在于:
一、第一虚拟栅极、第二虚拟栅极代替金属硅化物阻挡层(SAB),能起到相同的提高高压晶体管击穿电压的作用,因此可以省略形成金属硅化物阻挡层(SAB)的工艺步骤;同时,第一虚拟栅极、第二虚拟栅极是在形成工作栅极的同一工艺步骤中形成,不需增加额外的工艺步骤。
二、第一虚拟栅极、第二虚拟栅极的尺寸精度高,以其为掩膜进行离子注入形成晶体管的源、漏时,有利于源、漏区的精确控制,尤其当高压晶体管的尺寸较小时该优点更为显著。本发明中第一虚拟栅极、第二虚拟栅极是利用深紫外线(Deep UV)对多晶硅层上的光刻胶进行曝光而后干法刻蚀多晶硅层形成,而现有技术中SAB是利用中紫外线(Middle UV)对金属硅化物阻挡层上的光刻胶进行曝光而后湿法刻蚀金属硅化物阻挡层形成。一方面,深紫外线的波长比中紫外线的波长短,而较短的波长可以获得光刻胶上较小尺寸的分辨率,因此形成的第一虚拟栅极、第二虚拟栅极的尺寸精度较高;另一方面,第一虚拟栅极、第二虚拟栅极是利用干法刻蚀形成,现有技术中SAB是利用湿法刻蚀形成,干法刻蚀比湿法刻蚀的精度高,因此第一虚拟栅极、第二虚拟栅极的精度尺寸较高。
三、进行离子注入形成高压晶体管的源、漏前,需在整个硅衬底上形成图形化光刻胶,当第一虚拟栅极、第二虚拟栅极与工作栅极的间隙较小时,相邻栅极之间的侧壁构成足够厚的层,此时相邻栅极之间的区域可以不用覆盖光刻胶,直接以高压阱上相邻的栅极及相邻栅极之间的侧墙为掩膜在该区域实现自对准离子注入,因为相邻栅极及相邻栅极之间的侧墙连成一个整体,不需在该区域形成形状复杂的光刻胶,简化了形成图形化光刻胶前制作掩膜版的工艺。
附图说明
图1至图6是现有技术中高压晶体管制作过程中形成的结构截面图。
图7是本发明中高压晶体管的制作流程图。
图8至图14是图7所示高压晶体管的制作过程中高压晶体管的结构截面图。
图15是当高压阱上相邻栅极之间的间隙较小时采用图7所示高压晶体管的制作方法形成的高压晶体管结构截面图。
具体实施方式
本发明的目的是提供一种更为简单的高压晶体管的制作方法,其可以降低制作成本、缩短制作周期。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
本发明提出高压晶体管的制作方法,其具体制作流程如图7所示:
S11.在硅衬底上进行第一次离子注入形成高压阱。
所述第一次离子注入为常规的离子注入工艺,且为高能量离子注入。
S12.在所述硅衬底上形成用于将所述高压阱与其它有源区隔离的浅沟槽隔离区。
所述浅沟槽隔离区采用常规的浅沟槽隔离(STI)工艺形成。
S13.在所述高压阱上形成图形化光刻胶,进行第二次离子注入以在所述高压阱内形成存在一定间距的第一轻掺杂区域、第二轻掺杂区域。
作为优选方案,通常所述第二次离子注入是以所述浅沟槽隔离区为基准进行的,因此所述第一轻掺杂区域、第二轻掺杂区域的边界紧邻所述浅沟槽隔离区的侧壁。所述第二次离子注入为常规的离子注入工艺,且为中等能量离子注入。
S14.在所述高压阱上形成相互分离的栅极,所述栅极包括工作栅极、第一虚拟栅极、第二虚拟栅极,所述工作栅极所在的区域位于所述第一轻掺杂区域与第二轻掺杂区域之间,所述第一虚拟栅极位于第一轻掺杂区域上方,所述第二虚拟栅极位于第二轻掺杂区域上方,可使所述第一虚拟栅极、第二虚拟栅极在高压阱上对称设置。
所述工作栅极、第一虚拟栅极、第二虚拟栅极是通过常规的干法刻蚀工艺形成。
S15.在所述工作栅极、第一虚拟栅极、第二虚拟栅极的两侧均形成侧墙。
所述侧墙是通过常规的侧墙形成工艺形成的。
S16.形成图形化光刻胶使工作栅极分别与第一虚拟栅极、第二虚拟栅极之间的区域被光刻胶覆盖,以定义所述高压阱内源或漏的注入区域。
S17.进行第三次离子注入以在所述第一虚拟栅极及第二虚拟栅极的远离所述工作栅极的一侧形成源或漏。
所述第三次离子注入为常规的离子注入工艺,且为低能量离子注入,其注入的离子掺杂类型与第二次离子注入的离子掺杂类型相同。
需指出的是,当进行工艺步骤S14后,所述工作栅极、第一虚拟栅极、第二虚拟栅极之间的间隙可以很小,以致进行工艺步骤S15后,所述工作栅极与第一虚拟栅极之间的侧墙至少部分交合在一起,所述工作栅极与第二虚拟栅极之间的侧墙至少部分交合在一起,此时侧墙形成的层的厚度较大,在进行步骤S16时,此时相邻栅极之间的区域可以不用覆盖光刻胶,直接以高压阱上相邻的栅极及相邻栅极之间的侧墙为掩膜在该区域实现自对准离子注入,因为相邻栅极及相邻栅极之间的侧墙连成一个整体,不需在该区域形成形状复杂的光刻胶,简化了进行步骤S16时制作掩膜版的工艺。
图8至图15为高压晶体管的形成过程中高压晶体管的结构截面图。下面将图8至图15分别与图7结合起来进一步说明高压晶体管的制作方法,且以P型高压晶体管为例,在实际制作过程中可以根据所需高压晶体管的类型对掺杂的离子类型进行相应变更。
需要说明的是,提供这些附图的目的是有助于理解本发明的实施例,而不应解释为对本发明的不当的限制。为了更清楚起见,图中所示尺寸并未按比例绘制,可能会作放大、缩小或其他改变。
S11.在硅衬底上进行第一次离子注入形成高压阱。在硅衬底上形成图形化光刻胶以定义高压阱的区域,进行第一次离子注入,掺入的杂质为N型杂质,光刻胶覆盖的区域可以避免离子注入,未被光刻胶覆盖的区域允许离子注入,形成高压阱21,如图8所示。而后去掉光刻胶。其中,第一次离子注入为高能量离子注入,在实际制作过程中可对离子注入能量、离子注入浓度进行调整以得到符合要求的器件。
S12.在所述硅衬底上形成用于将所述高压阱与其它有源区隔离的浅沟槽隔离区。利用化学气相沉积形成一层氮化物,在氮化物上形成图形化光刻胶,然后进行干法刻蚀,没有被光刻胶覆盖的区域被刻蚀形成浅沟槽,去掉所述光刻胶及氮化物,淀积一层氧化物,填充浅沟槽,利用化学机械抛光平坦化氧化物层,形成浅沟槽隔离区22,如图9所示。其中,浅沟槽隔离区22用于将高压阱21与其它有源区隔离。
S13.在所述高压阱上形成图形化光刻胶,进行第二次离子注入以在所述高压阱内形成存在一定间距的第一轻掺杂区域、第二轻掺杂区域。如图10所示,形成图形化光刻胶(未图示)以在高压阱21内定义第一轻掺杂区域23、第二轻掺杂区域24,进行第二次离子注入,掺入的杂质为P型杂质,光刻胶覆盖的区域可以避免离子注入,未被光刻胶覆盖的区域允许离子注入,形成第一轻掺杂区域23、第二轻掺杂区域24。离子注入后去掉光刻胶。其中,第二次离子注入为中等能量注入,注入的离子浓度较小,在实际制作过程中可对离子注入能量、离子注入浓度进行调整以得到符合要求的器件。
S14.在所述高压阱上形成相互分离的栅极,所述栅极包括工作栅极、第一虚拟栅极、第二虚拟栅极。如图11所示,在高压阱21上形成栅氧化层31,在栅氧化层31上淀积一层多晶硅,在多晶硅层上形成一层抗反射涂层(ARC),在抗反射涂层上形成光刻胶,利用深紫外线(Deep UV)光源透过图形化掩模板对多晶硅层上的光刻胶进行曝光,然后显影,在第一多晶硅上形成图形化光刻胶,干法刻蚀形成三个相互分离的高压晶体管栅极。其中,位于中间的栅极为工作栅极25,位于两侧的栅极分别为第一虚拟栅极26、第二虚拟栅极27,工作栅极25所在的区域位于第一轻掺杂区域23、第二轻掺杂区域24之间,第一虚拟栅极26位于第一轻掺杂区域23上方,第二虚拟栅极27位于第二轻掺杂区域24上方,去掉光刻胶。
S15.在所述工作栅极、第一虚拟栅极、第二虚拟栅极的两侧均形成侧墙。淀积一层二氧化硅,干法刻蚀掉这层二氧化硅,刻蚀完成后残留在在工作栅极25、第一虚拟栅极26、第二虚拟栅极27两侧的所述二氧化硅形成侧墙28,如图12所示。
S16.形成图形化光刻胶使工作栅极分别与第一虚拟栅极、第二虚拟栅极之间的区域被光刻胶覆盖,以定义所述高压阱内源或漏的注入区域。如图13所示,形成图形化光刻胶,使第一虚拟栅极26与工作栅极25之间的区域及第二虚拟栅极27与工作栅极25之间的区域上方均覆盖有光刻胶32,以定义高压晶体管的源或漏的注入区域,此时所述硅衬底上高压阱21以外的区域可根据制作需要也需覆盖光刻胶32。
S17.进行第三次离子注入以在所述第一虚拟栅极及第二虚拟栅极的远离所述工作栅极的一侧形成源或漏。如图14所示,在离子注入室里进行离子注入,掺入的杂质为P型杂质,光刻胶覆盖的区域可以避免离子注入,未被光刻胶覆盖的区域允许离子注入,以浅沟槽隔离区22及第一虚拟栅极26、第二虚拟栅极27为掩膜进行第三次离子注入形成高压晶体管的源29、漏30,去掉光刻胶。其中,第三次离子注入为低能量注入,且掺杂浓度较大,源29、漏30与工作栅极25之间存在一定的间隔距离,在实际制作过程中可对离子注入能量、离子注入浓度进行调整以得到符合要求的器件。在此步骤中可以看出,第一虚拟栅极26、第二虚拟栅极27的作用是可以以其为掩膜从而不需在其上方形成光刻胶即可进行离子注入形成源29、漏30。
如图15所示,根据实际高压晶体管的应用场合或形成工艺特点,例如半导体器件的密度较大时,在形成上述高压晶体管的过程中,上述第一虚拟栅极26、第二虚拟栅极27与工作栅极25之间的间隙可以很小,以致第一虚拟栅极26与工作栅极25之间的侧墙28至少部分交合在一起,及第二虚拟栅极27与工作栅极25之间的侧墙28至少部分交合在一起。此时第一虚拟栅极26、第二虚拟栅极27各自与工作栅极25之间的侧墙28形成的层的厚度足够阻挡上述第三次离子注入的侵蚀,此时相邻栅极之间的区域可以不用覆盖光刻胶,根据制作需要所述硅衬底上只有高压阱21以外的区域被光刻胶覆盖,直接以高压阱上相邻的栅极及相邻栅极之间的侧墙为掩膜在该区域实现自对准离子注入,因为相邻栅极及相邻栅极之间的侧墙连成一个整体,不需在该区域形成形状复杂的光刻胶,简化了形成图形化光刻胶前制作掩膜版的工艺。
上述高压阱21上的第一虚拟栅极26及第二虚拟栅极27与工作栅极25的作用不同,只有工作栅极25构成高压晶体管的栅极,即构成有源器件;第一虚拟栅极26、第二虚拟栅极27可以起到金属硅化物阻挡层(SAB)的作用,使该区域的寄生电阻增加,从而增加该区域水平方向上的击穿电压,另外,它还可以作为上述源29、漏30离子注入过程中的掩膜,实现制作过程中的自对准。在形成第一虚拟栅极26、第二虚拟栅极27过程中,可使它们对称设置。
另外,源29或漏30与高压阱21之间设有第一轻掺杂区域23的作用是增加高压晶体管在竖直方向(图中所示)的击穿电压;源29或漏30与工作栅极25之间存在间隙的原因是这样可以避免源29、漏30在高浓度离子注入的过程中离子过于接近沟道,以致对沟道产生破坏作用从而减小高压晶体管水平方向(图示方向)上的击穿电压。
上述制作方法形成的结构如图14或图15所示:
所述高压晶体管包括:
在硅衬底上形成的高压阱21;
在所述硅衬底上形成的用于将高压阱21与其它有源区隔离的浅沟槽隔离区22;
高压阱21内设有存在一定间距的第一轻掺杂区域23、第二轻掺杂区域24,作为一种可选方案,由于第一轻掺杂区域23、第二轻掺杂区域24是以浅沟槽隔离区22为基准进行离子注入形成的,因此第一轻掺杂区域23、第二轻掺杂区域24的边界紧邻浅沟槽隔离区22的侧壁;
高压阱21上方设有相互分离的栅极,所述栅极包括工作栅极25、第一虚拟栅极26、第二虚拟栅极27,工作栅极25所在的区域位于第一轻掺杂区域23、第二轻掺杂区域24之间,第一虚拟栅极26位于第一轻掺杂区域23上方,第二虚拟栅极27位于第二轻掺杂区域24上方;
工作栅极25、第一虚拟栅极26、第二虚拟栅极27的两侧均设有侧墙28,作为一种可选方案,如图15所示,当工作栅极25、第一虚拟栅极26、第二虚拟栅极27之间的间隙较小时,工作栅极25与第一虚拟栅极26之间的侧墙28交合在一起,工作栅极25与第二虚拟栅极27之间的侧墙28交合在一起;
第一轻掺杂区域23、第二轻掺杂区域24内设有源29或漏30,作为一种可选方案,由于源29或漏30是以浅沟槽隔离区22及第一虚拟栅极26或第二虚拟栅极27的侧壁为基准进行离子注入形成,因此源29或漏30的边界紧邻浅沟槽隔离区22的侧壁、并紧邻第一虚拟栅极26或第二虚拟栅极27的远离工作栅极25一侧的侧壁。
综上可以得出,本发明中高压晶体管的制作方法与现有技术中高压晶体管的制作方法相比,其具有以下优点:
与现有技术相比,本发明的优点在于:
一、第一虚拟栅极、第二虚拟栅极代替金属硅化物阻挡层(SAB),能起到相同的提高高压晶体管击穿电压的作用,因此可以省略形成金属硅化物阻挡层(SAB)的工艺步骤;同时,第一虚拟栅极、第二虚拟栅极是在形成工作栅极的同一工艺步骤中形成,不需增加额外的工艺步骤。
二、第一虚拟栅极、第二虚拟栅极的尺寸精度高,以其为掩膜进行离子注入形成晶体管的源、漏时,有利于源、漏区的精确控制,尤其当高压晶体管的尺寸较小时该优点更为显著。本发明中第一虚拟栅极、第二虚拟栅极是利用深紫外线(Deep UV)对多晶硅层上的光刻胶进行曝光而后干法刻蚀多晶硅层形成的,而现有技术中SAB是利用中紫外线(Middle UV)对金属硅化物阻挡层上的光刻胶进行曝光而后湿法刻蚀金属硅化物阻挡层形成,一方面,深紫外线的波长比中紫外线的波长短,而较短的波长可以获得光刻胶上较小尺寸的分辨率,因此形成的第一虚拟栅极、第二虚拟栅极的尺寸精度较高;另一方面,第一虚拟栅极、第二虚拟栅极是利用干法刻蚀形成,现有技术中SAB是利用湿法刻蚀形成,干法刻蚀比湿法刻蚀的精度高,因此第一虚拟栅极、第二虚拟栅极的精度尺寸较高。
三、进行离子注入形成高压晶体管的源、漏前,需在整个硅衬底上形成图形化光刻胶,当第一虚拟栅极、第二虚拟栅极与工作栅极的间隙较小时,相邻栅极之间的侧壁构成足够厚的层,此时相邻栅极之间的区域可以不用覆盖光刻胶,直接以高压阱上相邻的栅极及相邻栅极之间的侧墙为掩膜在该区域实现自对准离子注入,因为相邻栅极及相邻栅极之间的侧墙连成一个整体,不需在该区域形成形状复杂的光刻胶,简化了形成图形化光刻胶前制作掩膜版的工艺。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (11)

1.一种高压晶体管的制作方法,其特征在于,包括:
在硅衬底上进行第一次离子注入形成高压阱;
在所述硅衬底上形成用于将所述高压阱与其它有源区隔离的浅沟槽隔离区;
在所述高压阱上形成图形化光刻胶,进行第二次离子注入以在所述高压阱内形成存在一定间距的第一轻掺杂区域、第二轻掺杂区域;
在所述高压阱上形成相互分离的栅极,所述栅极包括工作栅极、第一虚拟栅极、第二虚拟栅极,所述工作栅极所在的区域位于所述第一轻掺杂区域与第二轻掺杂区域之间,所述第一虚拟栅极位于第一轻掺杂区域上方,所述第二虚拟栅极位于第二轻掺杂区域上方;
在所述工作栅极、第一虚拟栅极、第二虚拟栅极的两侧均形成侧墙;
进行第三次离子注入以在所述第一虚拟栅极及第二虚拟栅极的远离所述工作栅极的一侧形成源或漏。
2.根据权利要求1所述的制作方法,其特征在于,在所述工作栅极、第一虚拟栅极、第二虚拟栅极的两侧形成侧墙之后并进行所述第三次离子注入以形成所述源或漏之前,形成图形化光刻胶使所述工作栅极分别与第一虚拟栅极、第二虚拟栅极之间的区域被光刻胶覆盖,以定义所述源或漏的注入区域。
3.根据权利要求1所述的制作方法,其特征在于,在所述工作栅极、第一虚拟栅极、第二虚拟栅极的两侧均形成侧墙后,所述工作栅极与第一虚拟栅极之间的侧墙交合在一起,所述工作栅极与第二虚拟栅极之间的侧墙交合在一起,进行所述第三次离子注入以形成所述源或漏之前,形成图形化光刻胶使所述硅衬底上所述高压阱以外的区域被光刻胶覆盖,以所述高压阱上的栅极、相邻栅极之间的侧墙及浅沟槽隔离区为掩膜进行所述第三次离子注入。
4.根据权利要求1所述的制作方法,其特征在于,所述第一次离子注入的注入能量大于所述第二次离子注入的注入能量,所述第二次离子注入的注入能量大于所述第三次离子注入的注入能量,所述第二次离子注入、第三次离子注入的离子掺杂类型相同。
5.根据权利要求1所述的制作方法,其特征在于,所述第一轻掺杂区域、第二轻掺杂区域的边界紧邻所述浅沟槽隔离区的侧壁。
6.一种高压晶体管,其特征在于,包括:
在硅衬底上形成的高压阱;
设置在所述高压阱内并彼此间存在一定间距的第一轻掺杂区域、第二轻掺杂区域;
位于所述高压阱上方的栅极,所述栅极包括相互分离的工作栅极、第一虚拟栅极、第二虚拟栅极,所述工作栅极所在的区域位于第一轻掺杂区域、第二轻掺杂区域之间,所述第一虚拟栅极位于第一轻掺杂区域上方,所述第二虚拟栅极位于第二轻掺杂区域上方;
位于所述第一轻掺杂区域、第二轻掺杂区域内的源或漏。
7.根据权利要求6所述的高压晶体管,其特征在于,另包括在所述硅衬底上形成的用于将所述高压阱与其它有源区隔离的浅沟槽隔离区。
8.根据权利要求7所述的高压晶体管,其特征在于,所述第一轻掺杂区域、第二轻掺杂区域的边界紧邻所述浅沟槽隔离区的侧壁。
9.根据权利要求7所述的高压晶体管,其特征在于,所述第一轻掺杂区域、第二轻掺杂区域内的源或漏的边界紧邻所述浅沟槽隔离区的侧壁、并紧邻所述第一虚拟栅极或第二虚拟栅极的远离所述工作栅极一侧的侧壁。
10.根据权利要求6所述的高压晶体管,其特征在于,所述工作栅极、第一虚拟栅极、第二虚拟栅极的两侧均设有侧墙,所述工作栅极与第一虚拟栅极之间的侧墙交合在一起,所述工作栅极与第二虚拟栅极之间的侧墙交合在一起。
11.根据权利要求6所述的高压晶体管,其特征在于,所述第一轻掺杂区域、第二轻掺杂区域的掺杂类型与所述源或漏的掺杂类型相同。
CN201110300759.8A 2011-09-28 2011-09-28 高压晶体管及其制作方法 Active CN102315132B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110300759.8A CN102315132B (zh) 2011-09-28 2011-09-28 高压晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110300759.8A CN102315132B (zh) 2011-09-28 2011-09-28 高压晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN102315132A true CN102315132A (zh) 2012-01-11
CN102315132B CN102315132B (zh) 2016-09-14

Family

ID=45428164

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110300759.8A Active CN102315132B (zh) 2011-09-28 2011-09-28 高压晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN102315132B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103996708A (zh) * 2013-02-19 2014-08-20 世界先进积体电路股份有限公司 高电压半导体元件及其制造方法
CN106610561A (zh) * 2015-10-20 2017-05-03 无锡华润上华半导体有限公司 光刻版的形成方法
CN115881824A (zh) * 2023-02-09 2023-03-31 广州粤芯半导体技术有限公司 Mos晶体管

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060006461A1 (en) * 2004-07-08 2006-01-12 Chidambaram Pr Drain extended MOS transistors and methods for making the same
CN1755945A (zh) * 2004-09-28 2006-04-05 恩益禧电子股份有限公司 半导体器件
US20090194815A1 (en) * 2007-12-20 2009-08-06 Samsung Electronics Co., Ltd High voltage transistor
US20090221124A1 (en) * 2008-02-29 2009-09-03 Oki Semiconductor Co., Ltd. Manufacturing method of semiconductor device
WO2011034101A1 (ja) * 2009-09-16 2011-03-24 シャープ株式会社 半導体装置及びその製造方法
CN102148253A (zh) * 2010-02-08 2011-08-10 台湾积体电路制造股份有限公司 半导体元件及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060006461A1 (en) * 2004-07-08 2006-01-12 Chidambaram Pr Drain extended MOS transistors and methods for making the same
CN1755945A (zh) * 2004-09-28 2006-04-05 恩益禧电子股份有限公司 半导体器件
US20090194815A1 (en) * 2007-12-20 2009-08-06 Samsung Electronics Co., Ltd High voltage transistor
US20090221124A1 (en) * 2008-02-29 2009-09-03 Oki Semiconductor Co., Ltd. Manufacturing method of semiconductor device
WO2011034101A1 (ja) * 2009-09-16 2011-03-24 シャープ株式会社 半導体装置及びその製造方法
CN102148253A (zh) * 2010-02-08 2011-08-10 台湾积体电路制造股份有限公司 半导体元件及其制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103996708A (zh) * 2013-02-19 2014-08-20 世界先进积体电路股份有限公司 高电压半导体元件及其制造方法
CN103996708B (zh) * 2013-02-19 2019-05-07 世界先进积体电路股份有限公司 高电压半导体元件及其制造方法
CN106610561A (zh) * 2015-10-20 2017-05-03 无锡华润上华半导体有限公司 光刻版的形成方法
CN106610561B (zh) * 2015-10-20 2020-03-24 无锡华润上华科技有限公司 光刻版的形成方法
CN115881824A (zh) * 2023-02-09 2023-03-31 广州粤芯半导体技术有限公司 Mos晶体管

Also Published As

Publication number Publication date
CN102315132B (zh) 2016-09-14

Similar Documents

Publication Publication Date Title
CN101312211B (zh) 半导体器件及其制造方法
CN103632942B (zh) Cmos工艺中集成sonos器件和ldmos器件的方法
US20210020778A1 (en) Shield gate mosfet and method for fabricating the same
CN101145583A (zh) 分离式栅极存储单元与半导体装置及其形成方法
CN101572249B (zh) 形成掺杂阱及图像传感器的方法
CN106033744A (zh) 半导体器件的制备方法
CN102315132A (zh) 高压晶体管及其制作方法
CN104900652A (zh) 一种低温多晶硅晶体管阵列基板及其制备方法、显示装置
CN103000533A (zh) 自对准超结功率晶体管的制作方法
CN102681370B (zh) 光刻套刻方法和提高ldmos器件击穿稳定性的方法
CN102157384B (zh) 晶体管的制造方法
CN103247528B (zh) 金属氧化物半导体场效应管的制造方法
CN102110636A (zh) 改善反窄沟道效应及制作mos晶体管的方法
KR101129835B1 (ko) 반도체 소자 및 그 제조 방법
KR100840662B1 (ko) 반도체 소자의 제조 방법
CN104779273B (zh) Cmos器件的栅极结构及其制造方法
KR100790742B1 (ko) 트랜지스터 및 그 제조방법
CN102610528B (zh) 减小半导体器件栅诱导漏极泄漏的方法、mos器件制造方法
US8232592B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR101068137B1 (ko) 고전압 트랜지스터 제조방법
CN107871667B (zh) 宽沟道高电压mos器件及其制作方法
KR20090122744A (ko) 반도체 소자의 제조방법
KR20070088055A (ko) 모스펫 소자의 제조방법
KR100309126B1 (ko) 반도체 소자 형성 방법
CN116313760A (zh) 一种ldmos器件制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140404

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140404

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: Zuchongzhi road in Pudong Zhangjiang hi tech park Shanghai city Pudong New Area No. 1399 201203

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant