CN106610561B - 光刻版的形成方法 - Google Patents

光刻版的形成方法 Download PDF

Info

Publication number
CN106610561B
CN106610561B CN201510685832.6A CN201510685832A CN106610561B CN 106610561 B CN106610561 B CN 106610561B CN 201510685832 A CN201510685832 A CN 201510685832A CN 106610561 B CN106610561 B CN 106610561B
Authority
CN
China
Prior art keywords
region
injection
layout
blocking
doped drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510685832.6A
Other languages
English (en)
Other versions
CN106610561A (zh
Inventor
孙晓峰
秦仁刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN201510685832.6A priority Critical patent/CN106610561B/zh
Publication of CN106610561A publication Critical patent/CN106610561A/zh
Application granted granted Critical
Publication of CN106610561B publication Critical patent/CN106610561B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种光刻版的形成方法，包括下列步骤：生成第一版图；对第一版图进行电阻逻辑运算，形成第二版图；根据第二版图形成光刻版；所第一版图包括第一注入区、有源区、阻挡轻掺杂漏极注入虚拟层、自对准金属硅化物阻挡层、引出端、以及位于引出端内的接触孔；将自对准金属硅化物阻挡层与有源区重合的区域作为非自对准金属硅化物电阻图形，将第一注入区内除阻挡轻掺杂漏极注入虚拟层以外的部分作为第二注入区。本发明在靠近No‑salicide电阻图形的位置不会形成第二注入区，该注入也就不会对非自对准金属硅化物电阻图形对应的电阻器电阻造成影响。故本发明能够精确控制器件的非自对准金属硅化物电阻器的电阻值，提高产品的良率。

Description

光刻版的形成方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种光刻版的形成方法。
背景技术
自对准金属硅化物(salicide)，通常是指在形成金属硅化物之前用其他物质(如二氧化硅)定义好不需与金属反应的区域，在金属与底材硅反应时这些区域就不会形成金属硅化物，从而二氧化硅就起到了帮助形成“自对准”硅化物的作用。一种传统的电阻结构是将定义出的不形成金属硅化物的特定区域作为电阻器，我们将其称为非自对准金属硅化物(No-salicide)电阻。
在采用一种传统的版图(Layout)设计的进行制造时，No-salicide电阻两侧的引出端在进行离子注入时，如果在线工艺波动(如关键尺寸、对位等有波动)，注入就会向电阻体部分侵蚀，导致电阻值不稳定。
发明内容
基于此，有必要提供一种能够形成电阻值较为精确的非自对准金属硅化物电阻的光刻版形成方法。
一种光刻版的形成方法，包括下列步骤：生成第一版图；对所述第一版图进行电阻逻辑运算，形成第二版图；根据所述第二版图形成光刻版；所述生成第一版图的步骤中，第一版图包括第一注入区，所述第一注入区内的有源区，完整包覆所述有源区的阻挡轻掺杂漏极注入虚拟层，将所述有源区的中部覆盖的自对准金属硅化物阻挡层，位于所述有源区内部、自对准金属硅化物阻挡层外两侧的引出端，以及位于所述引出端内的接触孔；所述对第一版图进行电阻逻辑运算，形成第二版图的步骤中，将所述自对准金属硅化物阻挡层与有源区重合的区域作为非自对准金属硅化物电阻图形，将所述第一注入区内除阻挡轻掺杂漏极注入虚拟层以外的部分作为第二注入区，所述第二注入区的单位面积离子注入剂量小于所述第一注入区除第二注入区外的部分。
在其中一个实施例中，所述对第一版图进行电阻逻辑运算，形成第二版图的步骤中，所述第二注入区的单位面积离子注入剂量是所述第一注入区除第二注入区以外的部分的十分之一。
在其中一个实施例中，所述第一注入区和第二注入区为N型离子注入区，所述阻挡轻掺杂漏极注入虚拟层为阻挡N型轻掺杂漏极注入虚拟层。
在其中一个实施例中，所述第一注入区和第二注入区为P型离子注入区，所述阻挡轻掺杂漏极注入虚拟层为阻挡P型轻掺杂漏极注入虚拟层。
在其中一个实施例中，所述引出端为自对准金属硅化物区域。
还有必要提供另一种一种光刻版的形成方法，包括下列步骤：生成第一版图；对所述第一版图进行电阻逻辑运算，形成第二版图；根据所述第二版图形成光刻版；所述生成第一版图的步骤中，第一版图包括第一注入区，第一注入区内的多晶硅栅区，完整包覆所述多晶硅栅区的阻挡轻掺杂漏极注入虚拟层，将所述多晶硅栅区的中部覆盖的自对准金属硅化物阻挡层，位于所述多晶硅栅区内部、自对准金属硅化物阻挡层外两侧的引出端，以及位于所述引出端内的接触孔；所述对第一版图进行电阻逻辑运算，形成第二版图的步骤中，将所述自对准金属硅化物阻挡层与多晶硅栅区重合的区域作为非自对准金属硅化物电阻图形，将所述第一注入区内除阻挡轻掺杂漏极注入虚拟层以外的部分作为第二注入区，所述第二注入区的单位面积离子注入剂量小于所述第一注入区除第二注入区外的部分。
在其中一个实施例中，所述对第一版图进行电阻逻辑运算，形成第二版图的步骤中，所述第二注入区的单位面积离子注入剂量是所述第一注入区除第二注入区以外的部分的十分之一。
在其中一个实施例中，所述第一注入区和第二注入区为N型离子注入区，所述阻挡轻掺杂漏极注入虚拟层为阻挡N型轻掺杂漏极注入虚拟层。
在其中一个实施例中，所述第一注入区和第二注入区为P型离子注入区，所述阻挡轻掺杂漏极注入虚拟层为阻挡P型轻掺杂漏极注入虚拟层。
在其中一个实施例中，所述引出端为自对准金属硅化物区域。
上述光刻版形成方法，由于阻挡轻掺杂漏极注入虚拟层将有源区/多晶硅栅区完全包覆，因此在靠近非自对准金属硅化物电阻图形的位置不会形成第二注入区，该注入也就不会对非自对准金属硅化物电阻图形对应的电阻器电阻造成影响。故本发明能够精确控制器件的非自对准金属硅化物电阻器的电阻值，提高产品的良率。
附图说明
图1是本发明的光刻版的形成方法的流程图；
图2是一种传统的进行电阻逻辑运算前的版图；
图3是图2的版图进行电阻逻辑运算后形成的版图；
图4是本发明一实施例中的第一版图；
图5是图4所示版图进行电阻逻辑运算后形成的版图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
图2是一种传统的有源区(TO层)在进行电阻逻辑运算前的版图，包括第一注入区111，第一注入区内的有源区121，将有源区121的中部覆盖的自对准金属硅化物阻挡层131，将有源区121的中部覆盖的阻挡轻掺杂漏极注入虚拟层(Block NLDD Resistor DummyLayer)141(在图2所示实施例中，阻挡轻掺杂漏极注入虚拟层141与自对准金属硅化物阻挡层131一样大且相互重合)，位于有源区121内部、自对准金属硅化物阻挡层131外两侧的引出端151(即有源区121不与自对准金属硅化物阻挡层131重合的部分为引出端151)，以及位于引出端151内的接触孔161。为了方便辨识，图2中将阻挡轻掺杂漏极注入虚拟层141的高绘制成略小于第一注入区111的高，但在实际的版图中二者是相等的。
图3是图2所示版图进行电阻逻辑运算后形成的版图。和图2相比，电阻逻辑运算完毕后会生成第二注入(LA)区171。第二注入区171是轻掺杂漏极(LDD)注入区，通过在第一注入区111中去掉阻挡轻掺杂漏极注入虚拟层141后得到。需要说明的是，通过该计算，在图3中未示的器件(device)区域会形成轻掺杂漏极注入区，因此该计算是必须的。
根据上述版图制造器件时，自对准金属硅化物阻挡层131与有源区121重合的区域会形成非自对准金属硅化物电阻图形181，对应的电阻器(即有源区电阻)的电阻值主要决定于第一注入区111的注入剂量(大概300Ω/sq)。而两侧的引出端151由于形成自对准金属硅化物(salicide)，电阻值会较小(大概4Ω/sq)。考虑到在制造时，第二注入区171的注入剂量大概只有第一注入区111的十分之一，如果在线工艺波动(例如关键尺寸和对位的偏差)，第二注入区171就可能偏离进入非自对准金属硅化物电阻图形181，使得有源区电阻的电阻值不稳定，或者说不可控。
为了解决上述问题，发明人提出了本发明的光刻版的形成方法。参见图1，光刻版的形成方法包括下列步骤：
S110，生成第一版图。
参见图4，第一版图包括第一注入区211，第一注入区211内的有源区221，完整包覆有源区221的阻挡轻掺杂漏极注入虚拟层241，将有源区221的中部覆盖的自对准金属硅化物阻挡层231，位于有源区221内部、自对准金属硅化物阻挡层外两侧的引出端251，以及位于引出端251内的接触孔261。在本实施例中，阻挡轻掺杂漏极注入虚拟层241与第一注入区211一样大且二者相互重合。图4中为了方便辨识，将阻挡轻掺杂漏极注入虚拟层241绘制成略小于第一注入区211，但在实际的版图中二者是一样大的。
S120，对第一版图进行逻辑运算，形成第二版图。
电阻逻辑运算包括生成第二注入区。第二注入区即轻掺杂漏极注入区，将第一注入区211中的阻挡轻掺杂漏极注入虚拟层241去掉，剩余的区域即为第二注入区，第二注入区的单位面积离子注入剂量小于第一注入区211除第二注入区外的部分的单位面积离子注入剂量。参见图5，自对准金属硅化物阻挡层231与有源区221重合的区域会成为非自对准金属硅化物电阻图形281。由于阻挡轻掺杂漏极注入虚拟层241将有源区221完全包覆，因此在靠近非自对准金属硅化物电阻图形281的位置不会形成第二注入区，该注入也就不会对非自对准金属硅化物电阻图形281对应的电阻造成影响。故本发明能够精确控制器件的非自对准金属硅化物电阻器的电阻值，提高产品的良率。
在图4和图5所示实施例中，阻挡轻掺杂漏极注入虚拟层241与第一注入区211同样大，故在第一注入区211内不会形成第二注入区，因此引出端251也不会有第二注入区的注入。但由于引出端251是自对准金属硅化物(salicide)结构，其电阻本身就很小(典型值为4Ω/sq)，即使不进行第二注入区的离子注入也不会对其电阻有什么影响，因此引出端251缺乏第二注入区的注入也不要紧。
S130，根据第二版图形成光刻版。
形成最终的版图以后，就可以根据版图制作各光刻层次的光刻版(mask)。
在其中一个实施例中，第一注入区211和第二注入区为N型离子注入区，阻挡轻掺杂漏极注入虚拟层241为阻挡N型轻掺杂漏极注入虚拟层。在另一个实施例中，第一注入区211和第二注入区为P型离子注入区，阻挡轻掺杂漏极注入虚拟层241为阻挡P型轻掺杂漏极注入虚拟层。
以上实施例是对于有源区(TO层)的No-salicide电阻来说的实施例，对于多晶硅栅(GT)层的No-salicide电阻同样适用，只需要把有源区221替换为多晶硅栅区即可。
本发明主要是针对关键尺寸为0.18微米的器件进行的设计，可以理解的，本发明同样可以适用于关键尺寸为其他数值的工艺中。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (6)

1.一种光刻版的形成方法，包括下列步骤：
生成第一版图；
对所述第一版图进行电阻逻辑运算，形成第二版图；
根据所述第二版图形成光刻版；
其特征在于，所述生成第一版图的步骤中，第一版图包括第一注入区，所述第一注入区内的有源区，完整包覆所述有源区的阻挡轻掺杂漏极注入虚拟层，将所述有源区的中部覆盖的自对准金属硅化物阻挡层，位于所述有源区内部、自对准金属硅化物阻挡层外两侧的引出端，以及位于所述引出端内的接触孔；
所述对第一版图进行电阻逻辑运算，形成第二版图的步骤中，将所述自对准金属硅化物阻挡层与有源区重合的区域作为非自对准金属硅化物电阻图形，将所述第一注入区内除阻挡轻掺杂漏极注入虚拟层以外的部分作为第二注入区，所述第二注入区的单位面积离子注入剂量小于所述第一注入区除第二注入区外的部分；
其中，所述第一注入区和第二注入区为N型离子注入区，所述阻挡轻掺杂漏极注入虚拟层为阻挡N型轻掺杂漏极注入虚拟层；或
所述第一注入区和第二注入区为P型离子注入区，所述阻挡轻掺杂漏极注入虚拟层为阻挡P型轻掺杂漏极注入虚拟层。
2.根据权利要求1所述的光刻版的形成方法，其特征在于，所述对第一版图进行电阻逻辑运算，形成第二版图的步骤中，所述第二注入区的单位面积离子注入剂量是所述第一注入区除第二注入区以外的部分的十分之一。
3.根据权利要求1所述的光刻版的形成方法，其特征在于，所述引出端为自对准金属硅化物区域。
4.一种光刻版的形成方法，包括下列步骤：
生成第一版图；
对所述第一版图进行电阻逻辑运算，形成第二版图；
根据所述第二版图形成光刻版；
其特征在于，所述生成第一版图的步骤中，第一版图包括第一注入区，第一注入区内的多晶硅栅区，完整包覆所述多晶硅栅区的阻挡轻掺杂漏极注入虚拟层，将所述多晶硅栅区的中部覆盖的自对准金属硅化物阻挡层，位于所述多晶硅栅区内部、自对准金属硅化物阻挡层外两侧的引出端，以及位于所述引出端内的接触孔；
所述对第一版图进行电阻逻辑运算，形成第二版图的步骤中，将所述自对准金属硅化物阻挡层与多晶硅栅区重合的区域作为非自对准金属硅化物电阻图形，将所述第一注入区内除阻挡轻掺杂漏极注入虚拟层以外的部分作为第二注入区，所述第二注入区的单位面积离子注入剂量小于所述第一注入区除第二注入区外的部分；
其中，所述第一注入区和第二注入区为N型离子注入区，所述阻挡轻掺杂漏极注入虚拟层为阻挡N型轻掺杂漏极注入虚拟层；或
所述第一注入区和第二注入区为N型离子注入区，所述阻挡轻掺杂漏极注入虚拟层为阻挡N型轻掺杂漏极注入虚拟层。
5.根据权利要求4所述的光刻版的形成方法，其特征在于，所述对第一版图进行电阻逻辑运算，形成第二版图的步骤中，所述第二注入区的单位面积离子注入剂量是所述第一注入区除第二注入区以外的部分的十分之一。
6.根据权利要求4所述的光刻版的形成方法，其特征在于，所述引出端为自对准金属硅化物区域。
CN201510685832.6A 2015-10-20 2015-10-20 光刻版的形成方法 Active CN106610561B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510685832.6A CN106610561B (zh) 2015-10-20 2015-10-20 光刻版的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510685832.6A CN106610561B (zh) 2015-10-20 2015-10-20 光刻版的形成方法

Publications (2)

Publication Number Publication Date
CN106610561A CN106610561A (zh) 2017-05-03
CN106610561B true CN106610561B (zh) 2020-03-24

Family

ID=58611911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510685832.6A Active CN106610561B (zh) 2015-10-20 2015-10-20 光刻版的形成方法

Country Status (1)

Country Link
CN (1) CN106610561B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321147A (zh) * 2018-02-05 2018-07-24 华大半导体有限公司 一种改变多晶电阻阻值的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373765A (zh) * 2007-08-23 2009-02-25 三星电子株式会社 具有电阻器的半导体器件及其形成方法
CN102315132A (zh) * 2011-09-28 2012-01-11 上海宏力半导体制造有限公司 高压晶体管及其制作方法
CN102623455A (zh) * 2011-01-27 2012-08-01 北京兆易创新科技有限公司 一种非易失性存储单元及其制造方法
CN102938366A (zh) * 2012-11-30 2013-02-20 上海宏力半导体制造有限公司 多晶硅电阻器结构及其制造方法、多晶硅电阻器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2860919B1 (fr) * 2003-10-09 2009-09-11 St Microelectronics Sa Structures et procedes de fabrication de regions semiconductrices sur isolant

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373765A (zh) * 2007-08-23 2009-02-25 三星电子株式会社 具有电阻器的半导体器件及其形成方法
CN102623455A (zh) * 2011-01-27 2012-08-01 北京兆易创新科技有限公司 一种非易失性存储单元及其制造方法
CN102315132A (zh) * 2011-09-28 2012-01-11 上海宏力半导体制造有限公司 高压晶体管及其制作方法
CN102938366A (zh) * 2012-11-30 2013-02-20 上海宏力半导体制造有限公司 多晶硅电阻器结构及其制造方法、多晶硅电阻器

Also Published As

Publication number Publication date
CN106610561A (zh) 2017-05-03

Similar Documents

Publication Publication Date Title
US20070099326A1 (en) eFuse and methods of manufacturing the same
US20100330763A1 (en) Method of creating asymmetric field-effect-transistors
KR20180110703A (ko) 낮은 소스-드레인 저항을 갖는 반도체 소자 구조 및 그 제조 방법
CN105745748A (zh) 使用低压工艺制造的高压器件
US8604522B2 (en) Field effect type semiconductor device and method for manufacturing the same
KR20090058635A (ko) 멀티-디바이스 내 ｍｏｓ트랜지스터의 ｌｄｄ구조 및 형성방법
CN106610561B (zh) 光刻版的形成方法
US10014385B2 (en) Manufacturing method of semiconductor device and semiconductor device
US20080006879A1 (en) Semiconductor integrated circuit device
US20110186916A1 (en) Semiconductor resistors formed in a semiconductor device comprising metal gates by reducing conductivity of a metal-containing cap material
US20060194393A1 (en) Method of manufacturing semiconductor device
KR19990065891A (ko) 통합 반도체 소자의 제조방법
EP1093667B1 (en) Method of manufacturing a semiconductor device comprising a field effect transistor
CN112259460B (zh) Mos器件的制作方法及其版图
US7804143B2 (en) Radiation hardened device
US6617229B2 (en) Method for manufacturing transistor of double spacer structure
KR100870383B1 (ko) 낸드 플래시 메모리 소자의 제조방법
CN108538833B (zh) 电阻器结构、半导体器件及其形成方法
JP5449942B2 (ja) 半導体装置およびその製造方法
CN101930947B (zh) Cmos晶体管及其制作方法
JP2008244124A5 (zh)
JP7366934B2 (ja) 半導体装置およびその製造方法
JP2883407B2 (ja) 半導体装置及びその製造方法
US6800516B2 (en) Electrostatic discharge device protection structure
KR970004818B1 (ko) 반도체 장치 제조 공정

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant before: Wuxi CSMC Semiconductor Co., Ltd.

GR01 Patent grant
GR01 Patent grant