CN112259460B - Mos器件的制作方法及其版图 - Google Patents

Mos器件的制作方法及其版图 Download PDF

Info

Publication number
CN112259460B
CN112259460B CN202011096035.1A CN202011096035A CN112259460B CN 112259460 B CN112259460 B CN 112259460B CN 202011096035 A CN202011096035 A CN 202011096035A CN 112259460 B CN112259460 B CN 112259460B
Authority
CN
China
Prior art keywords
mos device
pocket
substrate
type
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011096035.1A
Other languages
English (en)
Other versions
CN112259460A (zh
Inventor
陈瑜
陈华伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202011096035.1A priority Critical patent/CN112259460B/zh
Publication of CN112259460A publication Critical patent/CN112259460A/zh
Application granted granted Critical
Publication of CN112259460B publication Critical patent/CN112259460B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H01L29/66598—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET forming drain [D] and lightly doped drain [LDD] simultaneously, e.g. using implantation through the wings a T-shaped layer, or through a specially shaped layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本申请公开了一种MOS器件的制作方法和版图，该方法包括：提供一衬底，衬底上形成有栅氧，栅氧上形成有栅极；在衬底上的目标区域覆盖光阻，衬底上暴露的区域是需要离子注入的区域；进行LDD注入，在栅极两侧的衬底中形成LDD区；其中，光阻与栅极的距离满足当MOS器件需要口袋注入时，口袋注入的离子不会注入至MOS器件的沟道区域。本申请通过在MOS器件的制作过程中，将光阻与栅极的距离设置为满足当MOS器件需要口袋注入时，口袋注入的离子不会注入至MOS器件的沟道区域，从而使得该MOS器件的版图可同时应用于需要口袋注入的工序和不需要口袋注入的工序，由于不需要设计和使用不同的版图，降低了制造成本。

Description

MOS器件的制作方法及其版图
技术领域
本申请涉及半导体制作技术领域，具体涉及一种金属氧化物半导体(metal oxidesemiconductor，MOS)器件的制作方法及其版图。
背景技术
在半导体制作工艺中，MOS器件在低掺杂漏(lightly doped drain，LDD)注入中会有一次称作口袋(pocket)注入的大斜角注入(其与阱注入的离子类型相同)，形成口袋注入区，来抑制MOS器件的短沟道效应(short-channel effects)。
然而，口袋注入区的存在会在源漏结的周边引入一个突变势垒，且这个势垒不会随器件沟道长度变化，其存在会导致器件沟道长度缩小时，器件的失配特性较差；当口袋注入区的掺杂浓度降低和去掉时，由于突变势垒高度降低和消失，器件的失配特性会得到改善，但会影响短沟道器件的漏电特性。
鉴于此，相关技术中，对于MOS器件的制作工艺，需要根据其应用设计不同的版图和工序，制作需要口袋注入的MOS器件或不需要口袋注入的MOS器件，制作成本较高。
发明内容
本申请提供了一种MOS器件的制作方法及其版图，可以解决相关技术中需要针对需要口袋注入的MOS器件和不需要口袋注入的MOS器件设计不同的版图和工序所导致的制作成本较高的问题。
一方面，本申请实施例提供了一种MOS器件的制作方法，包括：
提供一衬底，所述衬底上形成有栅氧，所述栅氧上形成有栅极；
通过光刻工艺在所述衬底上的目标区域覆盖光阻，所述衬底上暴露的区域是需要离子注入的区域；
进行LDD注入，在所述栅极两侧的衬底中形成LDD区；
其中，所述光阻与所述栅极的距离满足当所述MOS器件需要口袋注入时，所述口袋注入的离子不会注入至所述MOS器件的沟道区域。
可选的，当所述MOS器件需要进行口袋注入时，所述口袋注入的方向与所述MOS器件的沟道的垂直方向的夹角为q；
所述口袋注入的方向与所述衬底所在平面的垂直方向的夹角为t；
所述光阻与所述栅极的距离为S，所述光阻的厚度为T；
所述q、所述t、所述S和所述T满足以下公式：
S＜T·tan(t)·sin(q)
可选的，所述进行LDD注入之前，还包括：
进行口袋注入，所述口袋注入的离子类型和所述LDD注入的离子类型不同；
当所述LDD注入的离子的类型为P(positive)型时，所述口袋注入的离子的类型为N(negative)型，当所述LDD注入的离子的类型为N型时，所述口袋注入的离子的类型为P型。
可选的，所述MOS器件应用于模拟电路。
可选的，所述MOS器件应用于数字逻辑电路。
另一方面，本申请实施例提供了一种MOS器件的版图，包括：
栅极图形；
光阻图形，所述光阻图形位于所述栅极图形的周侧，所述光阻图形与所述栅极图形的距离满足在通过所述版图对所述MOS器件进行制作的过程中，当所述MOS器件需要口袋注入时，所述口袋注入的离子不会注入至所述MOS器件的沟道区域。
可选的，当所述MOS器件的制作过程中不需要口袋注入时，所述MOS器件应用于模拟电路。
可选的，当所述MOS器件的制作过程中需要口袋注入时，所述MOS器件应用于数字逻辑电路。
本申请技术方案，至少包括如下优点：
通过在MOS器件的制作过程中，将光阻与栅极的距离设置为满足当MOS器件需要口袋注入时，口袋注入的离子不会注入至MOS器件的沟道区域，从而使得该MOS器件的版图可同时应用于需要口袋注入的工序和不需要口袋注入的工序，由于不需要设计和使用不同的版图，降低了制造成本。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一个示例性实施例提供的MOS器件的制作方法的流程图；
图2是本申请一个示例性实施例提供的MOS器件的制作方法中，进行口袋注入的剖面示意图；
图3是本申请一个示例性实施例提供的MOS器件的制作方法中，进行口袋注入的立体示意图；
图4是本申请一个示例性实施例提供的MOS器件的制作方法中，进行LDD注入的剖面示意图；
图5是本申请一个示例性实施例提供的MOS器件的制作方法的流程图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图1，其示出了本申请一个示例性实施例提供的MOS器件的制作方法的流程图，该方法包括：
步骤101，提供一衬底，衬底上形成有栅氧，栅氧上形成有栅极。
步骤102，通过光刻工艺在衬底上的目标区域覆盖光阻，衬底上暴露的区域是需要离子注入的区域。
步骤103，进行口袋注入。
参考图2，其示出了进行口袋注入的剖面示意图。如图2所示，衬底210上形成有栅氧220，栅氧220上形成有栅极230，可通过光刻工艺在衬底210的目标区域覆盖光阻201，目标区域是不需要进行离子注入的区域。
步骤104，进行LDD注入，在栅极两侧的衬底中形成LDD区，LDD注入的离子类型和口袋注入的离子类型不同，光阻与栅极的距离满足口袋注入的离子不会注入至MOS器件的沟道区域。
参考图4，其示出了进行LDD注入的剖面示意图。如图4所示，进行LDD注入后，在栅极230两侧的衬底210中形成LDD区211。
本申请实施例中，口袋注入的离子类型和LDD注入的离子类型不同，当LDD注入的离子的类型为P型时，口袋注入的离子的类型为N型，当LDD注入的离子的类型为N型时，口袋注入的离子的类型为P型。
当LDD注入的离子的类型为P型时，口袋注入的离子的类型为N型，当LDD注入的离子的类型为N型时，口袋注入的离子的类型为P型。
本申请实施例中，光阻201与栅极230的距离S满足口袋注入的离子不会注入至MOS器件的沟道区域，即利用阴影效应，设置合适的距离S使口袋注入不影响LDD注入，从而使得本实施例中使用的版图可应用于不需要口袋注入的MOS器件，且只需要将本实施例中去除口袋注入的步骤就能够制作不需要口袋注入的MOS器件。
如图2和图3所示，本申请实施例中，口袋注入的方向与MOS器件的沟道的垂直方向(如图3所示，该垂直方向为沟道方向在衬底210所在平面的垂直方向)的夹角为q，口袋注入的方向与衬底210所在平面的垂直方向(如图2和图3中虚线所示)的夹角为t，光阻201与所述栅极的距离为S，光阻201的厚度为T，当S满足以下公式时，口袋注入的离子不会注入至MOS器件的沟道区域：
S＜T·tan(t)·sin(q)
通过口袋注入能够降低MOS器件的短沟道效应，提高MOS器件的阈值电压，可将其应用于对阈值电压要求较高的数字逻辑电路中。
综上所述，本申请实施例中，通过在MOS器件的制作过程中，将光阻与栅极的距离设置为满足当MOS器件需要口袋注入时，口袋注入的离子不会注入至MOS器件的沟道区域，从而使得该MOS器件的版图可同时应用于需要口袋注入的工序和不需要口袋注入的工序，由于不需要设计和使用不同的版图，降低了制造成本。
参考图5，其示出了本申请一个示例性实施例提供的MOS器件的制作方法的流程图，该方法中使用的版图与图1实施例中使用的版图相同，该方法包括：
步骤501，提供一衬底，衬底上形成有栅氧，栅氧上形成有栅极。
步骤502，通过光刻工艺在衬底上的目标区域覆盖光阻，衬底上暴露的区域是需要离子注入的区域。
步骤503，进行LDD注入，在栅极两侧的衬底中形成LDD区，LDD注入的离子类型和口袋注入的离子类型不同，光阻与栅极的距离满足口袋注入的离子不会注入至MOS器件的沟道区域。
没有口袋注入制作的MOS器件能够改善其失配效应，可将其应用于对失配效应敏感的高精度的模拟电路中。
另一方面，本申请实施例还提供了一种MOS器件的版图，该版图可应用于图1实施例和图5实施例中，该版图包括：
栅极图形，其用于制作图1至图5实施例中的栅极230。
光阻图形，其用于在图1实施例的步骤102和图5实施例中的步骤502中进行光刻覆盖光阻201，该光阻图形位于栅极图形的周侧，该光阻图形与栅极图形的距离满足在通过该版图对MOS器件进行制作的过程中，当MOS器件需要口袋注入时，口袋注入的离子不会注入至MOS器件的沟道区域。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (5)

1.一种MOS器件的制作方法，其特征在于，包括：
提供一衬底，所述衬底上形成有栅氧，所述栅氧上形成有栅极；
通过光刻工艺在所述衬底上的目标区域覆盖光阻，所述衬底上暴露的区域是需要离子注入的区域；
进行口袋注入，所述口袋注入的离子不会注入至所述MOS器件的沟道区域，所述口袋注入的方向在所述衬底上的投影与所述MOS器件的沟道的垂直方向的夹角为q，所述口袋注入的方向与所述衬底所在平面的垂直方向的夹角为t，所述光阻与所述栅极的距离为S，所述光阻的厚度为T，所述q、所述t、所述S和所述T满足以下公式：
S＜T·tan(t)·sin(q)；
进行LDD注入，在所述栅极两侧的衬底中形成LDD区。
2.根据权利要求1所述的方法，其特征在于，所述口袋注入的离子类型和所述LDD注入的离子类型不同；
当所述LDD注入的离子的类型为P型时，所述口袋注入的离子的类型为N型，当所述LDD注入的离子的类型为N型时，所述口袋注入的离子的类型为P型。
3.根据权利要求2所述的方法，其特征在于，所述MOS器件应用于数字逻辑电路。
4.一种MOS器件的版图，其特征在于，包括：
栅极图形；
光阻图形，所述光阻图形位于所述栅极图形的周侧，所述光阻图形与所述栅极图形的距离满足在通过所述版图对所述MOS器件进行制作的过程中，对所述MOS器件进行口袋注入时的离子不会注入至所述MOS器件的沟道区域；
所述口袋注入的方向在所述MOS器件的衬底上的投影与所述MOS器件的沟道的垂直方向的夹角为q，所述口袋注入的方向与所述衬底所在平面的垂直方向的夹角为t，所述口袋注入中的光阻与所述栅极图形对应的栅极的距离为S，所述光阻的厚度为T，所述q、所述t、所述S和所述T满足以下公式：
S＜T·tan(t)·sin(q)。
5.根据权利要求4所述的版图，其特征在于，所述MOS器件应用于数字逻辑电路。
CN202011096035.1A 2020-10-14 2020-10-14 Mos器件的制作方法及其版图 Active CN112259460B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011096035.1A CN112259460B (zh) 2020-10-14 2020-10-14 Mos器件的制作方法及其版图

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011096035.1A CN112259460B (zh) 2020-10-14 2020-10-14 Mos器件的制作方法及其版图

Publications (2)

Publication Number Publication Date
CN112259460A CN112259460A (zh) 2021-01-22
CN112259460B true CN112259460B (zh) 2022-09-20

Family

ID=74243568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011096035.1A Active CN112259460B (zh) 2020-10-14 2020-10-14 Mos器件的制作方法及其版图

Country Status (1)

Country Link
CN (1) CN112259460B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113241349B (zh) * 2021-04-25 2022-08-16 华虹半导体(无锡)有限公司 存储器件的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610505A (zh) * 2012-03-23 2012-07-25 上海华力微电子有限公司 一种源漏重掺杂方法、半导体器件及其制造方法
CN110518057A (zh) * 2019-08-22 2019-11-29 上海华力集成电路制造有限公司 半导体器件及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267331A (ja) * 1992-03-21 1993-10-15 Ricoh Co Ltd Ｍｏｓ型半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610505A (zh) * 2012-03-23 2012-07-25 上海华力微电子有限公司 一种源漏重掺杂方法、半导体器件及其制造方法
CN110518057A (zh) * 2019-08-22 2019-11-29 上海华力集成电路制造有限公司 半导体器件及其制备方法

Also Published As

Publication number Publication date
CN112259460A (zh) 2021-01-22

Similar Documents

Publication Publication Date Title
KR101126933B1 (ko) 폴리에미터형 바이폴라 트랜지스터, ｂｃｄ 소자, 폴리에미터형 바이폴라 트랜지스터의 제조 방법 및 ｂｃｄ 소자의 제조 방법
US20070249124A1 (en) DMOS device of small dimensions and manufacturing process thereof
US20180331211A1 (en) High voltage metal oxide semiconductor device and manufacturing method thereof
US8476672B2 (en) Electrostatic discharge protection device and method for fabricating the same
KR102424769B1 (ko) 드레인 확장형 모스 트랜지스터 및 이의 제조 방법
TWI438886B (zh) 靜電放電保護裝置及其製作方法、以及積體電路
CN112259460B (zh) Mos器件的制作方法及其版图
US9117901B2 (en) High voltage device and manufacturing method thereof
US20080006879A1 (en) Semiconductor integrated circuit device
US20120161235A1 (en) Electrostatic discharge protection device and manufacturing method thereof
CN112447854A (zh) Esd器件和包含其的集成电路
US9818866B2 (en) Junction FET semiconductor device with dummy mask structures for improved dimension control and method for forming the same
US20110081760A1 (en) Method of manufacturing lateral diffusion metal oxide semiconductor device
CN111883484B (zh) 开关ldmos器件的制造方法
CN111200020A (zh) 高耐压半导体元件
TWI512984B (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
CN107919280B (zh) 不同电压器件的集成制造方法
TWI442566B (zh) 金氧半導體電晶體與其製造方法
US11552164B2 (en) Semiconductor device and manufacturing method therefor
US6514807B1 (en) Method for fabricating semiconductor device applied system on chip
KR20130073776A (ko) 횡형 디모스 트랜지스터 및 이의 제조방법
CN116959993B (zh) Nand闪存器件、高压运算晶体管及其制作方法
CN111383997A (zh) 用于高压bcd平台互补金属氧化物半导体的制作方法
US20120241870A1 (en) Bipolar junction transistor with surface protection and manufacturing method thereof
CN112652665A (zh) 具有完全金属硅化层栅极的器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant