TWI442566B - 金氧半導體電晶體與其製造方法 - Google Patents

Description

金氧半導體電晶體與其製造方法

本發明是有關於一種電晶體及其製造方法，且特別是有關於一種金氧半導體電晶體及其製造方法。

橫向擴散金氧半(Lateral Diffused Metal Oxide Semiconductor，以下簡稱LDMOS)電晶體在操作時具有高崩潰電壓(Breakdown voltage)以及低的開啟電阻(On-state resistance；Ron)。因此，不論是在典型的電源積體電路上，或是在智慧型電源積體電路上，LDMOS電晶體都扮演著極為重要的角色。

一般來說，當施加在LDMOS的電壓超過預定電壓時，會有電崩潰的情形發生。崩潰模式大致上可以分為穿透崩潰(Punch-through breakdown)和接面崩潰(Junction breakdown)。當穿透崩潰發生時，LDMOS的電極例如源極、或汲極到源極間的區域會有漏電之情形。此漏電流的情形將導致元件的使用壽命縮減或導致相鄰的電晶體元件或其他電路元件損毀。

本發明實施例提供一種金氧半導體(Metal Oxide Semiconductor；MOS)電晶體及其製造方法。

依照本發明一實施例，提供一種MOS電晶體。此MOS電晶體包括具有第一導電型之深井區、具有第二導電型的一基體區、具有第一導電型的源極、具有第一導電型之汲極、閘極結構、第一場氧化層與場電極。深井區位於基底中。基體區位於深井中。源極位於基體區中。汲極位於深井區中，且位於基體區之外。閘極結構位於源極與汲極之間，並覆蓋基體區之部份與深井區之部份。第一場氧化層覆蓋鄰接基體區的部份深井區，且第一場氧化層所覆蓋的深井區與閘極結構所覆蓋的深井區相距一預定距離。場電極電性連接源極，並且至少覆蓋部份第一場氧化層。

依照本發明另一實施例，提出一種MOS電晶體。此MOS電晶體包括基底、具有第一導電型之深井區、具有第一導電型之汲極、具有第二導電型的一基體區、具有第一導電型的源極、閘極結構與場電極。深井區位於基底中。汲極位於深井區中。基體區位於深井中且位於汲極之外，基體區相對兩側的深井區分別定義為第一深井區與第二深井區，其中該第一深井區位於該基體區與該汲極之間。源極位於基體區中。閘極結構位於源極與汲極之間，並覆蓋部份基體區與至少部份第一深井區。場電極位於至少部份第二深井區之上。

依照本發明再一實施例，提出一種MOS電晶體的製造方法，包括於一基底中形成具有第一導電型的深井區。接著，在深井區中則形成具有第二導電型之基體區。另外，在深井區中並於基體區之外，可以形成具有第一導電型的汲極。而在基體區中則形成具有第一導電型之源極。之後，在基體區和汲極之間還可以形成一閘極結構，其覆蓋基體區之部分和深井區之部分。接著，在基體區中可以形成一感應電荷區，此感應電荷區鄰接基體區之部份深井區，且感應電荷區未鄰接閘極結構所覆蓋的深井區。

本發明上述實施例所述之MOS電晶體及其製造方法，可增加橫向穿透崩潰電壓。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1繪示依照本發明之一實施例所述之一種金氧半導體(Metal Oxide Semiconductor；MOS)電晶體的俯視圖，圖2則繪示依照圖1中沿虛線I-II方向的MOS電晶體的剖面示意圖。請合併參照圖1和圖2，MOS電晶體300具有基底302，此基底例如可為具有第二導電型的基底(P型基底)。而在基底302中，則配置具有第一導電型(N型)的深井區304。另外，在深井區304中，配置P型的基體區306，而在基體區306中，則配置N型的源極308。除此之外，在深井區304中，還可以配置N型的汲極310，此汲極310位於基體區306之外。前述汲極310上可具有一接觸金屬(contact metal)332。

在一些實施例中，基體區306還可以配置P型的接觸區312和N型的第一淡摻雜區314，二者分別相鄰於源極308。其中，第一淡摻雜區314位於源極308和汲極310之間。另外，在汲極310和深井區304之間，還可以配置N型的第二淡摻雜區316，以當作一緩衝區。

在本實施例中，上述的第一導電型可以是N型，而第二導電型則可以是P型。當然，本領域具有通常知識者可以依照實際的需求，而將第一導電型和第二導電型互換，並不影響本發明的精神。

請繼續參照圖1和圖2，MOS電晶體300可包含一閘極結構320，此閘極結構320位於源極308與汲極310之間，且覆蓋部分的深井區304與基體區306。

此外，MOS電晶體300中還可以配置多個場氧化層，例如場氧化層318a、318b和318c。場氧化層318a可以覆蓋深井區304與基體區306。場氧化層318a所覆蓋之深井區304係為深井區304鄰接基體區306之部份，且場氧化層318a所覆蓋之深井區與閘極結構320所覆蓋之深井區並未連接，兩者相距一預定距離。更具體而言，位於基體區306相對兩側的深井區可分別定義為第一深井區與第二深井區，第一深井區位於基體區306與汲極310之間，其上覆蓋有閘極結構320，而第二深井區至少有部份可被場氧化層318a覆蓋。場氧化層318b與318c分別位於汲極310相對之兩側，且覆蓋部份第二淡摻雜區316與深井區304。

請再參考圖1與圖2，MOS電晶體300中，場氧化層318a上可配置內層介電層330(Inter-layer Dielectric)，內層介電層330上可再配置一場電極322，場電極322可電性連接源極308。場電極322電性連接源極308的方式例如可如圖1與圖2所示，將場電極322延伸並接觸源極308。當然，場電極322亦可透過其他習知之技術電性連接源極308或源極308之接觸金屬(contact metal)(未繪示)，在此不再贅述。透過電性連接源極308，場電極322的電位會隨著施加在源極308上的電壓改變而改變。前述場電極322的材料例如可為金屬或多晶矽。

在深井區304中，被場電極322覆蓋的部份可以被稱作感應電荷區324。在一些實施例中，當感應電荷區324的長度L為10μm時，MOS電晶體300沿I-II方向的崩潰電壓是由施加在汲極至源極的電壓差所決定，而其汲源極崩潰電壓大約33V。在另外一些實施例中，當感應電荷區324的長度L為4μm時，則MOS電晶體300沿I-II方向的崩潰電壓(以下稱為接面崩潰電壓)是由汲極至基底的電壓差所決定，而其接面崩潰電壓可以提高至48V。

假設感應電荷區324的長度L約為4μm，並且假設施加在汲極310的電壓為一正電壓。此時，若是施加在源極308上的電壓往負值變化時，會連帶使得場電極322的電位變小，並且導致感應電荷區324中會開始累積電洞，而使得深井區304的濃度變淡。因此，在基體區210中的空乏區會增加。然而，由於感應電荷區324的長度L被設定為4μm的緣故，MOS電晶體300的接面崩潰電壓會增加到48V。因此雖然此時空乏區的範圍增加，但是由於MOS電晶體300確具有相對較大的接面崩潰電壓，會使得MOS電晶體300避免沿I-II方向的接面崩潰的發生。

相對地，當施加在源極308上的電壓逐步往正電壓加強時，會連帶使得場電極322的電位變大。此時，感應電荷區域324中開始累積電子，而使得深井區304的濃度變濃，而造成MOS電晶體崩潰的接面崩潰電壓下降。雖然MOS電晶體300的接面崩潰電壓下降，但是由於MOS電晶體300的源極308和汲極310之間的電壓差縮小，發生接面穿透崩潰可能性較低。另外，由於感應電荷區域324中的電子累增，可使得電荷感應區域324中的橫向崩潰(lateral punch through)電壓上升。

圖3繪示為MOS電晶體之工作電流對工作電壓的曲線圖。請合併參照圖1和圖2，由於當場電極322上的電位增加時，感應電荷區324中會開始累積電子。因此，就會使得橫向穿透崩潰電壓提高。從圖3中可以得知，未加場電極的MOS電晶體的橫向穿透崩潰電壓大約是28V。而本實施例之MOS電晶體因為具有場電極，因此橫向穿透崩潰電壓大約是34V。由於感應電荷區324的橫向崩潰電壓較高，因此MOS電晶體300至少可以避免3個方向(-X方向、Y方向和-Y方向)發生橫向穿透崩潰。

圖4A-4H係繪示依照本發明之一實施例所述之一種MOS電晶體之製造方法流程剖面示意圖。請先參照圖4A，先提供一基底602，並且在基底602中形成深井區604。基底602例如是P型基底，而深井區604例如是N型深井區。深井區604可以藉由離子植入製程來形成之，其植入離子例如是磷；植入劑量例如是8×10¹¹ ~1×10¹³ /cm² ；植入能量例如是120~180KeV。

接著，在基底100上形成罩幕層606，裸露出預定形成隔離結構之區域。罩幕層606例如是由墊氧化層608與氮化矽層610所組成。

接著，請參照圖4B，進行局部熱氧化製程，以在罩幕層606所裸露的區域形成場氧化層612a、612b和612c當作隔離結構。之後，移除罩幕層606，以裸露出場氧化層612a、612b之間的主動區614a，以及場氧化層612b、612c之間的主動區614b。接著，形成光阻層616，並利用微影製程形成開口618，以裸露出主動區614b。然後，再進行離子植入製程，在開口618所裸露的主動區614b中形成N型淡摻雜區620。離子植入製程所植入之離子例如是磷；植入劑量例如是2×10¹² ~5×10¹³ /cm² ，而植入能量例如是180~250KeV。

請參照圖4C，在完成圖4B的製程後，可移除光阻層616。接著，在基底602之上形成閘介電層622與整層之閘極624。閘介電層622之材質例如是氧化矽，形成的方法例如是熱氧化法。閘極624之材質例如是摻雜多晶矽，形成的方法例如是化學氣相沈積法。之後，在閘極624上形成光阻層626，並利用微影製程形成開口628，以裸露出主動區614a。接著，將開口628所裸露的閘極624以例如蝕刻製程移除，蝕刻過程中亦將移除部份被移除之閘極下方的閘氧化層622。

接著，進行離子植入製程，再進行回火，以於主動區614a中形成P型基體區630。此時，位於基體區630兩側的深井區可以被定義為第一深井區604a和第二深井區604b。其中，第一深井區604a是位於基體區630和淡摻雜區620之間。另外，基體區630的離子植入製程所植入之離子為P型，例如是硼；植入能量例如是110~150KeV，而植入劑量例如是1×10¹³ ~6×10¹³ /cm² 。

之後，請參照圖4D，移除殘留的光阻層626，並以另一微影與蝕刻製程將整層的閘極624再次圖案化，以形成閘極624。之後，以閘極624為罩幕，進行N型離子植入製程，以在P型基體區630中形成N型淡摻雜區628。N型離子植入製程所植入的離子例如是磷或是砷；植入能量例如是30~60KeV，而植入劑量例如是2×10¹² ~2×10¹³ /cm² 。

接著，請參照圖4E，在閘極624的側壁形成間隙壁632和634。間隙壁632和634的形成方法例如是先形成一層間隙壁材料層，然後，再進行非等向性蝕刻製程。在進行非等向性蝕刻製程，或後續的清洗過程中，未被閘極624以及間隙壁632和634所覆蓋的閘極介電層622將被移除。

然後，在基底602之上形成光阻層636。接著，進行N型離子植入製程，以在P型基體區630中形成N型源極638，並在N型淡摻雜區620中形成N型汲極640。N型離子植入製程所植入的離子例如是磷或是砷，其植入能量例如是50~65KeV，而植入劑量例如是1×10¹⁵ ~5×10¹⁵ /cm² 。

請接著參照圖4F，在形成源極638和汲極640之後，可以將光阻層636移除。然後，再於P型基體區630中形成P型接觸區642。其中，P型接觸區642形成的方法可以採用一般形成摻雜區的方法，於此不再贅述。

之後，請參照圖4G，在基底602上形成整層的內層介電層650。之後，利用例如微影蝕刻的方式於源極638、接觸區642、汲極640上形成開口。接著，再形成一整層的場電極層644。場電極層644的材質例如是金屬或多晶矽，形成的方法例如是化學氣相沈積法。之後，在場電極層644上形成光阻層646，並利用微影製程去除掉多餘的光阻層，以裸露場電極層的大部分。

最後，請參照圖4H，將所裸露的場電極層以例如蝕刻製程移除，並且移除掉光阻層646。此時，在第二深井區604b的上方就可以形成場電極648，並且場電極648還可以電性連接源極638，而在汲極640上可形成接觸金屬652。接觸金屬652與場電極648的材料可為相同或不相同，若兩者的材料不同的話，則可以不同的製程分別形成接觸金屬652與場電極648，在此不再贅述。因此，當源極638被施加電壓時，場電極648的電位也會隨之改變，因而使得第二深井區604b成為感應電荷區。

綜上所述，由於本發明實施例可以將一場電極電性連接至MOS電晶體的源極端，而使得場電極的電壓伴隨著施加在MOS電晶體之源極端電壓的大小而變化。因此，本發明實施例可以動態地增加接面崩潰電壓或是橫向穿透崩潰電壓的值，亦可以有效抑制了橫向穿透崩潰的發生，並進而保護MOS電晶體的周邊元件不受損壞。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

300．．．MOS電晶體

302、602．．．基底

304、604、604a、604b．．．深井區

306、630．．．基體區

308、638．．．源極

310、640．．．汲極

312、642．．．接觸區

314、316、620、626．．．淡摻雜區

318a、318b、318c、612a、612b、612c．．．場氧化層

320．．．閘極結構

322、648．．．場電極

330、650．．．內層介電層

324．．．感應電荷區

606．．．罩幕層

608．．．墊氧化層

610．．．氮化矽層

614a、614b．．．主動區

616、620、626、636、646．．．光阻層

618．．．開口

622．．．閘介電層

624．．．閘極

632、634．．．間隙壁

644．．．場電極層

332、652．．．接觸金屬

圖1繪示依照本發明之一實施例所述之一種MOS電晶體的俯視圖。

圖2則繪示依照圖1中沿虛線I-II方向的MOS電晶體的剖面示意圖。

圖3繪示為MOS電晶體之工作電流對工作電壓的曲線圖。

圖4A-4H繪示為依照本發明之一實施例所述之一種MOS電晶體之製造方法流程剖面示意圖。

300．．．MOS電晶體

302．．．基底

304．．．深井區

306．．．基體區

308．．．源極

314、316．．．淡摻雜區

318a、318b、318c．．．場氧化層

320．．．閘極結構

322．．．場電極

324．．．感應電荷區

310．．．汲極

312．．．接觸區

L．．．感應電荷區的長度

Claims (20)

1. 一種金氧半導體電晶體，包括：具有第一導電型之一深井區，位於一基底中；具有第二導電型之一基體區，位於該深井區中；具有第一導電型之一源極，位於該基體區中；具有第一導電型之一汲極，位於該深井區中，且位於該基體區之外；一閘極結構，位於該源極與該汲極之間，並覆蓋該基體區之部分與該深井區之部分；一第一場氧化層，覆蓋鄰接該基體區之部份該深井區，且該第一場氧化層所覆蓋之該深井區與該閘極結構所覆蓋之該深井區相距一預定距離；以及一場電極，電性連接該源極且至少覆蓋部份該第一場氧化層，其中被該場電極覆蓋的該第一場氧化層下方的該深井區中具有一感應電荷區。
2. 如申請專利範圍第1項所述之金氧半導體電晶體，更包括具有第二導電型之一接觸區，該接觸區位於該基體區中且鄰接該源極。
3. 如申請專利範圍第1項所述之金氧半導體電晶體，更包含具有第一導電型之一第一淡摻雜區，位於該基體區中且鄰接該源極。
4. 如申請專利範圍第1項所述之金氧半導體電晶體，其中該場電極之材料為金屬或多晶矽。
5. 如申請專利範圍第1項所述之金氧半導體電晶體，更包含具有第一導電型之一第二淡摻雜區，位於該深井區與該汲極之間。
6. 如申請專利範圍第5項所述之金氧半導體電晶體，更包括一第 二場氧化層與一第三場氧化層，該第二場氧化層與該第三場氧化層分別位於該汲極相對之兩側，且覆蓋部份該第二淡摻雜區與該深井區。
7. 如申請專利範圍第1項所述之金氧半導體電晶體，其中該第一導電型為N型，該第二導電型為P型。
8. 如申請專利範圍第1項所述之金氧半導體電晶體，其中該第一導電型為P型，該第二導電型為N型。
9. 一種金氧半導體電晶體，包括：一基底；具有第一導電型之一深井區，位於該基底中；具有第一導電型之一汲極，位於該深井區中；具有第二導電型之一基體區，位於該深井區中且位於該汲極之外，該基體區相對兩側的該深井區分別定義為第一深井區與第二深井區，其中該第一深井區位於該基體區與該汲極之間；具有第一導電型之一源極，位於該基體區中；一閘極結構，位於該源極與該汲極之間，且覆蓋部份該基體區與至少部份該第一深井區；以及一場電極，位於至少部份該第二深井區之上。
10. 如申請專利範圍第9項所述之金氧半導體電晶體，更包含一第一場氧化層，該第一場氧化層覆蓋至少部份該第二深井區，該場電極位於至少部份該第一場氧化層上。
11. 如申請專利範圍第9項所述之金氧半導體電晶體，更包括具有第二導電型之一接觸區，該接觸區位於該基體區中且鄰接該源極。
12. 如申請專利範圍第9項所述之金氧半導體電晶體，更包含具有第一導電型之一第一淡摻雜區，位於該基體區中且鄰接該源極。
13. 如申請專利範圍第9項所述之金氧半導體電晶體，其中該場電極之材料為金屬或多晶矽。
14. 如申請專利範圍第9項所述之金氧半導體電晶體，更包含具有第一導電型之一第二淡摻雜區，位於該深井區與該汲極之間。
15. 如申請專利範圍第14項所述之金氧半導體電晶體，更包括一第二場氧化層與一第三場氧化層，該第二場氧化層與該第三氧化層分別位於該汲極相對之兩側，且覆蓋部份該第二淡摻雜區與該深井區。
16. 如申申請專利範圍第9項所述之金氧半導體電晶體，其中該基底為具有第二導電型之基底。
17. 如申請專利範圍第9項所述之金氧半導體電晶體，其中該第一導電型為N型，該第二導電型為P型。
18. 如申請專利範圍第9項所述之金氧半導體電晶體，其中該第一導電型為P型，該第二導電型為N型。
19. 一種金氧半導電晶體的製造方法，包含：於一基底中形成具有第一導電型之一深井區；於該深井區中形成具有第二導電型之一基體區；於該深井區中形成具有第一導電型之一汲極，且該汲極位於該基體區之外；於該基體區中形成具有第一導電型之一源極；於該基體區和該汲極之間形成一閘極結構，該閘極結構覆蓋該基體區之部分和該深井區之部分；以及於一感應電荷區之上方配置一場電極，當該場電極被施以一電壓時，將形成該感應電荷區，該感應電荷區位於鄰接該基體區之部份該深井區，且該感應電荷區未鄰接該閘極結構所覆蓋之該深井區。
20. 如申請專利範圍第19項所述之製造方法，其中該場電極電性連接該源極。