CN102938366A

CN102938366A - 多晶硅电阻器结构及其制造方法、多晶硅电阻器

Info

Publication number: CN102938366A
Application number: CN 201210507657
Authority: CN
Inventors: 江红
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2012-11-30
Filing date: 2012-11-30
Publication date: 2013-02-20
Anticipated expiration: 2032-11-30
Also published as: CN102938366B

Abstract

一种多晶硅电阻器结构及其制造方法、多晶硅电阻器。多晶硅电阻器结构制造方法包括：在硅片中形成隔离区；在隔离区上形成第一多晶硅层的侧壁及第一多晶硅层；在第一多晶硅层上形成隔离物及第二多晶硅层，其中所述隔离物与第二多晶硅层不完全覆盖第一多晶硅层的两端；在第二多晶硅层上形成隔离物及第三多晶硅层，其中所述隔离物与第三多晶硅层不完全覆盖第一多晶硅层的两端，且不完全覆盖的第二多晶硅层的两端；以第三多晶硅层为掩膜进行离子注入；利用金属布线连接处于第一多晶硅层两端暴露端和第二多晶硅层两端暴露端；第一多晶硅层所形成的电阻与第二多晶硅层所形成的电阻通过串联电连接以得到更大的电阻值。

Description

多晶硅电阻器结构及其制造方法、多晶硅电阻器

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种多晶硅电阻器结构及其制造方法。

背景技术

在半导体芯片电路设计中，会大量的使用多晶硅电阻。一般电路设计人员多采用传统的N型或P型多晶电阻，但这些电阻在制造过程中都需要硅化物阻挡层(salicide block layer，SAB)作为一个额外的掩膜以用于保护硅片表面，在其保护下，硅片不与其它Ti，Co之类的金属形成不期望的金属硅化物，即需要增加一道光刻步骤。具体地说，现有技术中的作为多晶硅电阻器的N型掺杂的多晶硅或者P型掺杂的多晶硅是通过在逻辑多晶硅(本身是无掺杂的)上，进行N型离子注入(通常是高浓度的硼(B)离子注入)或P型离子注入(通常是高浓度的磷(P)离子注入)而形成，它们都需要硅化物阻止层作为光罩。然而，硅化物阻止层的引入增大了工艺的复杂性，并且增大了制造成本。

在现有技术的改进方案中提出的存储多晶硅电阻不需要硅化物阻挡层，降低了制造成本。但是，该多晶硅电阻是n型电阻，温度系数较大；加之该多晶硅为掺杂浓度较高，因此电阻值较小，不利于降低电路面积。

中国专利申请CN 102214560A提出了一种利用存储多晶硅MPOL形成多晶硅电阻器的方案，但是存储多晶硅MPOL的最小宽度不能做得很小，由此限制了所制成的多晶硅电阻器的阻值大小，当需要较大阻值的多晶硅电阻器时，需要很长的存储多晶硅条来实现大电阻，因此不利于节省芯片面积。

因此，希望能够提出一种能够在不使用硅化物阻挡层的情况下防止多晶硅电阻器表面形成金属硅化物由此增大存储多晶硅电阻率的简化多晶硅电阻器结构制造方案。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够在不使用硅化物阻挡层的情况下防止多晶硅电阻器表面形成金属硅化物由此增大多晶硅电阻率的简化的多晶硅电阻器结构制造方法以及相应的多晶硅电阻器结构。

为了实现上述技术目的，根据本发明的第一方面，提供了一种多晶硅电阻器结构制造方法，其包括：第一步骤，用于在硅片中形成隔离区；第二步骤，用于在隔离区上形成第一多晶硅层的侧壁以及第一多晶硅层；第三步骤，用于在第一多晶硅层上形成隔离物；第四步骤，用于在隔离物上形成第二多晶硅层，其中第二多晶硅层及其与第一多晶硅层之间的隔离物不完全覆盖第一多晶硅层的两端；第五步骤，用于在所述第二多晶硅层上形成隔离物及第三多晶硅层，其中所述第三多晶硅层及其与第二多晶硅层之间的隔离物不完全覆盖第一多晶硅层的两端，并且不完全覆盖的第二多晶硅层的两端(即第一、第二多晶硅层都必须有不被完全覆盖的两端以形成金属硅化物并用于电连接)；第六步骤，用于以第三多晶硅层为掩膜进行离子注入，以便在第一多晶硅层的暴露的两端的表面形成金属硅化物，并且使第一多晶硅层的未暴露的部分的表面不形成金属硅化物，并且在第二多晶硅层的暴露的两端的表面形成金属硅化物，并且使第二多晶硅层的未暴露的部分的表面不形成金属硅化物；以及第七步骤，用于利用金属布线连接处于第一多晶硅层的两端的暴露端和第二多晶硅层的两端的暴露端；第一多晶硅层与第二多晶硅层所形成的叠层电阻结构利用电连接位于同一方向的第一、第二多晶硅层的金属硅化物端，通过串联的方式电连接以得到更大的电阻值。

优选地，所述第一多晶硅层是利用自对准非挥发存储器生产过程中用于源极线的多晶硅层的生产步骤制造出来的。

优选地，第一多晶硅层的侧壁是利用自对准非挥发存储器生产过程中用于隔离浮栅和源极线的侧墙结构的生产步骤制造出来的。

优选地，所述第二多晶硅层是利用自对准非挥发存储器的字线多晶硅层的生产步骤制造出来的；第一、第二多晶硅层之间的隔离物是自对准非挥发存储器的字线与浮栅隔离层过程形成的。

优选地，所述第三多晶硅层是利用自对准非挥发存储器周边电路MOS晶体管单元的栅极多晶硅层的生产步骤制造出来的；第二、第三多晶硅层之间的隔离物是栅极氧化层过程形成的。

优选地，制成的半导体电阻器形成在第一多晶硅层和第二多晶硅层中，第一多晶硅层所构成的电阻部分的宽度方向由制造过程中定义浮栅光罩的图形的总宽度减去两侧电阻器侧壁的宽度决定；第一多晶硅层所构成的电阻部分的长度方向由第三多晶硅层覆盖的在金属化工艺过程中未暴露出来的第一多晶硅层的长度决定。第二多晶硅层所构成的电阻部分的宽度方向由制造过程中定义字线光罩的图形的宽度决定；第二多晶硅层所构成的电阻部分的长度方向由第三多晶硅层覆盖的在金属化工艺过程中未暴露出来的第二多晶硅层的长度决定。第二、第三多晶硅层的形状由其各自的光罩图形决定。

根据本发明的第二方面，提供了一种多晶硅电阻器结构，其包括：在硅片中形成的隔离区、在隔离区上形成的第一多晶硅层及其侧壁、在第一多晶硅层上形成的隔离物、在隔离物上形成的第二多晶硅层、以及在所述第二多晶硅层上形成的隔离物及第三多晶硅层；其中，第二多晶硅层及其与第一多晶硅层之间的隔离物不完全覆盖第一多晶硅层的两端；所述第三多晶硅层及其与第二多晶硅层之间的隔离物不完全覆盖第一多晶硅层的两端，并且不完全覆盖的第二多晶硅层的两端(即第一、第二多晶硅层都必须有不被完全覆盖的两端以形成金属硅化物并用于电连接)；其中，在第一多晶硅层的暴露的两端的表面形成有金属硅化物，并且使第一多晶硅层的未暴露的部分的表面不形成金属硅化物；并且，在第二多晶硅层的暴露的两端的表面形成有金属硅化物，并且使第二多晶硅层的未暴露的部分的表面不形成金属硅化物。

优选地，所述第二多晶硅层为自对准非挥发存储器的字线多晶硅层。

优选地，所述第三多晶硅层自对准非挥发存储器周边电路MOS晶体管单元的栅极多晶硅层。

优选地，半导体电阻器形成在第一多晶硅层和第二多晶硅层中，第一多晶硅层所构成的电阻部分的宽度方向由制造过程中定义浮栅光罩的图形的总宽度减去两侧电阻器侧壁的宽度决定；第一多晶硅层所构成的电阻部分的长度方向由第三多晶硅层覆盖的在金属化工艺过程中未暴露出来的第一多晶硅层的长度决定。第二多晶硅层所构成的电阻部分的宽度方向由制造过程中定义字线光罩的图形的宽度决定；第二多晶硅层所构成的电阻部分的长度方向由第三多晶硅层覆盖的在金属化工艺过程中未暴露出来的第二多晶硅层的长度决定。第二、第三多晶硅层的形状由其各自的光罩图形决定。

根据本发明的第二方面，提供了一种通过将多个根据本发明的第二方面所述的多晶硅电阻器结构进行电连接串联而得到的多晶硅电阻器，其中，多个多晶硅电阻器结构的第三多晶硅层作为覆盖层整体覆盖所述多个多晶硅电阻电阻器结构的形成电阻的非金属硅化物部分。

在本发明中，第三多晶硅层起到了保护下面的第一多晶硅层和第二多晶硅层不形成金属硅化物的作用，由此起到了与硅化物阻止层相同的功能；所以，本发明实施例有利地通过利用第三多晶硅层作为非硅化物结构的掩膜，避免了硅化物阻止层的使用。使得工艺变得简单，并且降低了工艺成本，缩短了制造周期。并且，上述步骤可整合在自对准非挥发存储器电路制造的各个步骤中，无需增加新的步骤。此外，与现有技术中利用字线多晶硅层形成多晶硅电阻器的方案相比，第一多晶硅层所构成的电阻部分与第二多晶硅层所构成的电阻部分通过暴露端的连接而串联，由此形成了最终的半导体电阻器，所以有效地在不增大器件或芯片面积的情况下增大了半导体电阻器的电阻值。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了根据本发明第一实施例的多晶硅电阻器结构制造方法的流程图。

图2示意性地示出了根据本发明第二实施例的多晶硅电阻器结构的俯视的区域位置关系图。

图3示意性地示出了根据本发明第二实施例的多晶硅电阻器结构的俯视的另一区域位置关系图。

图4示意性地示出了根据本发明第二实施例的多晶硅电阻器结构的截面图。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

<第一实施例>

图1示意性地示出了根据本发明第一实施例的多晶硅电阻器结构制造方法的流程图。图2和图4示出了相应的多晶硅电阻器结构，其中图1示意性地示出了部分区域的位置关系。

结合图1、图2以及图4(图4是沿着图2的线A-A截取的截面图)所示，根据本发明第一实施例的多晶硅电阻器结构制造方法包括：

第一步骤S1：在硅片(未图示出来)中形成隔离区11，例如隔离区11是浅沟槽隔离区或者其它类型的隔离区；

第二步骤S2：在隔离区11上形成第一多晶硅层2以及第一多晶硅层2的侧壁13(第一多晶硅层2两侧的介质)，优选地，所述第一多晶硅层2是利用自对准非挥发存储器存储器生产过程中用于源极线的多晶硅层的生产步骤制造出来的；

优选地，第一多晶硅层2的侧壁是利用自对准非挥发存储器生产过程中用于隔离浮栅和源极线的侧墙结构的生产步骤制造出来的。

第三步骤S3：在第一多晶硅层2上形成隔离物12；

第四步骤S4：在隔离物12上形成第二多晶硅层4，其中第二多晶硅层4及其与第一多晶硅层2之间的隔离物12不完全覆盖第一多晶硅层2的两端(即，暴露第一多晶硅层2的两端的部分区域)；例如，可按照第二多晶硅层光罩定义的图形通过刻蚀掉第一多晶硅层2的两端位置处的第二多晶硅层4和隔离物12来使得第二多晶硅层4和隔离物12不完全覆盖第一多晶硅层2的两端的顶部。优选地，所述第二多晶硅层4为自对准非挥发存储器的字线多晶硅层(memorypoly，MPOL)；第一、第二多晶硅层之间的隔离物是自对准非挥发存储器的字线与浮栅隔离层过程形成的。

第五步骤S5：用于在所述第二多晶硅层4上形成隔离物41及第三多晶硅层3，其中所述第三多晶硅层3及其与第二多晶硅层4之间的隔离物41不完全覆盖第一多晶硅层2的两端(即，暴露第一多晶硅层2的两端的部分区域)，并且不完全覆盖的第二多晶硅层4的两端；例如，可按照第三多晶硅层光罩定义的图形通过刻蚀掉第一、第二多晶硅层的两端位置处的第三多晶硅层3和隔离物41来使得第三多晶硅层3和隔离物41不完全覆盖第一多晶硅层2、第二多晶硅层4的两端的顶部。(即第一、第二多晶硅层都必须有不被完全覆盖的两端以形成金属硅化物并用于电连接)；

具体地说，第三多晶硅层3包括图2所示的方框B1所示的区域除去方框B2和方框B3所示的区域，即在金属硅化物形成过程中暴露了方框B2和方框B3所示的区域。

优选地，所述第三多晶硅层3是自对准非挥发存储器周边电路MOS晶体管单元的栅极多晶硅层工艺过程制造出来的，第二、第三多晶硅层之间的隔离物是栅极氧化层工艺过程制造出来的。

第六步骤S6：用于以第三多晶硅层3为掩膜进行离子注入，以便在第一多晶硅层2的暴露的两端的表面形成金属硅化物，并且使第一多晶硅层2的未暴露的部分的表面不形成金属硅化物；并且，在第二多晶硅层4的暴露的两端的表面形成金属硅化物，并且使第二多晶硅层4的未暴露的部分的表面不形成金属硅化物；

即，由于隔离物12、第二多晶硅层4和第三多晶硅层3都不完全覆盖第一多晶硅层2的两端的顶部，由此第一多晶硅层2的两端暴露，从而第一多晶硅层2的暴露的两端的区域上形成了金属硅化物，从而有利于在其中形成第一触点连接61和第四触点连接64。

而且，由于隔离物41、第三多晶硅层3都不完全覆盖第二多晶硅层4的两端的顶部(即第一、第二多晶硅层都必须有不被完全覆盖的两端以形成金属硅化物并用于电连接)，由此第二多晶硅层4的两端暴露，从而第二多晶硅层4的暴露的两端的区域上形成了金属硅化物，从而有利于在其中形成第二触点连接62和第三触点连接63。其中，例如，第二触点连接62和第三触点连接63作为电阻器的两个连接端。

第七步骤S7：用于利用金属布线连接处于第一多晶硅层2的两端的暴露端和第二多晶硅层4的两端的暴露端，；第一多晶硅层2与第二多晶硅层4所形成的叠层电阻结构利用电连接位于同一方向的第一、第二多晶硅层的金属硅化物端，通过串联的方式电连接以得到更大的电阻值。

例如，可以利用金属布线连接第三触点连接63和第四触点连接64。第一多晶硅层2的另一暴露端和第二多晶硅层4的另一暴露端不连接。第一多晶硅层2所形成的电阻与第二多晶硅层4所形成的电阻通过串联的方式电连接以得到更大的电阻值。

由此，如图4所示，制成的半导体电阻器形成在第一多晶硅层2和第二多晶硅层4中，第一多晶硅层2所构成的电阻部分的宽度方向由制造过程中定义浮栅光罩的图形7(如图3所示)的总宽度减去两侧电阻器侧壁13的宽度决定；第一多晶硅层2所构成的电阻部分的长度方向由第三多晶硅层3覆盖的在金属化工艺过程中未暴露出来的第一多晶硅层的长度决定，第二多晶硅层4、第三多晶硅层3的形状由其各自的光罩图形决定。第二多晶硅层4所构成的电阻部分的宽度方向由制造过程中定义字线光罩的图形的宽度决定；第二多晶硅层4所构成的电阻部分的长度方向由第三多晶硅层3覆盖的在金属化工艺过程中未暴露出来的第二多晶硅层4的长度决定。第二多晶硅层4所构成的电阻部分的宽度方向由制造过程中定义字线光罩的图形的宽度决定；第二多晶硅层4所构成的电阻部分的长度方向由第三多晶硅层3覆盖的在金属化工艺过程中未暴露出来的第二多晶硅层4的长度决定。

第一多晶硅层2所构成的电阻部分与第二多晶硅层4所构成的电阻部分通过第二触点连接62和第三触点连接63的连接而串联，由此形成了最终的半导体电阻器，所以有效地在不增大器件或芯片面积的情况下增大了半导体电阻器的电阻值。

所以，实际上，第三多晶硅层起到了保护下面的第一多晶硅层和第二多晶硅层不形成金属硅化物的作用，由此起到了与硅化物阻止层相同的功能；所以，本发明实施例有利地通过利用第三多晶硅层作为非硅化物结构的掩膜，避免了硅化物阻止层的使用。使得工艺变得简单，并且降低了工艺成本，缩短了制造周期。并且，上述步骤可整合在自对准非挥发存储器电路制造的各个步骤中，无需增加新的步骤。此外，与现有技术中利用字线多晶硅层形成多晶硅电阻器的方案相比，第一多晶硅层所构成的电阻部分与第二多晶硅层所构成的电阻部分通过暴露端的连接而串联，由此形成了最终的半导体电阻器，所以有效地在不增大器件或芯片面积的情况下增大了半导体电阻器的电阻值。

进一步地，如果需要形成较大的电阻，可以对多个上述电阻结构进行电连接串联；同时，第三多晶硅层作为覆盖层可以整体覆盖多个电阻结构的形成电阻的非金属硅化物部分，以减少面积。

<第二实施例>

图2示意性地示出了根据本发明第二实施例的多晶硅电阻器结构的俯视的部分示意图。图4示意性地示出了根据本发明第二实施例的多晶硅电阻器结构的截面图。具体地说，图4是沿着图2的线A-A截取的截面图。

如图2和图4所示，根据本发明第二实施例的多晶硅电阻器结构包括：在硅片中形成的隔离区11(例如隔离区11是浅沟槽隔离区或者其它类型的隔离区)、在隔离区11上形成的第一多晶硅层2以及第一多晶硅层2的侧壁13(第一多晶硅层2两侧的介质，优选地，所述第一多晶硅层2(其中第一多晶硅层2是利用自对准非挥发存储器生产过程中用于源极线的多晶硅层的生产步骤制造出来的)、在第一多晶硅层2上形成的隔离物12(优选地，第一多晶硅层2的侧壁是利用自对准非挥发存储器生产过程中用于隔离浮栅和源极线的侧墙结构的生产步骤制造出来的)、在隔离物12上形成的第二多晶硅层4(其中隔离物12及第二多晶硅层4不完全覆盖第一多晶硅层2的两端；例如，可通过刻蚀掉第一多晶硅层2的两端位置处的第二多晶硅层4来使得第二多晶硅层4不完全覆盖第一多晶硅层2的两端的顶部；优选地，所述隔离物41是字线的遂穿氧化层工艺过程制造出来的，所述第二多晶硅层4是自对准非挥发存储器的字线多晶硅层工艺过程制造出来的)、在所述第二多晶硅层4上形成的隔离物41及第三多晶硅层3(其中所述隔离物41及第三多晶硅层3不完全覆盖第一多晶硅层2的两端，并且不完全覆盖的第二多晶硅层4的两端(即第一、第二多晶硅层都必须有不被完全覆盖的两端以形成金属硅化物并用于电连接)；优选地，所述第三多晶硅层3是自对准非挥发存储器周边电路MOS晶体管的栅极多晶硅层工艺过程制造出来的，隔离物41是周边电路MOS晶体管的栅极氧化层工艺过程制造出来的)。

在第一多晶硅层2的暴露的两端的表面形成有金属硅化物，并且使第一多晶硅层2的未暴露的部分的表面不形成金属硅化物；并且，在第二多晶硅层4的暴露的两端的表面形成有金属硅化物，并且使第二多晶硅层4的未暴露的部分的表面不形成金属硅化物。

具体地说，在离子注入过程中，由于隔离物12、第二多晶硅层4和第三多晶硅层3都不完全覆盖第一多晶硅层2的两端的顶部，由此第一多晶硅层2的两端暴露，从而第一多晶硅层2的暴露的两端的区域上形成了金属硅化物，从而有利于在其中形成第一触点连接61和第四触点连接64。

而且，在离子注入过程中，由于隔离物12、第三多晶硅层3都不完全覆盖第二多晶硅层4的两端的顶部，由此第二多晶硅层4的两端暴露，从而第二多晶硅层4的暴露的两端的区域上形成了金属硅化物，从而有利于在其中形成第二触点连接62和第三触点连接63。其中，例如，第二触点连接62和第三触点连接63作为电阻器的两个连接端。

其中，利用金属布线连接处于第一多晶硅层2的一个暴露端和第二多晶硅层4的一个暴露端，例如，可以利用金属布线连接第三触点连接63和第四触点连接64。第一多晶硅层2所形成的电阻与第二多晶硅层4所形成的电阻通过串联的方式电连接以得到更大的电阻值。

为了便于理解，图3中示出了自对准非挥发存储器周边电路MOS晶体管单元的浮栅区域7，由此可以更方便地看出各个区域的相对位置情况。

制成的半导体电阻器形成在第一多晶硅层2和第二多晶硅层4中，第一多晶硅层2所构成的电阻部分的宽度方向由制造过程中定义浮栅光罩的图形7(如图3所示)的总宽度减去两侧电阻器侧壁13的宽度决定；第一多晶硅层2所构成的电阻部分的长度方向由第三多晶硅层覆盖的在金属化工艺过程中未暴露出来的第一多晶硅层的长度决定，第二多晶硅层4、第三多晶硅层3的形状由其各自的光罩图形决定。

第一多晶硅层2所构成的电阻部分与第二多晶硅层4所构成的电阻部分例如通过第二触点连接62和第三触点连接63的连接而串联，由此形成了最终的半导体电阻器，所以有效地在不增大器件或芯片面积的情况下增大了半导体电阻器的电阻值。

进一步地，如果需要形成较大的电阻，可以使用多个本电阻结构进行电连接串联；同时，第三多晶硅层作为覆盖层可以整体覆盖多个电阻结构的形成电阻的非金属硅化物部分，以减少面积。

此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种多晶硅电阻器结构制造方法，其特征在于包括：

第一步骤，用于在硅片中形成隔离区；

第二步骤，用于在隔离区上形成第一多晶硅层的侧壁以及第一多晶硅层；

第三步骤，用于在第一多晶硅层上形成隔离物；

第四步骤，用于在隔离物上形成第二多晶硅层，其中第二多晶硅层及其与第一多晶硅层之间的隔离物不完全覆盖第一多晶硅层的两端；

第五步骤，用于在所述第二多晶硅层上形成隔离物及第三多晶硅层，其中所述第三多晶硅层及其与第二多晶硅层之间的隔离物不完全覆盖第一多晶硅层的两端，并且不完全覆盖的第二多晶硅层的两端；

第六步骤，用于以第三多晶硅层为掩膜进行离子注入，金属硅化物形成过程，以便在第一多晶硅层的暴露的两端的表面形成金属硅化物，并且使第一多晶硅层的未暴露的部分的表面不形成金属硅化物，并且在第二多晶硅层的暴露的两端的表面形成金属硅化物，并且使第二多晶硅层的未暴露的部分的表面不形成金属硅化物；以及

第七步骤，用于利用金属布线连接处于第一多晶硅层的两端的暴露端和第二多晶硅层的两端的暴露端；第一多晶硅层与第二多晶硅层所形成的叠层电阻结构利用电连接位于同一方向的第一、第二多晶硅层的金属硅化物端，通过串联的方式电连接以得到更大的电阻值。

2.根据权利要求1所述的多晶硅电阻器结构制造方法，其特征在于，所述第一多晶硅层是利用自对准非挥发存储器生产过程中用于源极线的多晶硅层的生产步骤制造出来的。

3.根据权利要求1或2所述的多晶硅电阻器结构制造方法，其特征在于，第一多晶硅层的侧壁是利用自对准非挥发存储器生产过程中用于隔离浮栅和源极线的侧墙结构的生产步骤制造出来的。

4.根据权利要求1或2所述的多晶硅电阻器结构制造方法，其特征在于，所述第二多晶硅层是利用自对准非挥发存储器生产过程中用于字线的多晶硅层的生产步骤制造出来的。。

5.根据权利要求1或2所述的多晶硅电阻器结构制造方法，其特征在于，所述第三多晶硅层是利用自对准非挥发存储器生产过程中用于周边电路MOS晶体管单元的栅极多晶硅层制造出来的。

6.根据权利要求1-5之一所述的多晶硅电阻器结构制造方法，其特征在于，制成的半导体电阻器形成在第一多晶硅层和第二多晶硅层中，第一多晶硅层所构成的电阻部分的宽度方向由制造过程中定义浮栅光罩的图形的总宽度减去两侧电阻器侧壁的宽度决定；第一多晶硅层所构成的电阻部分的长度方向由第二、第三多晶硅层覆盖的在金属化工艺过程中未暴露出来的第一多晶硅层的长度决定；

第二多晶硅层所构成的电阻部分的宽度方向由制造过程中定义字线光罩的图形的宽度决定；第二多晶硅层所构成的电阻部分的长度方向由第三多晶硅层覆盖的在金属化工艺过程中未暴露出来的第二多晶硅层的长度决定；

第二、第三多晶硅层的形状由其各自的光罩图形决定。

7.一种多晶硅电阻器结构，其特征在于包括：在硅片中形成的隔离区、在隔离区上形成的第一多晶硅层及其侧壁、在第一多晶硅层的顶部形成的隔离物、在隔离物上形成的第二多晶硅层、以及在所述第二多晶硅层上形成的隔离物及第三多晶硅层；

其中，第二多晶硅层及其与第一多晶硅层之间的隔离物不完全覆盖第一多晶硅层的两端；所述第三多晶硅层及其与第二多晶硅层之间的隔离物不完全覆盖第一多晶硅层的两端，并且不完全覆盖的第二多晶硅层的两端；即第一、第二多晶硅层都必须有不被完全覆盖的两端以形成金属硅化物并用于电连接；

其中，在第一多晶硅层的暴露的两端的表面形成有金属硅化物，并且使第一多晶硅层的未暴露的部分的表面不形成金属硅化物；并且，在第二多晶硅层的暴露的两端的表面形成有金属硅化物，并且使第二多晶硅层的未暴露的部分的表面不形成金属硅化物。

8.根据权利要求7所述的多晶硅电阻器结构，其特征在于，所述第二多晶硅层是自对准非挥发存储器的字线多晶硅层的生产步骤制造出来的，所述第三多晶硅层是自对准非挥发存储器周边电路MOS晶体管单元的栅极多晶硅层的生产步骤制造出来的。

9.根据权利要求7或8所述的多晶硅电阻器结构，其特征在于，半导体电阻器形成在第一多晶硅层和第二多晶硅层中，第一多晶硅层所构成的电阻部分的宽度方向由制造过程中定义浮栅光罩的图形的总宽度减去两侧电阻器侧壁的宽度决定；第一多晶硅层所构成的电阻部分的长度方向由第三多晶硅层覆盖的在金属化工艺过程中未暴露出来的第一多晶硅层的长度决定；第二多晶硅层所构成的电阻部分的宽度方向由制造过程中定义字线光罩的图形的宽度决定；第二多晶硅层所构成的电阻部分的长度方向由第三多晶硅层覆盖的在金属化工艺过程中未暴露出来的第二多晶硅层的长度决定；第二、第三多晶硅层的形状由其各自的光罩图形决定。

10.一种通过将多个根据权利要求7所述的多晶硅电阻器结构进行电连接串联而得到的多晶硅电阻器，其中，多个多晶硅电阻器结构的第三多晶硅层作为覆盖层整体覆盖所述多个多晶硅电阻电阻器结构的形成电阻的非金属硅化物部分。