CN108321147A - 一种改变多晶电阻阻值的方法 - Google Patents

Abstract

本发明涉及一种改变多晶电阻阻值的方法，包括：确定需要改变阻值的多晶电阻的位置；以及修改用于所述多晶电阻的金属硅化物阻挡层掩膜版的光罩图形。通过本发明公开的方法极大的降低了用ECO的方法减小片上POLY电阻阻值的成本。

Description

一种改变多晶电阻阻值的方法

技术领域

本发明总体上涉及电子技术领域，更具体而言涉及一种改变多晶电阻阻值的方法。

背景技术

掩模版主要作为图形信息的载体，通过曝光过程，将图形转移到被曝光产品(硅片，导电玻璃，铜箔等)上，从而实现图形的转移。

掩膜版是光刻复制图形的基准和蓝本，掩膜版上的任何缺陷都会对最终图形精度产生严重的影响。掩膜版质量的优劣直接影响光刻图形的质量。在IC制造过程中都需要经过十几乃至几十次的光刻。每次光刻都需要一块掩膜版，每块掩膜版都会影响光刻质量。可见，要有高的成品率，就必须制作出品质优良的掩膜版。

随着CMOS工艺制程进入深亚微米时代，掩膜成本越来越高，成为集成电路生产过程中最昂贵的部分，尽可能少的使用掩膜层成为各芯片设计公司降低成本的需求。

然而，芯片设计并不能保证一次成功，在产品的测试或使用中发现问题时，芯片设计公司更倾向于使用ECO(Engineering Change Order)的方法修正芯片，为了节约成本此时需要尽可能多地利用已经生产的掩膜版，最大程度上减少需要修改的掩膜版层数。

发明内容

针对现有技术中存在的问题，本发明的一个实施例提供一种改变多晶电阻阻值的方法，包括：

确定需要改变阻值的多晶电阻的位置；以及

修改用于所述多晶电阻的金属硅化物阻挡层掩膜版的光罩图形。

在本发明的一个实施例中，修改用于所述多晶电阻的金属硅化物阻挡层掩膜版的光罩图形包括缩小所述金属硅化物阻挡层掩膜版的光罩图形的面积。

在本发明的一个实施例中，修改用于所述多晶电阻的金属硅化物阻挡层掩膜版的光罩图形包括使所述金属硅化物阻挡层掩膜版光罩图形从电阻端头所在的侧面向中间收缩。

在本发明的一个实施例中，修改用于所述多晶电阻的金属硅化物阻挡层掩膜版的光罩图形包括在所述金属硅化物阻挡层掩膜版光罩图形中形成一个或多个窗口。

在本发明的一个实施例中，所述一个或多个窗口是均匀分布在所述多晶电阻上的多个矩形窗口。

在本发明的一个实施例中，所述一个或多个窗口是纵向贯穿金属硅化物阻挡层掩膜版光罩图形的一个或多个矩形。

在本发明的一个实施例中，所述一个或多个窗口是横向贯穿金属硅化物阻挡层掩膜版光罩图形的一个或多个矩形。

在本发明的一个实施例中，该方法还包括在多晶电阻上至少部分地形成金属硅化物。

本发明的另一个实施例提供一种多晶电阻，其特征在于，包括：

用于提高多晶电阻的电阻值的高阻注入区；以及

用于降低多晶电阻的电阻值的金属硅化物，所述金属硅化物至少接触部分所述高阻注入区。

在本发明的另一个实施例中，所述金属硅化物阻挡层覆盖所述高阻注入区的两端。

本发明提出的减小POLY高阻阻值的ECO方法使减小POLY高阻阻值的ECO由修改6层掩膜版变为只修改1层掩膜版，极大的降低了用ECO的方法减小片上POLY高阻阻值的成本。

附图说明

为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。

图1示出POLY高阻100的电阻端头和电阻体的掩膜示意图。

图2示出电阻端头的掩膜版层次说明示意图。

图3示出电阻体的掩膜版层次说明示意图。

图4示出根据本发明的一个实施例的金属硅化物阻挡层掩膜版光罩图形修改方式示意图。

图5示出根据本发明的一个实施例的改变片上多晶高阻阻值的方法的流程图。

图6A至图6C示出了根据本发明的实施例的一个或多个窗口的形状和布局示意图。

图7示出了根据图4所示的电阻体的掩膜版层次和图2所示的电阻端头的掩膜版层次制备的多晶高阻的示意图。

具体实施方式

在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。

在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。

本发明提出了一种低成本减小片上POLY(多晶，在硅衬底的硅片上，一般POLY指多晶硅)高阻阻值的ECO方法，只修改一层金属硅化物阻挡层掩膜版即可以自由减小片上POLY高阻阻值。

图1示出POLY高阻100的电阻端头和电阻体的掩膜示意图。片上POLY高阻100由电阻端头110和电阻体120两部分组成。电阻端头110形成电阻体和金属互联线的物理连接；电阻体120对POLY高阻阻值起决定作用，它的单位阻值约为1Kohm/sq；电阻体和电阻端头通过POLY形成物理连接。

图2示出电阻端头的掩膜版层次说明示意图。如图2所示，电阻端头至少需要四层掩膜版，即，金属1-POLY接触孔掩膜版210、POLY掩膜版220、金属1掩膜版230、N+注入掩膜版240。

图3示出电阻体的掩膜版层次说明示意图。如图3所示，电阻体至少需要四层掩膜版，即，POLY掩膜版310、N+注入掩膜版320、POLY高阻注入掩膜版330、金属硅化物阻挡层掩膜版340。

减小POLY高阻阻值的ECO方法可以是减小电阻体的长度；或者在芯片上有空余面积的情况下可以采用增加电阻体宽度的ECO方法，但是通常芯片布局紧凑、寸土寸金，不会有空余面积。为了保证电阻端头和电阻体良好的物理连接需要在减小电阻体长度的同时拉伸或平移电阻端头，如果选择平移电阻端头，那么此时需要修改金属1-POLY接触孔掩膜版210、POLY掩膜版220、金属1掩膜版230、N+注入掩膜版240、POLY高阻注入掩膜版330、金属硅化物阻挡层掩膜版340共计6层掩膜版。

当芯片在测试或使用中发现问题，需要用减小片上POLY高阻阻值的方法来修正芯片时，为了节约成本，通常采用ECO的方案，但是常规减小POLY高阻阻值的ECO方法需要修改6层掩膜版，深亚微米CMOS工艺全套掩膜版约24到36层，修改6层掩膜版就修改了占总数1/6到1/4的掩膜版层，ECO成本仍然很高。

金属硅化物的单位阻值很小，约为10ohm/sq；且金属硅化物可通过POLY和POLY高阻形成良好的物理连接；当金属硅化物和POLY高阻并联时，它们的并联电阻近似等于金属硅化物的电阻。

本发明提出只修改一层金属硅化物阻挡层掩膜版即可自由减小片上POLY高阻阻值的ECO方法。

图4示出根据本发明的一个实施例的金属硅化物阻挡层掩膜版光罩图形修改方式示意图。如图4所示，在需要减小阻值的片上POLY高阻处，沿X轴方向缩短金属硅化物阻挡层掩膜版光罩图形的长度，使金属硅化物可以沉积到POLY高阻上，形成金属硅化物和POLY高阻的并联，从而达到减小POLY高阻阻值的目的；通过调节金属硅化物阻挡层掩膜版光罩图形缩短的长度来调节POLY高阻阻值减小的多少。

在本发明的一些实施例中，可通过蒸发、溅射、电镀、化学气相淀积等方法在POLY高阻上沉积金属，然后与硅进行烧结来形成金属硅化物。可用的金属硅化物可包括硅化钛、硅化锆、硅化钽、硅化钨、硅化钯、硅化铂、硅化钴等。

图5示出根据本发明的一个实施例的改变片上多晶高阻阻值的方法的流程图。

首先，在步骤510，确定需要改变阻值的片上多晶高阻位置。在本发明的具体实施例中，可通过多种已知的方法确定该位置。例如，在芯片测试或使用时确定多晶高阻阻值过高，影响整体性能。可通过测试或计算的方法确定多晶高阻的阻值。

在步骤520，修改金属硅化物阻挡层掩膜版光罩图形。在本发明的具体实施例中，可通过多种方式修改金属硅化物阻挡层掩膜版光罩图形。当需要减小多晶高阻阻值时，可缩小金属硅化物阻挡层掩膜版光罩图形。例如，可使金属硅化物阻挡层掩膜版光罩图形从电阻端头所在的侧面向中间收缩，如图4所示。还可以在金属硅化物阻挡层掩膜版光罩图形中形成一个或多个窗口，使得金属硅化物可以形成在POLY高阻上。

图6A至图6C示出了根据本发明的实施例的一个或多个窗口的形状和布局示意图。在图6A所示的示例中，多个方形窗口610分布在金属硅化物阻挡层掩膜版光罩图形600中，多个方形窗口610的大小可以相同，也可以不同。在图6B所示的示例中，一个或多个窗口620是纵向贯穿金属硅化物阻挡层掩膜版光罩图形600的矩形条。在图6C所示的示例中，一个或多个窗口630是横向贯穿金属硅化物阻挡层掩膜版光罩图形600的矩形条。

本发明提出的减小POLY高阻阻值的ECO方法使减小POLY高阻阻值的ECO由修改6层掩膜版变为只修改1层掩膜版，极大的降低了用ECO的方法减小片上POLY高阻阻值的成本。

图7示出根据本发明的一个实施例形成的多晶电阻的横截面示意图。如图7所示，多晶电阻形成在衬底1100顶面的氧化硅1200上。多晶电阻包括：栅极区1300、接触孔1400以及金属层1500。接触孔1400、金属层1500及其下正方的栅极区1300作为电阻端头。未被接触孔1400、金属层1500覆盖的栅极区1300作为电阻体。栅极区1300包括金属硅化物1301、高阻注入区1302、N+注入区1303。

在电阻体的形成过程中，首先通过POLY掩膜版310限定出多晶区域以便在氧化硅1200上形成多晶层。通过N+注入掩膜版320在多晶层上暴露出N+注入区，从而进行N+注入。接下来通过POLY高阻注入掩膜版330暴露出高阻注入区，从而进行高阻注入。最后通过金属硅化物阻挡层掩膜版340在多晶层上形成金属硅化物阻挡层。

在电阻端头的形成过程中，根据金属1-POLY接触孔掩膜版210制备接触孔1400。通过金属1掩膜版230暴露出金属层1500的区域，再通过溅射等工艺形成金属层1500。

虽然本发明的前述实施例均以POLY高阻为例进行了描述，然而本领域的技术人员应该理解，本发明公开的方法不限于应用在POLY高阻上，也可应用于其他多晶电阻阻值的减小，只要该多晶电阻上具有金属硅化物阻挡层即可。

虽然本发明的一些实施方式已经在本申请文件中予以了描述，但是对本领域技术人员显而易见的是，这些实施方式仅仅是作为示例示出的。本领域技术人员可以想到众多的变型方案、替代方案和改进方案而不超出本发明的范围。所附权利要求书旨在限定本发明的范围，并藉此涵盖这些权利要求本身及其等同变换的范围内的方法和结构。

Claims (10)

1.一种改变多晶电阻阻值的方法，包括：

确定需要改变阻值的多晶电阻的位置；以及

修改用于所述多晶电阻的金属硅化物阻挡层掩膜版的光罩图形。

2.如权利要求1所述的方法，其特征在于，修改用于所述多晶电阻的金属硅化物阻挡层掩膜版的光罩图形包括缩小所述金属硅化物阻挡层掩膜版的光罩图形的面积。

3.如权利要求1所述的方法，其特征在于，修改用于所述多晶电阻的金属硅化物阻挡层掩膜版的光罩图形包括使所述金属硅化物阻挡层掩膜版光罩图形从电阻端头所在的侧面向中间收缩。

4.如权利要求1所述的方法，其特征在于，修改用于所述多晶电阻的金属硅化物阻挡层掩膜版的光罩图形包括在所述金属硅化物阻挡层掩膜版光罩图形中形成一个或多个窗口。

5.如权利要求4所述的方法，其特征在于，所述一个或多个窗口是均匀分布在所述多晶电阻上的多个矩形窗口。

6.如权利要求4所述的方法，其特征在于，所述一个或多个窗口是纵向贯穿金属硅化物阻挡层掩膜版光罩图形的一个或多个矩形。

7.如权利要求4所述的方法，其特征在于，所述一个或多个窗口是横向贯穿金属硅化物阻挡层掩膜版光罩图形的一个或多个矩形。

8.如权利要求2-7中任一项所述的方法，其特征在于，还包括在多晶电阻上至少部分地形成金属硅化物。

9.一种多晶电阻，其特征在于，包括：

用于提高多晶电阻的电阻值的高阻注入区；以及

用于降低多晶电阻的电阻值的金属硅化物，所述金属硅化物至少接触部分所述高阻注入区。

10.如权利要求9所述的多晶电阻，其特征在于，所述金属硅化物阻挡层覆盖所述高阻注入区的两端。