CN101145583A - 分离式栅极存储单元与半导体装置及其形成方法 - Google Patents

分离式栅极存储单元与半导体装置及其形成方法 Download PDF

Info

Publication number
CN101145583A
CN101145583A CNA2006101673362A CN200610167336A CN101145583A CN 101145583 A CN101145583 A CN 101145583A CN A2006101673362 A CNA2006101673362 A CN A2006101673362A CN 200610167336 A CN200610167336 A CN 200610167336A CN 101145583 A CN101145583 A CN 101145583A
Authority
CN
China
Prior art keywords
well region
grid
substrate
region
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101673362A
Other languages
English (en)
Inventor
池育德
庄建祥
朱文定
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101145583A publication Critical patent/CN101145583A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明揭示一种分离式栅极存储单元与半导体装置及其形成方法。第一阱区及第二阱区，其分别具有第一导电型及第二导电型且形成于一基底中。一浮置栅极，设置于第一阱区及第二阱区的接面上方并与基底绝缘。一控制栅极，设置于浮置栅极的侧壁并局部延伸至其上表面，且控制栅极与基底及浮置栅极绝缘。一具有第一导电型的掺杂区形成于第二阱区中，而第一阱区与掺杂区是分别作为分离式栅极存储单元的源极与漏极。本发明所述的分离式栅极存储单元与半导体装置及其形成方法，在分离式栅极存储单元制造中额外增加的光刻步骤得以减少，以达到节省制造成本的目的。

Description

分离式栅极存储单元与半导体装置及其形成方法
技术领域
本发明有关于一种半导体存储器，特别是有关于一种分离式栅极存储单元及其制造方法。
背景技术
半导体存储装置通常具有各自不同的种类，例如可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、快闪存储装置等。现行的快闪存储器，例如分离式栅极快闪存储器，已广泛地运用于大容量非易失存储器技术中。典型的分离式栅极快闪存储器包含一分离式栅极结构，其具有储存电荷的浮置栅极以及控制电荷储存的控制栅极。此分离式栅极结构更包含一薄栅极介电层或是隧穿氧化层形成于浮置栅极与基底之间，以及一中间介电层形成于浮置栅极与控制栅极之间。
图3是绘示出一已知分离式栅极存储单元的剖面示意图。分离式栅极存储单元包括一半导体基底300。一复晶硅浮置栅极306设置于基底300上并通过一栅极介电层304而与其绝缘。一复晶硅控制栅极(即，字线)312侧向邻近浮置栅极306并通过一复晶硅层间介电层310及一较厚的上盖氧化层308而与其绝缘，其中上盖氧化层308是通过局部硅氧化(local oxidation of silicon，LOCOS)技术形成的。一源极区301及一漏极区303是形成于分离式栅极结构两侧的基底300中。
为了整合分离式栅极存储单元及周边电路于一晶片上，必须增加额外的光刻制程步骤。然而每个额外的光刻步骤皆需要有各自的光罩，使得用于光刻制程的光罩成本居高不下。
因此，有必要寻求一种改良的分离式栅极存储单元，其在制造期间，所需的光刻制程步骤较少。
发明内容
有鉴于此，本发明提供一种分离式栅极存储单元，包括：一基底、第一阱区及第二阱区、一浮置栅极、一控制栅极及一掺杂区。第一阱区及第二阱区形成于基底中且分别具有第一导电型及第二导电型。浮置栅极设置于第一阱区及第二阱区的接面上方且与基底绝缘。控制栅极设置于浮置栅极的侧壁并局部延伸至其上表面，且与基底及浮置栅极绝缘。掺杂区形成于第二阱区中，具有该第一导电型，其中第一阱区与掺杂区是分别作为分离式栅极存储单元的源极与漏极。
再者，本发明提供一种半导体装置，包括：一具有一单元区及一周边区的基底、一分离式栅极存储单元及一晶体管。分离式栅极存储单元设置于单元区的基底上，包括：第一阱区及第二阱区、一浮置栅极、一控制栅极及一第一掺杂区。第一阱区及第二阱区形成于单元区的基底中且分别具有第一导电型及第二导电型。浮置栅极设置于第一阱区及第二阱区的接面上方且与基底绝缘。控制栅极设置于浮置栅极的侧壁并局部延伸至其上表面，且与基底及浮置栅极绝缘。第一掺杂区形成于第二阱区中且相邻于控制栅极的一侧，具有该第一导电型。晶体管设置于周边区的基底上，包括：一第三阱区、一栅极及一对第二掺杂区。第三阱区形成于基底中，具有该第一导电型。栅极设置于第三阱区的基底上，且与其绝缘。第二掺杂区形成于第一栅极两侧的第三阱区中，具有该第二导电型。
本发明所述的半导体装置，更包括：一第二晶体管，设置于该周边区的该基底上，包括：一第四阱区，形成于该基底中，具有该第二导电型；一第二栅极，设置于该第四阱区的该基底上，且与其绝缘；以及一对第三掺杂区，形成于该第二栅极两侧的该第四阱区中，具有该第一导电型。
本发明所述的半导体装置，其中该第二阱区及该第四阱区是同时分别形成于该单元区及该周边区。
本发明所述的半导体装置，其中该第一掺杂区及所述第三掺杂区是同时分别形成于该第二阱区及该第四阱区中。
本发明所述的半导体装置，其中该第一阱区及该第一掺杂区是分别作为该分离式栅极存储单元的源极及漏极。
本发明所述的半导体装置，其中该第一阱区及该第三阱区是同时分别形成于该单元区及该周边区中。
再者，本发明提供一种半导体装置的形成方法。提供一基底，其具有一单元区及一周边区。在单元区形成具有一第一导电型的一第一阱区，且同时在周边区形成具有该第一导电型的一第二阱区。在单元区形成具有一第二导电型的一第三阱区，且同时在周边区形成具有该第二导电型的一第四阱区。在第一阱区及第三阱区的接面上方形成一浮置栅极。在浮置栅极的侧壁形成一控制栅极，并局部延伸至浮置栅极的上表面，且同时分别在第二阱区及第四阱区上方形成一第一栅极及一第二栅极。在相邻于控制栅极一侧的第三阱区中形成一第一掺杂区，且同时在第二栅极两侧的第四阱区中形成一对第二掺杂区。在第一栅极两侧的第二阱区中形成一对第三掺杂区。
本发明所述的半导体装置的形成方法，其中该第一阱区及该第一掺杂区是分别作为该分离式栅极存储单元的源极及漏极。
再者，本发明提供一种半导体装置的形成方法。提供一基底，其具有一单元区及一周边区。在单元区的基底上形成一浮置栅极。在单元区形成具有一第一导电型的一第一阱区，其与浮置栅极局部重叠，且同时在周边区形成具有该第一导电型的一第二阱区。
在单元区形成具有一第二导电型的一第三阱区，其与浮置栅极局部重叠，且同时在周边区形成具有该第二导电型的一第四阱区。在浮置栅极的侧壁形成一控制栅极，并局部延伸至浮置栅极的上表面，且同时分别在第二阱区及第四阱区上方形成一第一栅极及一第二栅极。在相邻于控制栅极一侧的第三阱区中形成一第一掺杂区，且同时在第二栅极两侧的第四阱区中形成一对第二掺杂区。在第一栅极两侧的第二阱区中形成一对第三掺杂区。
本发明所述的半导体装置的形成方法，其中该第一阱区及该第一掺杂区是分别作为该分离式栅极存储单元的源极及漏极。
本发明所述的分离式栅极存储单元与半导体装置及其形成方法，在分离式栅极存储单元制造中额外增加的光刻步骤得以减少，以达到节省制造成本的目的。
附图说明
图1A至图1G是绘示出根据本发明实施例的具有分离式栅极存储单元的半导体装置形成方法剖面示意图。
图2A至图2G是绘示出根据本发明另一实施例的具有分离式栅极存储单元的半导体装置形成方法剖面示意图。
图3是绘示出已知分离式栅极存储单元的剖面示意图。
具体实施方式
本发明是有关于一种改良的分离式栅极存储单元及其制造方法，其可降低制造成本。以下配合图1G或图2G说明本发明实施例的具有分离式栅极存储单元的半导体装置。此半导体装置包括一基底100，例如一硅基底或其他半导体基底。基底100具有一单元区10及一周边区20并具有隔离结构(未绘示)形成其中。此隔离结构可为由已知隔离技术所形成的场氧化层，例如局部硅氧化(LOCOS)或是浅沟槽隔离(shallow trench isolation，STI)。隔离结构通常在单元区10及周边区20的基底100中定义出主动区，用以分别在单元区10及周边区20形成分离式栅极存储单元及逻辑电路装置。
至少一分离式栅极存储单元设置于单元区10的主动区，其包括形成于单元区10的基底100中两相邻的阱区100a及100c。阱区100a及100c具有不同的导电型。举例而言，阱区100a为n-型而阱区100c为p-型。一浮置栅极108a设置于阱区100a及100c的接面上方并通过一浮置栅极介电层106a而与基底100绝缘。在本实施例中，浮置栅极108a可由复晶硅所构成。浮置栅极介电层106a可由氧化硅、氮化硅或其他可利用的介电材料所构成，而较佳为氧化硅。一控制栅极(即，字线)114a设置于浮置栅极108a的侧壁，并通过一中间介电层112a而与基底100及浮置栅极108a绝缘，例如氧化硅层、氮化硅层或其他可利用的介电材料层。控制栅极114a可由复晶硅所构成，且其局部延伸至浮置栅极108a的上表面。具有与阱区100a相同导电型的一掺杂区123a可选择性地形成于邻近浮置栅极108a一侧的阱区100a中。具有与阱区100a相同导电型的另一掺杂区123b是形成于邻近控制栅极114a一侧的阱区100c中。在本实施例中，掺杂区123a及阱区100a可作为分离式栅极存储单元的源极，而掺杂区123b则可作为分离式栅极存储单元的漏极。
至少二个具有不同导电型的晶体管是设置于周边区20的主动区。其中一个晶体管包括一形成于基底100中的阱区100b，其具有与阱区100a相同的导电型。一栅极114b，例如一复晶硅栅极，是设置于阱区100b的基底100上，并通过一栅极介电层112b而与其绝缘。具有与阱区100b相反导电型的一对掺杂区125a及125b是形成于栅极114b两侧的阱区100b中，用以作为晶体管的源极/漏极区。一栅极114c，例如一复晶硅栅极，是设置于阱区100d的基底100上，并通过一栅极介电层112c而与其绝缘。具有与阱区100d相反导电型的一对掺杂区123c及123d是形成于栅极114c两侧的阱区100d中，用以作为晶体管的源极/漏极区。
图1A至图1G是绘示出根据本发明实施例的具有分离式栅极存储单元的半导体装置形成方法剖面示意图。请参照图1A，提供一基底100，例如一硅基底或其他半导体基底。基底100具有一单元区10及一周边区20并具有隔离结构(未绘示)形成其中以定义出主动区。此隔离结构可为由已知隔离技术所形成的场氧化层，例如局部硅氧化(LOCOS)或是浅沟槽隔离(STI)技术。接着，通过光刻制程，在单元区10及周边区20的基底100上形成一光致抗蚀剂层102。利用光致抗蚀剂层102作为注入掩膜，进行一离子注入103，例如砷(As)离子或磷(P)离子注入，其剂量约为1×1012至1×1013ion/cm2，以在单元区10形成一阱区100a，且同时在周边区20形成一阱区100b。在本实施例中，阱区100a及100b为n-型。在其他实施例中，阱区100a及100b可为p-型。
请参照图1B，在去除不再需要的光致抗蚀剂层(如图1A所示)102之后，通过光刻制程在基底100上形成一光致抗蚀剂层104，以覆盖阱区100a及100b。利用光致抗蚀剂层104作为注入掩膜，进行一离子注入105，例如硼(B)离子注入，其剂量约为1×1012至1×1013ion/cm2，以在单元区10形成一阱区100c，且同时在周边区20形成一阱区100d。在本实施例中，阱区100c及100d具有的导电型相反于阱区100a及100b，例如为p-型。
请参照图1C，在去除不再需要的光致抗蚀剂层(如图1B所示)104之后，在单元区10及周边区20的基底100上依序形成一介电层106及一导电层108。介电层106可由氧化硅、氮化硅或其他可利用的介电材料所构成，其可通过已知沉积技术或热氧化法形成的。较佳地，介电层106可为通过热氧化法所形成的氧化硅层。导电层108，例如一复晶硅层，可通过化学气相沉积(CVD)形成的。之后，在阱区100a及100c的接面上方的导电层108上形成一光致抗蚀剂层110，用以定义分离式栅极存储单元的浮置栅极。
请参照图1D，通过蚀刻去除未被光致抗蚀剂层110所覆盖的导电层108及其下方的介电层106，以在阱区100a及100c的接面上方形成浮置栅极108a及浮置栅极介电层106a。在去除不再需要的光致抗蚀剂层(如图1C所示)110之后，在基底100上以及浮置栅极108a的表面顺应性形成一介电层112。此介电层112可为通过CVD或热氧化法所形成的氧化层。之后，在介电层112上顺应性形成一导电层114，例如是通过CVD或其他已知沉积技术所形成的复晶硅层。接着，在阱区100c上方的导电层114上形成一光致抗蚀剂层116，且同时在阱区100b及100d的导电层114上分别形成光致抗蚀剂层118及120。
请参照图1E，接着通过光致抗蚀剂层116、118及120作为蚀刻掩膜，去除导电层114及其下方的介电层112。如此一来，可在浮置栅极108a的侧壁形成一控制栅极114a，且其局部延伸至浮置栅极108a的上表面，而在浮置栅极108a与控制栅极114a之间以及控制栅极114a与基底100之间形成一中间介电层112a。同时，在阱区100b的基底100上依序形成一栅极介电层112b及一栅极114b，而在阱区100d的基底100上依序形成一栅极介电层112c及一栅极114c。在去除不再需要的光致抗蚀剂层116、118及120之后，在阱区100b上方形成一光致抗蚀剂层122并覆盖栅极114b。接着，对基底100进行离子注入123，以在邻近浮置栅极108a一侧的阱区100a中形成一掺杂区123a、在邻近控制栅极114a一侧的阱区100c中形成一掺杂区123b、及在栅极114c两侧的阱区100d中形成一对掺杂区123c及123d。在其他实施例中，利用不同于光致抗蚀剂层122的光致抗蚀剂层(未绘示)而仅在基底100中形成掺杂区123b、123c及123d。掺杂区123a、123b、123c及123d具有相同于阱区100a的导电型。在本实施例中，掺杂区123a及阱区100a是作为分离式栅极存储单元的源极，而掺杂区123b则作为分离式栅极存储单元的漏极。再者，掺杂区123c及123d作为具有栅极114c的晶体管的源极/漏极。在其他实施例中，可选择性进行驱入(drive in)制程，以分别侧向延伸掺杂区123c及123d至浮置栅极108a及控制栅极114a下方，如此便完成本发明的分离式栅极存储单元。
请参照图1F，在去除不再需要的光致抗蚀剂层(如图1E所示)122之后，在单元区10以及阱区100d的基底100上形成一光致抗蚀剂层124，以覆盖分离式栅极存储单元以及栅极114c。之后，对基底100进行离子注入125，以在栅极114b两侧的阱区100b中形成一对掺杂区125a及125b。掺杂区125a及125b作为具有栅极114b的晶体管的源极/漏极。随后去除光致抗蚀剂层124，如此便完成本发明的半导体装置，如图1G所示。
图2A至图2G是绘示出根据本发明另一实施例的具有分离式栅极存储单元的半导体装置形成方法剖面示意图，其中相同于图1A至图1G的部件是使用相同的标号，并省略相关的说明。不同于之前的实施例，本实施例的浮置栅极是在形成阱区之前先形成。请参照图2A，提供一基底100，其具有单元区10及周边区20。在单元区10及周边区20的基底100上依序形成一介电层106及一导电层108。之后，在导电层108上一欲定义分离式栅极存储单元的浮置栅极区域形成一光致抗蚀剂层202。
请参照图2B，通过蚀刻去除未被光致抗蚀剂层202所覆盖的导电层108及其下方的介电层106，以在单元区10的基底100上依序形成一浮置栅极介电层106a及一浮置栅极108a。在去除光致抗蚀剂层(如图2A所示)202之后，通过光刻制程在局部单元区10及局部周边区20的基底100上以及局部的浮置栅极108a上形成一光致抗蚀剂层204。通过光致抗蚀剂层204作为注入掩膜，以进行离子注入103，而在单元区10中形成一阱区100a且同时在周边区20中形成一阱区100b。
请参照图2C，在去除不再需要的光致抗蚀剂层(如图2B所示)204之后，通过光刻制程在基底100上形成一光致抗蚀剂层206，以覆盖阱区100a及100b及局部的浮置栅极108a。通过光致抗蚀剂层206作为注入掩膜来进行离子注入105，以在单元区10中形成一阱区100c，且同时在周边区20中形成一阱区100d。
请参照图2D至图2E，在进行如图1D至图1E所示的光刻制程及蚀刻制程之后，一控制栅极114a及一中间介电层112a是形成于浮置栅极108a的侧壁，并局部延伸至浮置栅极108a的上表面。同样地，一栅极114b及其下方栅极介电层112b同时形成于阱区100b的基底100上，而一栅极114c及其下方栅极介电层112c同时形成于阱区100d的基底100上。再者，在形成如图2E所示的光致抗蚀剂层122及进行如图2E所示的离子注入123之后，可在邻近浮置栅极108a一侧的阱区100a中形成一掺杂区123a、在邻近控制栅极114a一侧的阱区100c中形成一掺杂区123b、及在栅极114c两侧的阱区100d中形成一对掺杂区123c及123d，如此便完成本发明的分离式栅极存储单元。
请参照图2F，去除不再需要的光致抗蚀剂层(如图2E所示)122。在形成如图2F所示的光致抗蚀剂层124及进行如图2F所示的离子注入125之后，可在栅极114b两侧的阱区100b中形成一对掺杂区125a及125b。随后去除不再需要的光致抗蚀剂层124，如此便完成本发明的半导体装置，如图2G所示。
根据本发明，由于分离式栅极存储单元的源极区与用于周边晶体管的阱区是同时形成，因此不需要额外的光刻步骤来进行分离式栅极存储单元的源极注入。再者，浮置栅极与控制栅极之间的中间介电层与用于周边晶体管的栅极介电层同时形成，  因此也不需要额外的光刻步骤来形成分离式栅极存储单元的中间介电层。因此，在分离式栅极存储单元制造中额外增加的光刻步骤得以减少，以达到节省制造成本的目的。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
300：半导体基底
301：源极区
303：漏极区
304：栅极介电层
306：复晶硅浮置栅极
308：上盖氧化层
310：复晶硅层间介电层
312：复晶硅控制栅极。
10： 单元区
20： 周边区
100：基底
100a、100b、100c、100d：阱区
102、104、110、116、118、120、122、124、202、204、206：光致抗蚀剂层
103、105、123、125：离子注入
106、112：介电层
106a：浮置栅极介电层
108、114：导电层
108a：浮置栅极
112a：中间介电层
114a：控制栅极
112b、112c：栅极介电层
114b、114c：栅极
123a、123b、123c、123d、125a、125b：掺杂区

Claims (11)

1.一种分离式栅极存储单元，其特征在于，该分离式栅极存储单元包括：
一基底；
第一阱区及第二阱区，形成于该基底中且分别具有第一导电型及第二导电型；
一浮置栅极，设置于该第一阱区及该第二阱区的接面上方且与该基底绝缘；
一控制栅极，设置于该浮置栅极的侧壁并局部延伸至其上表面，且与该基底及该浮置栅极绝缘；以及
一掺杂区，形成于该第二阱区中，具有该第一导电型；
其中该第一阱区与该掺杂区是分别作为该分离式栅极存储单元的源极与漏极。
2.一种半导体装置，其特征在于，该半导体装置包括：
一基底，具有一单元区及一周边区；
一分离式栅极存储单元，设置于该单元区的该基底上，包括：
第一阱区及第二阱区，形成于该单元区的该基底中且分别具有第一导电型及第二导电型；
一浮置栅极，设置于该第一阱区及该第二阱区的接面上方且与该基底绝缘；
一控制栅极，设置于该浮置栅极的侧壁并局部延伸至其上表面，且与该基底及该浮置栅极绝缘；以及
一第一掺杂区，形成于该第二阱区中且相邻于该控制栅极的一侧，具有该第一导电型；以及
一第一晶体管，设置于该周边区的该基底上，包括：
一第三阱区，形成于该基底中，具有该第一导电型；
一第一栅极，设置于该第三阱区的该基底上，且与其绝缘；以及
一对第二掺杂区，形成于该第一栅极两侧的该第三阱区中，具有该第二导电型。
3.根据权利要求2所述的半导体装置，其特征在于，更包括：
一第二晶体管，设置于该周边区的该基底上，包括：
一第四阱区，形成于该基底中，具有该第二导电型；
一第二栅极，设置于该第四阱区的该基底上，且与其绝缘；以及
一对第三掺杂区，形成于该第二栅极两侧的该第四阱区中，具有该第一导电型。
4.根据权利要求3所述的半导体装置，其特征在于，该第二阱区及该第四阱区是同时分别形成于该单元区及该周边区。
5.根据权利要求3所述的半导体装置，其特征在于，该第一掺杂区及所述第三掺杂区是同时分别形成于该第二阱区及该第四阱区中。
6.根据权利要求2所述的半导体装置，其特征在于，该第一阱区及该第一掺杂区是分别作为该分离式栅极存储单元的源极及漏极。
7.根据权利要求2所述的半导体装置，其特征在于，该第一阱区及该第三阱区是同时分别形成于该单元区及该周边区中。
8.一种半导体装置的形成方法，其特征在于，该半导体装置的形成方法包括：
提供一基底，其具有一单元区及一周边区；
在该单元区形成具有一第一导电型的一第一阱区，且同时在该周边区形成具有该第一导电型的一第二阱区；
在该单元区形成具有一第二导电型的一第三阱区，且同时在该周边区形成具有该第二导电型的一第四阱区；
在该第一阱区及该第三阱区的接面上方形成一浮置栅极；
在该浮置栅极的侧壁形成一控制栅极，并局部延伸至该浮置栅极的上表面，且同时分别在该第二阱区及该第四阱区上方形成一第一栅极及一第二栅极；
在相邻于该控制栅极一侧的该第三阱区中形成一第一掺杂区，且同时在该第二栅极两侧的该第四阱区中形成一对第二掺杂区；以及
在该第一栅极两侧的该第二阱区中形成一对第三掺杂区。
9.根据权利要求8所述的半导体装置的形成方法，其特征在于，该第一阱区及该第一掺杂区是分别作为该分离式栅极存储单元的源极及漏极。
10.一种半导体装置的形成方法，其特征在于，包括：
提供一基底，其具有一单元区及一周边区；
在该单元区的该基底上形成一浮置栅极；
在该单元区形成具有一第一导电型的一第一阱区，其与该浮置栅极局部重叠，且同时在该周边区形成具有该第一导电型的一第二阱区；
在该单元区形成具有一第二导电型的一第三阱区，其与该浮置栅极局部重叠，且同时在该周边区形成具有该第二导电型的一第四阱区；
在该浮置栅极的侧壁形成一控制栅极，并局部延伸至该浮置栅极的上表面，且同时分别在该第二阱区及该第四阱区上方形成一第一栅极及一第二栅极；
在相邻于该控制栅极一侧的该第三阱区中形成一第一掺杂区，且同时在该第二栅极两侧的该第四阱区中形成一对第二掺杂区；以及
在该第一栅极两侧的该第二阱区中形成一对第三掺杂区。
11.根据权利要求10所述的半导体装置的形成方法，其特征在于，该第一阱区及该第一掺杂区是分别作为该分离式栅极存储单元的源极及漏极。
CNA2006101673362A 2006-09-13 2006-12-27 分离式栅极存储单元与半导体装置及其形成方法 Pending CN101145583A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/531,295 US7626224B2 (en) 2006-09-13 2006-09-13 Semiconductor device with split gate memory cell and fabrication method thereof
US11/531,295 2006-09-13

Publications (1)

Publication Number Publication Date
CN101145583A true CN101145583A (zh) 2008-03-19

Family

ID=39168684

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101673362A Pending CN101145583A (zh) 2006-09-13 2006-12-27 分离式栅极存储单元与半导体装置及其形成方法

Country Status (3)

Country Link
US (2) US7626224B2 (zh)
CN (1) CN101145583A (zh)
TW (1) TWI329357B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325789A (zh) * 2012-03-21 2013-09-25 台湾积体电路制造股份有限公司 非易失性半导体存储器的uv编程系统和方法
CN104517904A (zh) * 2013-09-27 2015-04-15 台湾积体电路制造股份有限公司 存储器件及其制造方法
US9978759B2 (en) 2013-09-27 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Memory devices and method of forming same
CN108807407A (zh) * 2018-06-08 2018-11-13 上海华虹宏力半导体制造有限公司 半导体器件及其制造方法
US10665600B2 (en) 2013-12-03 2020-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Memory devices and method of fabricating same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100070607A1 (en) * 2008-09-16 2010-03-18 Ingboo Inc. Scalable Method for Contextual Information Updates and Notification
KR102240022B1 (ko) * 2014-11-26 2021-04-15 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
CN105140230B (zh) * 2015-08-11 2018-03-06 上海华虹宏力半导体制造有限公司 解决分栅快闪存储器编程串扰失效的制造方法
US9905428B2 (en) * 2015-11-02 2018-02-27 Texas Instruments Incorporated Split-gate lateral extended drain MOS transistor structure and process
CN111508843B (zh) * 2019-01-31 2023-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006974A (en) * 1987-12-24 1991-04-09 Waferscale Integration Inc. On-chip high voltage generator and regulator in an integrated circuit
JP3522788B2 (ja) * 1992-10-29 2004-04-26 株式会社ルネサステクノロジ 半導体集積回路装置
JP3461107B2 (ja) 1997-07-09 2003-10-27 三洋電機株式会社 半導体集積回路の製造方法
JP2000068484A (ja) * 1998-08-19 2000-03-03 Nec Corp 不揮発性半導体記憶装置及びその製造方法並びに不揮発 性半導体記憶装置を内蔵したマイクロコンピュータ及び その製造方法
JP2003168749A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 不揮発性半導体記憶装置及びその製造方法
JP3993438B2 (ja) * 2002-01-25 2007-10-17 株式会社ルネサステクノロジ 半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325789A (zh) * 2012-03-21 2013-09-25 台湾积体电路制造股份有限公司 非易失性半导体存储器的uv编程系统和方法
CN103325789B (zh) * 2012-03-21 2016-01-13 台湾积体电路制造股份有限公司 非易失性半导体存储器的uv编程系统和方法
CN104517904A (zh) * 2013-09-27 2015-04-15 台湾积体电路制造股份有限公司 存储器件及其制造方法
US9553154B2 (en) 2013-09-27 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Memory devices and method of fabricating same
CN104517904B (zh) * 2013-09-27 2017-07-21 台湾积体电路制造股份有限公司 存储器件及其制造方法
US9978759B2 (en) 2013-09-27 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Memory devices and method of forming same
US9978603B2 (en) 2013-09-27 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Memory devices and method of fabricating same
US10665600B2 (en) 2013-12-03 2020-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Memory devices and method of fabricating same
US11348935B2 (en) 2013-12-03 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Memory devices and method of fabricating same
CN108807407A (zh) * 2018-06-08 2018-11-13 上海华虹宏力半导体制造有限公司 半导体器件及其制造方法
CN108807407B (zh) * 2018-06-08 2021-07-09 上海华虹宏力半导体制造有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
TW200814300A (en) 2008-03-16
TWI329357B (en) 2010-08-21
US7626224B2 (en) 2009-12-01
US20080061354A1 (en) 2008-03-13
US20100041194A1 (en) 2010-02-18
US8325516B2 (en) 2012-12-04

Similar Documents

Publication Publication Date Title
CN101145583A (zh) 分离式栅极存储单元与半导体装置及其形成方法
CN101800228B (zh) 半导体装置
KR101883010B1 (ko) 반도체 소자 및 그 소자의 제조 방법
KR102316183B1 (ko) 반도체 장치
KR100796608B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
JPH07115192A (ja) 垂直形ｍｏｓトランジスタの製造方法
US8133790B2 (en) Semiconductor device and method for fabricating the same
EP2495756A2 (en) Non-volatile memory structure and method for manufacturing the same
US20220013632A1 (en) High-voltage semiconductor device with increased breakdown voltage
CN101609816A (zh) 半导体器件的制造方法
US7606073B2 (en) Nonvolatile semiconductor memory with dummy cell which is absence of a source/drain region
US8587036B2 (en) Non-volatile memory and fabricating method thereof
US7439603B2 (en) Non-volatile memory device and fabricating method thereof
CN1316630C (zh) 半导体器件及其制造方法
CN110323138B (zh) 一种ldmos器件的制造方法
US10217754B2 (en) Semiconductor device and method of fabricating the same
CN104425500B (zh) Sonos非挥发性存储器及其制造方法
JP4266089B2 (ja) 半導体記憶装置の製造方法
US20140246720A1 (en) Integrated circuit protected from short circuits caused by silicide
JP4304779B2 (ja) 半導体装置およびその製造方法
US20150123187A1 (en) Semiconductor device manufacturing method and semiconductor device
CN101908507B (zh) Nrom器件的制作方法
US11830908B2 (en) RF switch device having a highly resistive substrate, an isolation layer therein or thereon, and a trap-rich layer therein or thereon
CN102610506A (zh) Bcd工艺中双栅极氧化层的刻蚀方法
US20230268437A1 (en) Power device and fabrication method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20080319