CN105140230B - 解决分栅快闪存储器编程串扰失效的制造方法 - Google Patents

Abstract

本发明提出了一种解决分栅快闪存储器编程串扰失效的制造方法，该方法通过去除逻辑区栅极蚀刻后灰化工艺中稀释氢氟酸的使用，从而达到增加字线蚀刻保护层厚度的目的，最终提高了字线的高度，解决了分栅快闪存储器编程串扰失效；同时使用两次灰化工艺及光阻去除工艺很好的去除光阻，避免了因逻辑区栅极蚀刻后光阻去除工艺中不使用稀释氢氟酸而导致光阻残留的问题。

Description

解决分栅快闪存储器编程串扰失效的制造方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种解决分栅快闪存储器编程串扰失效的制造方法。

背景技术

随机存储器(例如DRAM与SRAM)在使用过程中存在掉电后存储数据丢失的问题。

为了克服该问题，人们已经设计并开发了多种快闪存储器。基于浮栅概念的闪存由于具有较小的单元尺寸和良好的工作性能成为较为通用的快闪存储器。

快闪存储器包括两种基本结构：栅极叠层(stack gate)和分栅(split gate)结构。其中，栅极叠层快闪存储器包括：依次形成于半导体基片上的隧穿氧化物层、存储电子的浮置氮化硅层、控制氧化层、和控制电子存储和释放的控制栅极多晶硅层，即SONOS结构。分栅快闪存储器包括：半导体基片，位于半导体基片上的耦合氧化层、浮栅层及浮栅氮化硅层，所述浮栅层中具有沟槽，所述沟槽两内具有侧墙，所述侧墙之间具有与所述半导体基片相连的源多晶硅层，所述浮栅的两侧还有控制擦除以及编程的字线。

与栅极叠层存储器不同的是，分栅快闪存储器还在浮栅的一侧形成作为擦除栅极的多晶硅层(也即字线，字线作为控制栅)，在擦写性能上，分栅快闪存储器避免了栅极叠层式存储器的过度擦写问题。

然而现有的分栅快闪存储器存在列穿通串扰失效(PTC，column punch through)的问题。造成该PTC问题的原因是在制备过程中，对源漏极(S/D)进行离子注入(IMP)时，由于字线的凹陷(dimple height)较低，会使IMP注入穿透字线，从而导致PTC问题的产生。

具体的，请参考图1，图1为现有技术中字线的形貌示意图，其中，字线10的表面具有凸起高度H1、凹陷高度H2及拐角高度H3，其中，凹陷高度H2为字线10的最低处，也是最容易被穿透的地方。

请参考图2和图3，图2和图3是现有技术中字线形成过程中的示意图，在多晶硅11形成后，会对多晶硅11进行刻蚀，从而形成字线10，然而，在刻蚀时，由于多晶硅11上会形成有高压栅氧化层40，在刻蚀之前会先去除位于多晶硅11表面的高压栅氧化层40。因为高压栅氧化层40均会形成在逻辑区和存储区，一方面高压栅氧化层40在逻辑区用于形成器件的栅氧化层，另一方面高压栅氧化层40在存储区可以作为字线的刻蚀掩膜。

然而现有技术中形成的高压栅氧化层40通常较薄，在进行字线的刻蚀时，导致刻蚀后的字线高度较低，尤其是形成的凹陷高度H2较低，从而易造成PTC问题。

发明内容

本发明的目的在于提供一种解决分栅快闪存储器编程串扰失效的制造方法，能够增加字线的高度，防止离子注入穿透，避免造成PTC的问题。

为了实现上述目的，本发明提出了一种解决分栅快闪存储器编程串扰失效的制造方法，包括步骤：

提供基片，基片上形成有逻辑区和存储区，存储区上形成有存储多晶硅层，逻辑区上形成有逻辑多晶硅层，存储区与逻辑区上均形成有高压栅介质层，存储区与逻辑区上均形成有高压栅介质层，高压栅介质层位于存储多晶硅层上，逻辑多晶硅层位于高压栅介质层上，通过光刻与蚀刻在逻辑区上形成逻辑栅极；

使用第一次灰化工艺和第一次光阻去除工艺，去除图案化的光阻，所述第一次光阻去除工艺不使用氢氟酸；

使用第二次灰化工艺和第二次光阻去除工艺，去除残留的图案化的光阻，所述第二次光阻去除工艺不使用氢氟酸；

直接刻蚀高压栅介质层和多晶硅层，形成字线。

进一步的，在所述的解决分栅快闪存储器编程串扰失效的制造方法中，所述第一次灰化工艺和第二灰化工艺使用的气体均是氧气。

进一步的，在所述的解决分栅快闪存储器编程串扰失效的制造方法中，氧气流量范围是1000sccm～5000sccm。

进一步的，在所述的解决分栅快闪存储器编程串扰失效的制造方法中，所述第一次灰化工艺和第二灰化工艺反应温度范围是150摄氏度～350摄氏度。

进一步的，在所述的解决分栅快闪存储器编程串扰失效的制造方法中，所述第一次灰化工艺和第二灰化工艺反应时间范围是20s～100s。

进一步的，在所述的解决分栅快闪存储器编程串扰失效的制造方法中，所述第一次光阻去除工艺和第二次光阻去除工艺均为湿法刻蚀工艺。

进一步的，在所述的解决分栅快闪存储器编程串扰失效的制造方法中，所述第一次光阻去除工艺和第二次光阻去除工艺的反应时间范围是20s～120s。

与现有技术相比，本发明的有益效果主要体现在：该方法通过去除逻辑区栅极蚀刻后灰化工艺中稀释氢氟酸的使用，从而达到增加字线蚀刻保护层厚度的目的，最终提高了字线的高度，解决了分栅快闪存储器编程串扰失效；同时使用两次灰化工艺及光阻去除工艺很好的去除光阻，避免了因逻辑区栅极蚀刻后光阻去除工艺中不使用稀释氢氟酸而导致光阻残留的问题。

附图说明

图1为现有技术中字线的形貌示意图；

图2和图3为现有技术中字线形成过程中的示意图；

图4为本发明一实施例中解决分栅快闪存储器编程串扰失效的制造方法的流程图。

具体实施方式

下面将结合示意图对本发明的解决分栅快闪存储器编程串扰失效的制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

在现有技术中，通常在逻辑区形成栅极时，需要先涂覆一层图案化的光阻，然后刻蚀形成栅极，接着需要去除图案化的光阻，暴露出存储区的高压栅介质层，在进行字线的刻蚀过程中，会先对高压栅介质层进行刻蚀，从而暴露出位于其下方的多晶硅层，接着对多晶硅层进行刻蚀，形成字线。然而由于高压栅介质层被刻蚀以及光阻去除工艺中稀释氢氟酸的实用而变薄，导致刻蚀形成的字线高度较低，便会出现PTC问题。

有鉴于此，本发明提出的解决分栅快闪存储器编程串扰失效的制造方法是通过去除光阻去除工艺中稀释氢氟酸的使用，从而达到增加字线蚀刻保护层厚度的目的，最终提高了字线的高度，解决了分栅快闪存储器编程串扰失效；同时使用两次灰化工艺及光阻去除工艺很好的去除光阻，避免了因逻辑区栅极(Logic Gate)蚀刻后光阻去除工艺中不使用稀释氢氟酸而导致光阻残留的问题。

请参考图4，在本实施例中，提出了一种解决分栅快闪存储器编程串扰失效的制造方法，包括步骤：

S100：提供基片，基片上形成有逻辑区和存储区，存储区上形成有存储多晶硅层，逻辑区上形成有逻辑多晶硅层，存储区与逻辑区上均形成有高压栅介质层，高压栅介质层位于存储多晶硅层上，逻辑多晶硅层位于高压栅介质层上，通过光刻与蚀刻在逻辑区上形成逻辑栅极；

S200：使用第一次灰化工艺和第一次光阻去除工艺，去除图案化的光阻，所述第一次光阻去除工艺不使用氢氟酸；

S300：使用第二次灰化工艺和第二次光阻去除工艺，去除残留的图案化的光阻，所述第二次光阻去除工艺不使用氢氟酸；

S400：直接刻蚀高压栅介质层和多晶硅层，形成字线。

具体的，在步骤S100中，所述基片上包括逻辑区和存储区，其中，逻辑多晶硅层和高压栅介质层在逻辑区用于形成器件，在存储区多晶硅层经过蚀刻后形成字线，在逻辑区形成栅极时，会先在逻辑多晶硅层上形成光阻，并对光阻进行曝光、显影等图案化处理，获得图案化的光阻，并以该图案化的光阻为掩膜对逻辑多晶硅层进行刻蚀，从而形成栅极，其中，所述高压栅介质层的材质为氧化硅。

接着，采用步骤S200，去除使用第一次灰化工艺(Ashing)和第一次光阻去除工艺(PRWet Strip)，去除图案化的光阻，并且第一次光阻去除工艺不使用氢氟酸。由于光阻均为有机物，因此会先使用第一次灰化工艺对图案化的光阻进行氧化处理，第一灰化工艺使用的气体是氧气，氧气流量范围是1000sccm～5000sccm，例如是3000sccm。反应温度范围是150摄氏度～350摄氏度，例如是250摄氏度，反应时间范围是20s～100s，例如是60s；接着再使用湿法刻蚀的第一次光阻去除工艺将被氧化后的光阻去除，在湿法刻蚀去除光阻的工艺中不使用稀释的氢氟酸，从而达到增加字线蚀刻保护层厚度的目的，最终提高了字线的高度，解决了分栅快闪存储器编程串扰失效。其中，第一次光阻去除工艺的反应时间范围是20s～120s，例如是60s。

如上文介绍，在现有技术中，在对逻辑区的多晶硅层蚀刻后会利用灰化以及含有稀释氢氟酸的溶液去除光阻含有稀释氢氟酸的溶液一方面可以很好的去除光阻，另一方面，它也会将字线形成所需的掩膜氧化物变薄，从而导致形成的字线较矮，造成PTC问题的出现。而在本发明中，为了确保形成的字线凹陷高度较高，避免PTC问题，在所述的光阻去除工艺中不使用稀释的氢氟酸，从而达到增加字线蚀刻保护层厚度的目的，最终提高了字线的高度，解决了分栅快闪存储器编程串扰失效；但是由于不含氢氟酸，会导致光阻残留。

为了解决光阻残留的问题，本实施例中，提出了步骤S300，即使用第二次灰化工艺和第二次光阻去除工艺，去除残留的图案化的光阻。

其中，第二次灰化工艺和第二次光阻去除工艺和第一次灰化工艺和第一次光阻去除工艺的工艺参数可以相同，也可以根据不同的要求进行相应的调整，同样的，第二次光阻去除工艺不使用稀释的氢氟酸，其工艺条件均与第一次的相同，为了简化描述，在此不再赘述。

在步骤S400中，由于两次光阻去除工艺中不含稀释的氢氟酸，从而可以使得高压栅介质层保留的厚度较厚，因此多晶硅层在高压栅介质层的保护下进行刻蚀，从而能够使多晶硅层的刻蚀程度相应的降低，形成高度较高的字线，从而能够避免PTC问题的产生。

综上，在本发明实施例提供的解决分栅快闪存储器编程串扰失效的制造方法中，该方法通过去除逻辑区栅极蚀刻后灰化工艺中稀释氢氟酸的使用，从而达到增加字线蚀刻保护层厚度的目的，最终提高了字线的高度，解决了分栅快闪存储器编程串扰失效；同时使用两次灰化工艺及光阻去除工艺很好的去除光阻，避免了因逻辑区栅极蚀刻后光阻去除工艺中不使用稀释氢氟酸而导致光阻残留的问题。

上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (7)

1.一种解决分栅快闪存储器编程串扰失效的制造方法，其特征在于，包括步骤：

提供基片，基片上形成有逻辑区和存储区，存储区上形成有存储多晶硅层，逻辑区上形成有逻辑多晶硅层，存储区与逻辑区上均形成有高压栅介质层，高压栅介质层位于存储多晶硅层上，逻辑多晶硅层位于高压栅介质层上，通过光刻与蚀刻在逻辑区上以图案化的光阻为掩膜形成逻辑栅极；

使用第一次灰化工艺和第一次光阻去除工艺，去除图案化的光阻，所述第一次光阻去除工艺不使用氢氟酸；

使用第二次灰化工艺和第二次光阻去除工艺，去除残留的图案化的光阻，所述第二次光阻去除工艺不使用氢氟酸；

直接刻蚀高压栅介质层和存储多晶硅层，形成字线。

2.如权利要求1所述的解决分栅快闪存储器编程串扰失效的制造方法，其特征在于，所述第一次灰化工艺和第二灰化工艺使用的气体均是氧气。

3.如权利要求2所述的解决分栅快闪存储器编程串扰失效的制造方法，其特征在于，氧气流量范围是1000sccm～5000sccm。

4.如权利要求2所述的解决分栅快闪存储器编程串扰失效的制造方法，其特征在于，所述第一次灰化工艺和第二灰化工艺反应温度范围是150摄氏度～350摄氏度。

5.如权利要求2所述的解决分栅快闪存储器编程串扰失效的制造方法，其特征在于，所述第一次灰化工艺和第二灰化工艺反应时间范围是20s～100s。

6.如权利要求1所述的解决分栅快闪存储器编程串扰失效的制造方法，其特征在于，所述第一次光阻去除工艺和第二次光阻去除工艺均为湿法刻蚀工艺。

7.如权利要求6所述的解决分栅快闪存储器编程串扰失效的制造方法，其特征在于，所述第一次光阻去除工艺和第二次光阻去除工艺的反应时间范围是20s～120s。