CN103579078A - 抑制浅沟槽隔离工艺中反向窄沟道效应的方法 - Google Patents
抑制浅沟槽隔离工艺中反向窄沟道效应的方法 Download PDFInfo
- Publication number
- CN103579078A CN103579078A CN201210270363.8A CN201210270363A CN103579078A CN 103579078 A CN103579078 A CN 103579078A CN 201210270363 A CN201210270363 A CN 201210270363A CN 103579078 A CN103579078 A CN 103579078A
- Authority
- CN
- China
- Prior art keywords
- active area
- shallow trench
- layer
- silicon nitride
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000005516 engineering process Methods 0.000 title abstract description 9
- 238000002955 isolation Methods 0.000 title abstract description 8
- 230000000694 effects Effects 0.000 title abstract description 6
- 230000000452 restraining effect Effects 0.000 title abstract 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 8
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 8
- 238000002347 injection Methods 0.000 claims abstract description 7
- 239000007924 injection Substances 0.000 claims abstract description 7
- 238000001039 wet etching Methods 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 15
- 238000002513 implantation Methods 0.000 claims description 14
- 238000000926 separation method Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 17
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 10
- 150000004706 metal oxides Chemical class 0.000 abstract description 10
- 150000002500 ions Chemical class 0.000 abstract 3
- 239000000126 substance Substances 0.000 abstract 1
- 230000005669 field effect Effects 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 229940090044 injection Drugs 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种抑制浅沟槽隔离工艺中反向窄沟道效应的方法,包括步骤：依次形成第一层二氧化硅和第二层氮化硅；定义有源区并将有源区外部的硬质掩模层去除；进行浅沟槽刻蚀；在浅沟槽的表面形成第三氧化层；采用湿法腐蚀工艺对第二层氮化硅进行刻蚀，将有源区的边缘区域露出；进行带倾角的离子注入，将离子注入到有源区的边缘区域中；填充浅沟槽氧化层；对浅沟槽氧化层进行化学机械研磨。本发明方法通过使有源区边缘暴露后在进行带倾角的离子注入，能提高有源区边缘的掺杂浓度、提高有源区边缘处的金属氧化物半导体器件的阈值电压，降低有源区边缘处器件漏电，能提高器件的性能一致性，能有效抑制浅沟槽隔离工艺中反向窄沟道效应。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种抑制浅沟槽隔离工艺中反向窄沟道效应的方法。
背景技术
在用浅沟槽隔离的金属氧化物半导体工艺中，现有制备浅沟槽隔离工艺包括如下步骤：
在硅衬底表面形成依次形成牺牲氧化层和氮化硅；由牺牲氧化层和氮化硅组成硬质掩模层。
采用光刻工艺定义出有源区。
采用刻蚀工艺将有源区外部的硬质掩模层去除。
进行浅沟槽刻蚀，在有源区外部形成的硅衬底中形成浅沟槽。
进行浅沟槽氧化，在浅沟槽的底部表面和侧壁表面形成氧化层。
进行浅沟槽填充，在浅沟槽中填充浅沟槽氧化层。
进行浅沟槽化学机械研磨，对浅沟槽氧化层进行化学机械研磨。
之后去除有源区上部的硬质掩模层，形成由浅沟槽氧化层隔离出有源区的结构。
当采用上述现有工艺形成的浅沟槽隔离结构，并在有源区中形成金属氧化物半导体时,会吹存在如下问题：
如图1所示，有源区有浅沟槽氧化层103隔离，金属氧化物半导体的多晶硅栅极104覆盖于有源区上方，被多晶硅栅104覆盖的区域为沟道区。源区101和漏区102分别形成于多晶硅栅极104两侧的有源区中，从源区101到漏区102的方向为沟道的长度方向，和沟道长度垂直的方向为沟道的宽度方向。在虚线105所示的区域处，该区域为有源区和浅沟槽氧化层103交界的边缘区域，在虚线105中的有源区的边缘位置处，该处的有源区的掺杂浓度会受到浅沟槽氧化层103的影响而变小，同时该处的有源区上方形成的栅氧化层也会受到浅沟槽氧化层103的影响而变薄。有源区边缘位置处的掺杂浓度的变小以及其上方的栅氧化层的变薄最终都会造成该边缘处的开启电压偏低，即在有源区边缘处的器件的开启电压小于未受到浅沟槽氧化层103影响的有源区中间区域处的器件的开启电压，也即在有源区边缘处会形成一个开启电压较小的寄生金属半导体场效应管。开启电压的变小，会使有源区边缘处的漏电增大。当器件的沟道宽度越来越小时，这种寄生金属半导体场效应管形成的影响会加大，最后会使得窄沟道器件的一致性变差，这样由寄生金属半导体场效应管而造成的器件漏电增大，一致性变差的效应被称为反向窄沟道效应。
如图2所示，是现有浅沟槽隔离工艺中5VNMOS器件的源漏电流和栅极电压曲线；其中NMOS器件的沟道宽度为10微米，沟道长度为0.8微米，两条曲线对应的衬底偏压Vsub分别为-2.5V和-3V；如虚线框16所对应的区域可知，器件在开启过程中，曲线出现了双峰效应，即器件出现了两次开启，第一次开启对应于寄生金属半导体场效应管的开启，开启电压较小；第二次开启对应于中间区域的金属氧化物半导体的开启，开启电压较大。其中寄生金属半导体场效应管的开启电压较小，使得在金属氧化物半导体未开启时是器件产生漏电。随着金属氧化物半导体器件的沟道宽度（W）从10微米减小到0.42微米，器件的开启电压会明显降低，漏电显著增大。尤其是在衬底偏置电压（Vb）增加的条件下，漏电增加更大。
发明内容
本发明所要解决的技术问题是提供一种抑制浅沟槽隔离工艺中反向窄沟道效应的方法，能提高浅沟槽隔离中的金属氧化物半导体器件在有源区边缘处的阈值电压，降低有源区边缘处器件的漏电，提高器件的性能一致性，从而能抑制浅沟槽隔离工艺中反向窄沟道效应。
为解决上述技术问题，本发明提供的抑制浅沟槽隔离工艺中反向窄沟道效应的方法包括如下步骤：
步骤一、在硅衬底表面形成依次形成第一层二氧化硅和第二层氮化硅；由所述第一层二氧化硅和所述第二层氮化硅组成硬质掩模层。
步骤二、采用光刻工艺定义出有源区，采用刻蚀工艺将有源区外部的所述硬质掩模层去除，所述有源区表面上方的所述硬质掩模层保留。
步骤三、采用刻蚀工艺对所述有源区外部的所述硅衬底中的硅进行刻蚀，在所述有源区外部形成浅沟槽，所述有源区中的硅受所述硬质掩模层的保护而不被刻蚀。
步骤四、在浅沟槽的底部表面和侧壁表面形成第三氧化层。
步骤五、采用湿法腐蚀工艺对所述第二层氮化硅进行刻蚀，使所述第二层氮化硅覆盖的区域小于所述有源区，将所述有源区的边缘区域露出。
步骤六、进行带倾角的离子注入；所述带倾角的离子注入将离子注入到未被所述第二层氮化硅覆盖的所述有源区的边缘区域中，所注入的离子类型和形成器件的沟道区的杂质类型相同。
步骤七、在所述浅沟槽中填充浅沟槽氧化层。
步骤八、对所述浅沟槽氧化层进行化学机械研磨。
进一步的改进是，步骤五中采用磷酸进行湿法腐蚀。
进一步的改进是，步骤五中该带倾角的离子注入的注入方向与和所述硅衬底表面垂直的方向的夹角大于10度。
本发明方法通过在浅沟槽刻蚀后、浅沟槽填充前，将有源区上方的氮化硅硬掩模腐蚀掉一部分，使有源区边缘暴露出来，并通过带倾角的离子注入在有源区的边缘中注入离子，该离子的类型和沟道区的注入离子类型相同，这样就能够最后实现提高有源区边缘的掺杂浓度，从而能提高有源区边缘处的金属氧化物半导体器件的阈值电压，降低有源区边缘处器件漏电，即本发明消除了浅沟槽氧化层对有源区边缘处的掺杂浓度降低、以及有源区边缘处上方的栅氧化层变薄的影响，抑制了浅沟槽隔离工艺中反向窄沟道效应，最后，能提高器件的性能一致性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有浅沟槽隔离工艺中有源区边缘的寄生金属半导体场效应管的示意图；
图2是现有浅沟槽隔离工艺中5VNMOS器件的源漏电流和栅极电压曲线；
图3是本发明实施例方法的流程图；
图4A-图4H是本发明实施例方法各步骤中的器件结构图。
具体实施方式
如图3所示，是本发明实施例方法的流程图。
如图3所示，是本发明实施例方法的流程图。本发明实施例抑制浅沟槽隔离工艺中反向窄沟道效应的方法包括如下步骤：
步骤一、如图4A所示，在硅衬底1表面形成依次形成第一层二氧化硅2和第二层氮化硅3；由所述第一层二氧化硅2和所述第二层氮化硅3组成硬质掩模层。其中所述第一层二氧化硅2是作为牺牲氧化层。
步骤二、如图4B所示，采用光刻工艺定义出有源区，采用刻蚀工艺将有源区外部的所述硬质掩模层去除，所述有源区表面上方的所述硬质掩模层保留。
步骤三、如图4C所示，采用刻蚀工艺对所述有源区外部的所述硅衬底1中的硅进行刻蚀，在所述有源区外部形成浅沟槽4，所述有源区中的硅受所述硬质掩模层的保护而不被刻蚀。即由浅沟槽4所围成的所述硅衬底1作为所述有源区。
步骤四、如图4D所示，在浅沟槽4的底部表面和侧壁表面形成第三氧化层5；本步骤中可以采用热氧化工艺形成所述第三氧化层5。
步骤五、如图4E所示，采用湿法腐蚀工艺对所述第二层氮化硅3进行刻蚀，使所述第二层氮化硅3覆盖的区域小于所述有源区，将所述有源区的边缘区域露出。本步骤中采用磷酸进行湿法腐蚀。
步骤六、如图4F所示，进行带倾角的离子注入；该带倾角的离子注入的注入方向与和所述硅衬底1表面垂直的方向的夹角大于10度。所述带倾角的离子注入将离子注入到未被所述第二层氮化硅3覆盖的所述有源区的边缘区域中，所注入的离子类型和形成器件的沟道区的杂质类型相同。离子注入到所述有源区的边缘区域后，会提高有源区边缘的掺杂浓度，从而能提高有源区边缘处形成的金属氧化物半导体器件的阈值电压，降低有源区边缘处器件漏电。
步骤七、如图4G所示，在所述浅沟槽4中填充浅沟槽氧化层6。
步骤八、对所述浅沟槽氧化层6进行化学机械研磨，化学机械研磨直到所述浅沟槽氧化层6的表面和所述第二层氮化硅3相平。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (3)
1.一种抑制浅沟槽隔离工艺中反向窄沟道效应的方法，其特征在于，包括如下步骤：
步骤一、在硅衬底表面形成依次形成第一层二氧化硅和第二层氮化硅；由所述第一层二氧化硅和所述第二层氮化硅组成硬质掩模层；
步骤二、采用光刻工艺定义出有源区，采用刻蚀工艺将有源区外部的所述硬质掩模层去除，所述有源区表面上方的所述硬质掩模层保留；
步骤三、采用刻蚀工艺对所述有源区外部的所述硅衬底中的硅进行刻蚀，在所述有源区外部形成浅沟槽，所述有源区中的硅受所述硬质掩模层的保护而不被刻蚀；
步骤四、在浅沟槽的底部表面和侧壁表面形成第三氧化层；
步骤五、采用湿法腐蚀工艺对所述第二层氮化硅进行刻蚀，使所述第二层氮化硅覆盖的区域小于所述有源区，将所述有源区的边缘区域露出；
步骤六、进行带倾角的离子注入；所述带倾角的离子注入将离子注入到未被所述第二层氮化硅覆盖的所述有源区的边缘区域中，所注入的离子类型和形成器件的沟道区的杂质类型相同；
步骤七、在所述浅沟槽中填充浅沟槽氧化层；
步骤八、对所述浅沟槽氧化层进行化学机械研磨。
2.如权利要求1所述抑制浅沟槽隔离工艺中反向窄沟道效应的方法，其特征在于：步骤五中采用磷酸进行湿法腐蚀。
3.如权利要求1所述抑制浅沟槽隔离工艺中反向窄沟道效应的方法，其特征在于：步骤五中该带倾角的离子注入的注入方向与和所述硅衬底表面垂直的方向的夹角大于10度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210270363.8A CN103579078A (zh) | 2012-07-31 | 2012-07-31 | 抑制浅沟槽隔离工艺中反向窄沟道效应的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210270363.8A CN103579078A (zh) | 2012-07-31 | 2012-07-31 | 抑制浅沟槽隔离工艺中反向窄沟道效应的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103579078A true CN103579078A (zh) | 2014-02-12 |
Family
ID=50050568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210270363.8A Pending CN103579078A (zh) | 2012-07-31 | 2012-07-31 | 抑制浅沟槽隔离工艺中反向窄沟道效应的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103579078A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103809242A (zh) * | 2014-03-10 | 2014-05-21 | 四川飞阳科技有限公司 | 一种用于平面光波导器件的薄膜制备方法 |
| CN117747536A (zh) * | 2024-02-21 | 2024-03-22 | 合肥晶合集成电路股份有限公司 | 一种半导体器件的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070082450A1 (en) * | 2003-10-17 | 2007-04-12 | Koninklijke Philips Electronics N.V. | Semiconductor device and method of manufacturing such a semiconductor device |
| CN101877316A (zh) * | 2009-02-05 | 2010-11-03 | 台湾积体电路制造股份有限公司 | 隔离区域注入和结构 |
| CN102110636A (zh) * | 2009-12-29 | 2011-06-29 | 中芯国际集成电路制造(上海)有限公司 | 改善反窄沟道效应及制作mos晶体管的方法 |
-
2012
- 2012-07-31 CN CN201210270363.8A patent/CN103579078A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070082450A1 (en) * | 2003-10-17 | 2007-04-12 | Koninklijke Philips Electronics N.V. | Semiconductor device and method of manufacturing such a semiconductor device |
| CN101877316A (zh) * | 2009-02-05 | 2010-11-03 | 台湾积体电路制造股份有限公司 | 隔离区域注入和结构 |
| CN102110636A (zh) * | 2009-12-29 | 2011-06-29 | 中芯国际集成电路制造(上海)有限公司 | 改善反窄沟道效应及制作mos晶体管的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103809242A (zh) * | 2014-03-10 | 2014-05-21 | 四川飞阳科技有限公司 | 一种用于平面光波导器件的薄膜制备方法 |
| CN117747536A (zh) * | 2024-02-21 | 2024-03-22 | 合肥晶合集成电路股份有限公司 | 一种半导体器件的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5932651B2 (ja) | 曲線状のゲート酸化物プロファイルを有するスプリットゲート半導体素子 | |
| US8901632B1 (en) | Non-volatile memory (NVM) and high-K and metal gate integration using gate-last methodology | |
| CN102214595B (zh) | 一种空气为侧墙的围栅硅纳米线晶体管的制备方法 | |
| CN205177843U (zh) | 集成电路 | |
| CN101542741A (zh) | 沟槽栅型晶体管及其制造方法 | |
| US20180130877A1 (en) | Laterally diffused metal oxide semiconductor field-effect transistor and manufacturing method therefor | |
| CN105826189B (zh) | Ldmos晶体管的形成方法及ldmos晶体管 | |
| CN103000534B (zh) | 沟槽式p型金属氧化物半导体功率晶体管制造方法 | |
| CN102593038A (zh) | 浅沟槽隔离的制造方法 | |
| CN103151269A (zh) | 制备源漏准soi多栅结构器件的方法 | |
| US7332396B2 (en) | Semiconductor device with recessed trench and method of fabricating the same | |
| CN102956502A (zh) | 制造一种凹入式沟道存取晶体管器件的方法 | |
| CN104425520A (zh) | 半导体器件及形成方法 | |
| CN105097528A (zh) | 一种finfet制造方法 | |
| CN103579079B (zh) | 抑制浅沟槽隔离工艺中双峰效应的方法 | |
| US9209297B2 (en) | Integration of trench MOS with low voltage integrated circuits | |
| CN103579078A (zh) | 抑制浅沟槽隔离工艺中反向窄沟道效应的方法 | |
| US7205196B2 (en) | Manufacturing process and structure of integrated circuit | |
| CN102376578A (zh) | 实现双应力应变技术的方法 | |
| US9178038B2 (en) | Raised source/drain MOS transistor and method of forming the transistor with an implant spacer and an epitaxial spacer | |
| US20130075820A1 (en) | Superior Integrity of High-K Metal Gate Stacks by Forming STI Regions After Gate Metals | |
| US20120241866A1 (en) | Transistor structure and manufacturing method which has channel epitaxial equipped with lateral epitaxial structure | |
| CN103632970B (zh) | 抑制nmos器件的双峰效应的方法 | |
| CN102214611A (zh) | 以空气为侧墙的围栅硅纳米线晶体管的制备方法 | |
| CN112309853A (zh) | 屏蔽栅极沟槽结构的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140117 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140117 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140212 |
|
| RJ01 | Rejection of invention patent application after publication |