CN104701365A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN104701365A
CN104701365A CN201310654701.2A CN201310654701A CN104701365A CN 104701365 A CN104701365 A CN 104701365A CN 201310654701 A CN201310654701 A CN 201310654701A CN 104701365 A CN104701365 A CN 104701365A
Authority
CN
China
Prior art keywords
well region
shaped groove
annular
doping
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310654701.2A
Other languages
English (en)
Other versions
CN104701365B (zh
Inventor
冯喆韻
王刚宁
刘丽
唐凌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310654701.2A priority Critical patent/CN104701365B/zh
Publication of CN104701365A publication Critical patent/CN104701365A/zh
Application granted granted Critical
Publication of CN104701365B publication Critical patent/CN104701365B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件及其形成方法，其中半导体器件的形成方法包括：提供具有第一类型掺杂的基底；在基底中形成环形沟槽；在所述环形沟槽中填充满环形填充层，至少覆盖所述环形沟槽侧壁的环形填充层部分为绝缘层；在所述环形填充层下的基底中形成具有第二类型掺杂的掩埋层，所述第一类型掺杂和第二类型掺杂相反；定义所述环形填充层之间的基底部分为第一阱区，在所述第一阱区形成晶体管。使用本技术方案，在平行于基底上表面方向上，晶体管和基底中的其他器件之间具有相对较好的隔离效果，晶体管和掩埋层下的基底在垂直于基底上表面方向上相互隔离，防止晶体管出现漏电现象，确保晶体管性能较佳。另外，使用本技术方案，降低了工艺成本。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体器件及其形成方法。
背景技术
横向双扩散金属氧化物半导体（Lateral double-diffusionMetal-Oxide-semiconductor，LDMOS）场效应晶体管，由于具有较高击穿电压，满足耐高压、实现功率控制等方面的要求，被广泛应用于高压功率集成电路。而且，LDMOS场效应晶体管与传统的CMOS集成工艺具有较好的兼容性，使LDMOS场效应晶体管得到更广泛应用。
参照图1，图1为现有的LDMOS场效应晶体管的剖面结构示意图，LDMOS场效应晶体管包括：
P型基底1；
位于基底1中的第一隔离结构2，相邻两第一隔离结构2之间为阱区3，阱区3的掺杂类型不限；
位于阱区3上的栅介质层4，位于所述栅介质层4上的栅极5；
位于栅极5两侧的阱区3中的N型漂移区6和P型体区7，漂移区6和体区7为阱区3所包围；
位于漂移区6中的第二隔离结构8，第二隔离结构8与体区7相对；
位于漂移区6中的漏极9，第二隔离结构8增大了栅极5与漏极9在平行于基底1上表面的距离，使得漂移区6能够承受较高的电压降，获得较高击穿电压；
位于体区7中的源极10，源极10与栅介质层4相邻，在相邻所述源极10的体区中形成有P型接触区11，接触区11与源极10电连接，作为体区7的引出端，防止源极10和体区7短接，减小衬偏效应。图1所示的LDMOS场效应晶体管为N型LDMOS场效应晶体管，仅起到示例作用。还可以是本领域技术人员所熟知的P型LDMOS场效应晶体管。
但是，LDMOS场效应晶体管与基底之间在垂直于基底上表面方向上的隔离效果不好，存在漏电现象。而且，第一隔离结构2较浅，使得LDMOS场效应晶体管与其他晶体管等器件在平行于基底上表面方向上的隔离效果也不好，容易出现信号串扰，造成LDMOS场效应晶体管的性能不佳。
发明内容
本发明解决的问题是，现有技术的LDMOS场效应晶体管与基底之间在垂直于基底上表面方向上的隔离效果不好，存在漏电现象，而且LDMOS场效应晶体管与其他晶体管等器件在平行于基底上表面方向上的隔离效果也不好，容易出现信号串扰。
为解决上述问题，本发明提供一种半导体器件的形成方法，该半导体器件的形成方法包括：
提供具有第一类型掺杂的基底；
在所述基底中形成环形沟槽；
在所述环形沟槽中填充满环形填充层，至少覆盖所述环形沟槽侧壁的环形填充层部分为绝缘层；
在所述环形填充层下的基底中形成具有第二类型掺杂的掩埋层，所述第一类型掺杂和第二类型掺杂相反；
定义所述环形填充层之间的基底部分为第一阱区，在所述第一阱区形成晶体管。
可选地，所述填充层为绝缘层，或者所述填充层包括覆盖所述环形沟槽侧壁的绝缘层、和填充满所述环形沟槽的环形多晶硅层。
可选地，所述环形多晶硅层具有第二类型掺杂，所述环形多晶硅层和掩埋层接触。
可选地，在所述环形多晶硅层下的基底中形成掩埋层的方法为：使用推阱工艺，所述环形多晶硅层中掺杂的第二类型杂质在基底中扩散形成掩埋层。
可选地，所述填充层包括覆盖所述环形沟槽侧壁的绝缘层、和填充满所述环形沟槽的环形多晶硅层；
在所述环形沟槽侧壁形成绝缘层时，在所述环形沟槽的底部还形成绝缘层。
可选地，在所述环形多晶硅层下的基底中形成掩埋层的方法包括：
在所述环形沟槽中形成绝缘层之前，在所述环形沟槽底部形成具有第二类型掺杂的硅玻璃，或者在所述环形沟槽下的基底中形成具有第二类型掺杂的掺杂区；
在形成所述环形多晶硅后，使用推阱工艺，使所述硅玻璃或者第二掺杂区中掺杂的第二类型杂质在基底中扩散形成掩埋层。
可选地，所述晶体管为LDMOS场效应晶体管、HVMOS场效应晶体管或MOS场效应晶体管。
可选地，所述环形多晶硅层具有第二类型掺杂，所述环形多晶硅层和掩埋层接触；
在所述环形多晶硅层上表面形成第一接触区。
可选地，所述晶体管为双极晶体管；
形成双极晶体管的方法包括：
在所述第一阱区中进行第一类型掺杂，具有第一类型掺杂的第一阱区作为基极；
在所述第一阱区中形成具有第二类型掺杂的第二阱区，所述第二阱区为第一阱区所包围，所述第二阱区作为发射极；
所述环形多晶硅层和掩埋层共同作为集电极。
可选地，还包括：在所述环形多晶硅层上表面形成第一接触区；
在所述第一阱区形成第二接触区；
在所述第二阱区形成第三接触区。
可选地，所述第一类型掺杂为P型掺杂，所述第二类型掺杂为N型掺杂；或者，
所述第一类型掺杂为N型掺杂，所述第二类型掺杂为P型掺杂。
本发明还提供一种半导体器件，该半导体器件包括：
具有第一类型掺杂的基底；
位于所述基底中的环形沟槽；
填充满所述环形沟槽的环形填充层，至少覆盖所述环形沟槽侧壁的环形填充层部分为绝缘层；
位于环形填充层下的基底中的具有第二类型掺杂的掩埋层，所述第一类型掺杂和第二类型掺杂相反；
位于所述环形填充层之间的基底部分的晶体管，定义位于所述环形填充层之间的基底部分为第一阱区。
可选地，所述填充层为绝缘层，或者所述填充层包括覆盖所述环形沟槽侧壁的绝缘层、和填充满所述环形沟槽的环形多晶硅层。
可选地，所述环形多晶硅层具有第二类型掺杂，所述环形多晶硅层和掩埋层接触。
可选地，所述填充层包括覆盖所述环形沟槽侧壁的绝缘层、和填充满所述环形沟槽的环形多晶硅层；
所述绝缘层还覆盖环形沟槽底部。
可选地，所述晶体管为LDMOS场效应晶体管、HVMOS场效应晶体管、或MOS场效应晶体管。
可选地，所述环形多晶硅层具有第二类型掺杂，所述环形多晶硅层和掩埋层接触；
所述半导体器件还包括：位于所述环形多晶硅层上表面的第一接触区。
可选地，所述晶体管为双极晶体管；
所述双极晶体管包括：
所述第一阱区具有第一类型掺杂，作为基极；
位于所述第一阱区中的具有第二类型掺杂的第二阱区，所述第二阱区为第一阱区所包围，所述第二阱区作为发射极；
所述环形多晶硅层和掩埋层共同作为集电极。
可选地，所述双极晶体管还包括：位于所述环形多晶硅层上表面的第一接触区；
位于所述第一阱区的第二接触区；
位于所述第二阱区的第三接触杂区。
可选地，所述第一类型掺杂为P型掺杂，所述第二类型掺杂为N型掺杂；或者，
所述第一类型掺杂为N型掺杂，所述第二类型掺杂为P型掺杂。
与现有技术相比，本发明的技术方案具有以下优点：
至少覆盖所述环形沟槽侧壁的环形填充层部分为绝缘层，该绝缘层在平行于基底上表面方向上，实现晶体管和基底中的其他器件之间的隔离效果。与现有的隔离结构相比较，本方案的绝缘层较深且为环形，可实现相对较好的隔离效果，避免它们之间出现信号串扰。掩埋层和掩埋层下的基底具有不相反类型掺杂，掩埋层和掩埋层下的基底具有PN结，使得晶体管和掩埋层下的基底在垂直于基底上表面方向上相互隔离，防止晶体管出现漏电现象，确保晶体管性能较佳。
另外，使用本技术方案，无需在基底上形成外延层，避免了外延生长工艺成本较高的问题，降低了工艺成本。
附图说明
图1是现有技术的LDMOS场效应晶体管的剖面结构示意图；
图2～14是本发明实施例的包括LDMOS场效应晶体管的半导体器件在形成过程中的示意图；
图15～图16是本发明另一实施例的半导体器件在形成过程中的剖面结构示意图；
图17～图20是本发明又一实施例的半导体器件在形成过程中的剖面结构示意图；
图21～图22是本发明实施例的包括双极晶体管的半导体器件在形成过程中的剖面结构示意图。
具体实施方式
针对现有技术存在的问题，本发明技术方案提出一种新的半导体器件的形成方法。使用该半导体器件的形成方法，在具有第一类型掺杂的基底中形成环形沟槽；之后，在环形沟槽中填充满环形填充层，至少覆盖所述环形沟槽侧壁的环形填充层部分为绝缘层；接着，在所述环形填充层下的基底中形成具有第二类型掺杂的掩埋层，所述第一类型掺杂和第二类型掺杂相反；最后，在环形填充层之间的基底中形成晶体管。其中，环形沟槽侧壁的绝缘层实现晶体管和基底中的其他器件在平行于基底上表面方向上隔离，而掩埋层实现晶体管和基底在垂直于基底上表面方向上隔离。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供一种半导体器件的形成方法。
参照图2，提供具有第一类型掺杂的基底100，第一类型掺杂可为P型掺杂或N型掺杂，通常选择P型掺杂。
在具体实施例中，基底100可以是硅基底、锗基底或者绝缘体上硅基底等；或者基底100的材料还可以包括其它材料，例如砷化镓等Ⅲ-Ⅴ族化合物。本领域的技术人员可以根据需要选择基底，因此基底的类型不应限制本发明的保护范围。
参照图3、图4，图4为俯视图，图3为对应图4的AA方向的剖面结构示意图，在基底100中形成环形沟槽101，环形沟槽101的深度小于基底100的厚度。在本实施例中，环形沟槽101之间的基底将用于形成晶体管。
在具体实施例中，在基底100中形成环形沟槽101的方法包括：
在基底100上形成图形化的掩模层102，图形化的掩模层102定义环形沟槽的位置，图形化的掩模层102的材料为光刻胶或硬掩模材料，在本实施例中，图形化的掩模层102的材料为硬掩模材料，如氮化硅；
以图形化的掩模层102为掩模，刻蚀部分厚度的基底形成环形沟槽101。
参照图5，在环形沟槽101底部形成具有第二类型掺杂的硅玻璃103。其中，第二类型掺杂和第一类型掺杂相反。
在具体实施例中，当第二类型掺杂为P型掺杂，所述硅玻璃103可以是掺杂磷的硅玻璃（Phospho Silicate Glass，PSG）；或者，当第二类型掺杂为N型掺杂，硅玻璃103可以是掺杂硼的硅玻璃（Boro Silicate Glass，BSG）。
具体地，首先化学气相沉积具有第二类型掺杂的硅玻璃材料，所述硅玻璃材料填充满环形沟槽、覆盖图形化的掩模层102；之后，以图形化的掩模层102为掩模，回刻蚀所述硅玻璃材料，至环形沟槽中剩余部分厚度的硅玻璃材料，该剩余的硅玻璃材料作为具有第二类型掺杂的硅玻璃103。
参照图6，在环形沟槽101侧壁形成绝缘层104，在该过程中，还在环形沟槽101底部形成绝缘层104，绝缘层104覆盖环形沟槽侧壁、覆盖环形沟槽101底部的具有第二类型掺杂的硅玻璃103。绝缘层104起到绝缘隔离作用。
在具体实施例中，在环形沟槽101侧壁和底部形成绝缘层104的方法包括：
在基底100上形成绝缘材料层，绝缘材料层的材料为氧化硅，具体可使用化学气相沉积，绝缘材料层覆盖环形沟槽侧壁和底部的具有第二类型掺杂的硅玻璃103，还覆盖图形化的掩模层102；
去除基底100上的绝缘材料层，即为去除图形化的掩模层102上的绝缘材料层，环形沟槽101中剩余的绝缘材料层作为绝缘层104。在具体实施例中，去除图形化的掩模层102上的绝缘材料层的方法为化学机械研磨，至图形化的掩模层102露出。
参照图7，在环形沟槽101（参照图6）中形成环形多晶硅层105，环形多晶硅层105填充满环形沟槽、覆盖绝缘层104。绝缘层104和环形多晶硅层105构成填充满环形沟槽的环形填充层。
在具体实施例中，在环形沟槽中形成环形多晶硅层105的方法包括：
使用化学气相沉积，在基底100上形成多晶硅材料层，多晶硅材料层填充满环形沟槽，还覆盖图形化的掩模层102；
去除基底上的多晶硅材料层，即为去除图形化的掩模层102上的多晶硅材料层，具体可使用回刻蚀或化学机械研磨工艺，露出图形化的掩模层102，环形沟槽中剩余的多晶硅材料层作为环形多晶硅层105。
参照图8，在形成环形多晶硅层105后，使用推阱（drive in）工艺，使硅玻璃103（参照图7）中掺杂的第二类型杂质在基底中扩散，在环形多晶硅层105下的基底中形成掩埋层106，掩埋层106在环形多晶硅层105之间的基底下形成接触。
在具体实施例中，所述推阱工艺又称离子驱入法，是在高温条件下，第二类型杂质会在基底中扩散。此为本领域技术人员所熟知的技术，在此不再赘述。
定义环形多晶硅层105之间的基底部分为第一阱区131。第一阱区131可以是第一类型掺杂或第二列型掺杂，第一阱区131位于掩埋层106上，后续在第一阱区131形成晶体管。
在本实施例中，在第一阱区131形成晶体管为LDMOS场效应晶体管。
在具体实施例中，在第一阱区131形成LDMOS场效应晶体管的方法包括：
参照图9，去除图形化的掩模层102（参照图8），去除图形化的掩模层102的方法可根据图形化的掩埋层102的材料进行选择，在此不再详述。
参照图10，在所述第一阱区131中形成具有第二类型掺杂的漂移区107，漂移区107为第一阱区131所包围，漂移区107的深度小于第一阱区131的深度，具体可使用离子注入法。
参照图11，在第一阱区131中形成具有第一类型掺杂的体区133，体区133与漂移区107相互隔开，具体可使用离子注入法，在具体实施例中，还可以先在第一阱区131中形成体区133，之后在第一阱区131中形成漂移区107。
参照图12，在漂移区107中形成第一隔离结构121，第一隔离结构121靠近体区133，第一隔离结构121为浅沟槽隔离结构，用于增大后续漏极与栅极之间的距离，使得漏极具有较高击穿电压；
在形成第一隔离结构121过程中，还在第一阱区131中形成第二隔离结构122和第三隔离结构123，第二隔离结构122和第三隔离结构123之间为晶体管所在区域。第二隔离结构122靠近漂移区107并可部分伸入至漂移区107中，第三隔离结构123靠近体区133并可部分伸入至体区133中。
参照图13，在第一隔离结构121和体区133之间的第一阱区上形成栅极110，在栅极110下形成有栅介质层（图中未示出），第一隔离结构121部分伸入至栅极110下，体区133部分伸入至栅极110下；
参照图14，在第一隔离结构121和第二隔离结构122之间的漂移区中形成漏极120，和在体区133中相邻栅极110处形成源极130，源极130和漏极120具有第二类型掺杂。具体地，先在栅极110侧壁形成侧墙（图中未示出），之后以该侧墙为掩模进行离子注入形成源极130和漏极120。
在形成源极130和漏极120之前或之后，在体区133中形成具有第一类型掺杂的第二接触区113，第二接触区113与栅极110之间为源极130，第二接触区113与源极130相接触，作为体区133的引出端。
使用本技术方案，形成LDMOS场效应晶体管，该LDMOS场效应晶体管与其他位置的晶体管等器件具有良好的隔离。
在具体实施例中，当第一类型掺杂为P型掺杂，第二类型掺杂为N型掺杂，形成的LDMOS场效应晶体管为N型LDMOS场效应晶体管；或者，当第一类型掺杂为N型掺杂，第二类型掺杂为P型掺杂，形成的LDMOS晶体管为P型LDMOS场效应晶体管。
除了本实施例的LDMOS场效应晶体管，在第一阱区还可形成高压金属氧化物半导体（High-Voltage Metal-Oxide-Semiconductor，HVMOS）场效应晶体管、或传统的MOS场效应晶体管，与传统的CMOS集成工艺具有较好的兼容性。HVMOS场效应晶体管或传统的MOS场效应晶体管形成方法为本领域技术人员所熟知，在此不再详述。
在本实施例中，在平行于基底100上表面方向上，绝缘层104将第一阱区131和其他基底部分相互隔离，位于第一阱区131的晶体管和周围的晶体管等器件在平行于基底100上表面方向上形成良好隔离。相比于传统的浅沟槽隔离结构，本实施例的绝缘层104具有较大深度，且所占面积较小，保持了更好的隔离效果。
在本实施例中，环形沟槽中的环形填充层包括覆盖环形沟槽侧壁和底部的绝缘层、和填充满环形沟槽且覆盖绝缘层的环形多晶硅层。在其他实施例中，环形填充层还可以为绝缘层，也就是，在环形沟槽中仅填充满绝缘层，也能实现晶体管在平行于基底上表面方向上的良好隔离效果。但在本实施例中，在形成环形多晶硅层过程中，相比于氧化硅，多晶硅具有良好的沉积性和填充性，确保工艺更加流畅。
另外，在垂直于基底100上表面方向上，掩埋层106将基底隔开为上下两部分。掩埋层106和基底100的掺杂类型相反，在掩埋层106和基底100之间形成PN结，掩埋层106和基底100之间为相互隔离，防止掩埋层106下的基底部分和位于第一阱区131的晶体管产生漏电问题，保证晶体管性能良好。
本发明还提供另一种半导体器件的形成方法。
在本实施例中，掩埋层的形成过程不同于第一实施例的掩埋层的形成方法。
参照图15，在基底200中形成环形沟槽201后，在环形沟槽201下的基底中形成具有第二类型掺杂的掺杂区212。具体地，在基底200上形成有图形化的掩模层202，图形化的掩模层202定义环形沟槽201的位置，之后以该图形化的掩模层202为掩模对环形沟槽201的底部进行离子注入，形成重掺杂区，该重掺杂区可伸入至基底中，作为掺杂区212。
参照图16，在环形沟槽201（参照图15）侧壁和底部形成绝缘层204，之后在环形沟槽201中填充满环形多晶硅层205；
参照图16，使用推阱工艺，掺杂区212中的第二类型杂质在基底中扩散形成掩埋层206，掩埋层206在环形多晶硅层205之间的基底下形成接触。
除与前述实施例的区别之处外，其它未详细说明的内容或可替换方案可参考前述实施例，在本实施例中不再赘述。
本发明实施例还提供又一种半导体器件的形成方法。
参照图17，在基底300中形成环形沟槽301后，在环形沟槽301侧壁形成绝缘层304。也就是，本实施例的绝缘层304仅覆盖环形沟槽301侧壁。
在环形沟槽301侧壁形成绝缘层304的方法包括：
在基底300上形成绝缘材料层，绝缘材料层覆盖环形沟槽301底部和侧壁，还覆盖基底300上的图形化的掩模层302，图形化掩模层302露出环形沟槽301；
刻蚀去除基底300上和环形沟槽301底部的绝缘材料层，露出图形化的掩模层302，环形沟槽301侧壁剩余的绝缘材料层作为绝缘层304。
参照图18，形成填满环形沟槽301（参照图17）且具有第二类型掺杂的环形多晶硅层305。
形成填满环形沟槽且具有第二类型掺杂的环形多晶硅层305的方法包括：
使用化学气相沉积，在基底300上形成多晶硅材料层，多晶硅材料层填充满环形沟槽，还覆盖图形化的掩模层302；
去除基底上的多晶硅材料层，即为去除图形化的掩模层302上的多晶硅材料层，具体可使用回刻蚀或化学机械研磨工艺，露出图形化的掩模层302，环形沟槽中剩余的多晶硅材料层作为环形多晶硅层305；
对环形多晶硅层305进行离子注入，在环形多晶硅层305中形成第二类型掺杂。
在其他实施例中，在环形沟槽中形成环形多晶硅层的方法包括：
使用化学气相沉积，在所述基底上形成多晶硅材料层，在化学气相沉积过程中还进行原位离子注入，所述多晶硅材料层填充满所述环形沟槽，在所述环形多晶硅材料层中具有第二类型掺杂；
去除所述基底上的多晶硅材料层，所述环形沟槽中剩余的多晶硅材料层作为环形多晶硅层。
参照图19，形成环形多晶硅层305后，使用推阱（drive in）工艺，使环形多晶硅层305中掺杂的第二类型杂质在基底中扩散，在环形多晶硅层305下的基底中形成掩埋层306，掩埋层306和环形多晶硅层305接触，掩埋层306在环形多晶硅层305之间的基底下形成接触。
参照图20，在形成掩埋层306后，在第一阱区331形成LDMOS场效应晶体管。
在形成LDMOS场效应晶体管的源极330和漏极320时，在环形多晶硅层305上表面形成具有第二类型掺杂的第一接触区311，第一接触区311作为环形多晶硅层305的引出端。
在本技术方案中，环形多晶硅层305和掩埋层306共同包围第一阱区331。在LDMOS场效应晶体管工作时，第一接触区311被施加一电位，通常为0电位，也可根据具体情形选择其他电位，在LDMOS场效应晶体管和掩埋层306之间形成一电势差，更加灵活地避免LDMOS场效应晶体管出现漏电，在垂直于基底上表面方向上实现更好隔离效果。
除与前述实施例的区别之处外，其它未详细说明的内容或可替换方案可参考前述实施例，在本实施例中不再赘述。
本发明实施例还提供再一种的半导体器件的形成方法。
在本实施例中，绝缘层仅覆盖环形沟槽的侧壁，环形多晶硅层和掩埋层接触，晶体管为双极晶体管。
双极晶体管的形成方法包括：
参照图21，对第一阱区531进行第一类型掺杂，具有第一类型掺杂的第一阱区531作为基极，第一阱区531和掩埋层506之间具有PN结；
继续参照图21，在第一阱区531中形成具有第二类型掺杂的第二阱区532，作为发射极，第二阱区532为第一阱区531所包围，所述第二阱区532的深度小于第一阱区531的深度；
所述环形多晶硅层505和掩埋层506接触，共同作为集电极。
在具体实施例中，当第一类型掺杂为P型掺杂，第二类型掺杂为N型掺杂，形成的双极晶体管为NPN双极晶体管；当第一类型掺杂为N型掺杂，第二类型掺杂为P型掺杂，形成的双极晶体管为PNP双极晶体管。
在形成基极、集电极、发射极后，参照图22，还包括：
在环形多晶硅层505上表面形成具有第二类型掺杂的第一接触区511，第一接触区511作为集电极的引出端；
在第一阱区531中形成具有第一类型掺杂的第二接触区513，第二接触区513作为基极的引出端；
在第二阱区532中形成具有第二类型掺杂的第三接触区514，第三接触区514作为发射极的引出端。第一接触区511、第二接触区513和第三接触区514的形成顺序不受限制，但第三接触区514和第一接触区511可在同一步骤中形成。第二接触区513、第三接触区514、第一接触区511可降低后续基极上的导电插塞和基极之间、发射极上的导电插塞和发射极之间、集电极之间的导电插塞和集电极之间的接触电阻，增大电流，提升信号传递速率。
除与前述实施例的区别之处外，其它未详细说明的内容或可替换方案可参考前述实施例，在本实施例中不再赘述。
本发明实施例还提供一种新的半导体器件。
参照图14，半导体器件包括：
具有第一类型掺杂的基底100；
位于基底100中的环形沟槽（图中未示出），所述环形沟槽的深度小于基底100的厚度；
位于环形沟槽中的环形填充层，该环形填充层包括覆盖环形沟槽侧壁和底部的绝缘层104、和填充满环形沟槽且覆盖绝缘层104的环形多晶硅层105；
位于环形多晶硅层105下的基底中的具有第二类型掺杂的掩埋层106，所述掩埋层106在环形多晶硅层105之间的基底下接触，所述第一类型掺杂和第二类型掺杂相反；
位于环形多晶硅层105之间的基底的的晶体管，定义位于环形多晶硅层105之间的基底为第一阱区131。
在实施例中，环形填充层包括覆盖环形沟槽侧壁和底部的绝缘层104、和填充满环形沟槽且覆盖绝缘层104的环形多晶硅层105。在其他实施例中，环形填充层还可以仅为绝缘层。
在本实施例中，晶体管为LDMOS场效应晶体管。在其他实施例中，第一阱区中的晶体管还可为HVMOS场效应晶体管或传统的MOS场效应晶体管。
本发明实施例还提供另一种半导体器件。
在本实施例中，参照图20，绝缘层304仅覆盖环形沟槽301侧壁，环形多晶硅层305的底部和掩埋层306接触，环形多晶硅层305和掩埋层306具有第二类型掺杂；在环形多晶硅层305上表面具有第一接触区311，作为环形多晶硅层305的引出端。
除与前述实施例的区别之处外，其它未详细说明的内容或可替换方案可参考前述实施例，在本实施例中不再赘述。
本发明实施例还提供又一种半导体器件。
在本实施例中，第一阱区的晶体管为双极晶体管。
参照图22，双极晶体管包括：
所述第一阱区531具有第一类型掺杂，作为基极；
位于所述第一阱区531中的具有第二类型掺杂的第二阱区532，所述第二阱区532为第一阱区531所包围，所述第二阱区532的深度小于第一阱区531的深度，所述第二阱区532作为发射极；
所述环形多晶硅层505和掩埋层506共同作为集电极。
在具体实施例中，双极晶体管还包括：位于所述环形多晶硅层505上表面的第一接触区511，所述第一掺杂区511作为集电极的引出端；
位于所述第一阱区531的第二接触区513，所述第二接触区513作为基极的引出端；
位于所述第二阱区532的第三接触区514，所述第三接触区514作为发射极的引出端。
在具体实施例中，当第一类型掺杂为P型掺杂，第二类型掺杂为N型掺杂，双极晶体管为NPN双极晶体管；当第一类型掺杂为N型掺杂，第二类型掺杂为P型掺杂，双极晶体管为PNP双极晶体管。
除与前述实施例的区别之处外，其它未详细说明的内容或可替换方案可参考前述实施例，在本实施例中不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体器件的形成方法，其特征在于，包括：
提供具有第一类型掺杂的基底；
在所述基底中形成环形沟槽；
在所述环形沟槽中填充满环形填充层，至少覆盖所述环形沟槽侧壁的环形填充层部分为绝缘层；
在所述环形填充层下的基底中形成具有第二类型掺杂的掩埋层，所述第一类型掺杂和第二类型掺杂相反；
定义所述环形填充层之间的基底部分为第一阱区，在所述第一阱区形成晶体管。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述填充层为绝缘层，或者所述填充层包括覆盖所述环形沟槽侧壁的绝缘层、和填充满所述环形沟槽的环形多晶硅层。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述环形多晶硅层具有第二类型掺杂，所述环形多晶硅层和掩埋层接触。
4.如权利要求3所述的半导体器件的形成方法，其特征在于，在所述环形多晶硅层下的基底中形成掩埋层的方法为：使用推阱工艺，所述环形多晶硅层中掺杂的第二类型杂质在基底中扩散形成掩埋层。
5.如权利要求2所述的半导体器件的形成方法，其特征在于，所述填充层包括覆盖所述环形沟槽侧壁的绝缘层、和填充满所述环形沟槽的环形多晶硅层；
在所述环形沟槽侧壁形成绝缘层时，在所述环形沟槽的底部还形成绝缘层。
6.如权利要求5所述的半导体器件的形成方法，其特征在于，在所述环形多晶硅层下的基底中形成掩埋层的方法包括：
在所述环形沟槽中形成绝缘层之前，在所述环形沟槽底部形成具有第二类型掺杂的硅玻璃，或者在所述环形沟槽下的基底中形成具有第二类型掺杂的掺杂区；
在形成所述环形多晶硅后，使用推阱工艺，使所述硅玻璃或者第二掺杂区中掺杂的第二类型杂质在基底中扩散形成掩埋层。
7.如权利要求2所述的半导体器件的形成方法，其特征在于，所述晶体管为LDMOS场效应晶体管、HVMOS场效应晶体管或MOS场效应晶体管。
8.如权利要求7所述的半导体器件的形成方法，其特征在于，所述环形多晶硅层具有第二类型掺杂，所述环形多晶硅层和掩埋层接触；
在所述环形多晶硅层上表面形成第一接触区。
9.如权利要求3所述的半导体器件的形成方法，其特征在于，所述晶体管为双极晶体管；
形成双极晶体管的方法包括：
在所述第一阱区中进行第一类型掺杂，具有第一类型掺杂的第一阱区作为基极；
在所述第一阱区中形成具有第二类型掺杂的第二阱区，所述第二阱区为第一阱区所包围，所述第二阱区作为发射极；
所述环形多晶硅层和掩埋层共同作为集电极。
10.如权利要求9所述的半导体器件的形成方法，其特征在于，还包括：在所述环形多晶硅层上表面形成第一接触区；
在所述第一阱区形成第二接触区；
在所述第二阱区形成第三接触区。
11.如权利要求1～10任一项所述的半导体器件的形成方法，其特征在于，所述第一类型掺杂为P型掺杂，所述第二类型掺杂为N型掺杂；或者，
所述第一类型掺杂为N型掺杂，所述第二类型掺杂为P型掺杂。
12.一种半导体器件，其特征在于，包括：
具有第一类型掺杂的基底；
位于所述基底中的环形沟槽；
填充满所述环形沟槽的环形填充层，至少覆盖所述环形沟槽侧壁的环形填充层部分为绝缘层；
位于环形填充层下的基底中的具有第二类型掺杂的掩埋层，所述第一类型掺杂和第二类型掺杂相反；
位于所述环形填充层之间的基底部分的晶体管，定义位于所述环形填充层之间的基底部分为第一阱区。
13.如权利要求12所述的半导体器件，其特征在于，所述填充层为绝缘层，或者所述填充层包括覆盖所述环形沟槽侧壁的绝缘层、和填充满所述环形沟槽的环形多晶硅层。
14.如权利要求13所述的半导体器件，其特征在于，所述环形多晶硅层具有第二类型掺杂，所述环形多晶硅层和掩埋层接触。
15.如权利要求13所述的半导体器件，其特征在于，所述填充层包括覆盖所述环形沟槽侧壁的绝缘层、和填充满所述环形沟槽的环形多晶硅层；
所述绝缘层还覆盖环形沟槽底部。
16.如权利要求13所述的半导体器件，其特征在于，所述晶体管为LDMOS场效应晶体管、HVMOS场效应晶体管、或MOS场效应晶体管。
17.如权利要求16所述的半导体器件，其特征在于，所述环形多晶硅层具有第二类型掺杂，所述环形多晶硅层和掩埋层接触；
所述半导体器件还包括：位于所述环形多晶硅层上表面的第一接触区。
18.如权利要求14所述的半导体器件，其特征在于，所述晶体管为双极晶体管；
所述双极晶体管包括：
所述第一阱区具有第一类型掺杂，作为基极；
位于所述第一阱区中的具有第二类型掺杂的第二阱区，所述第二阱区为第一阱区所包围，所述第二阱区作为发射极；
所述环形多晶硅层和掩埋层共同作为集电极。
19.如权利要求18所述的半导体器件，其特征在于，所述双极晶体管还包括：
位于所述环形多晶硅层上表面的第一接触区；
位于所述第一阱区的第二接触区；
位于所述第二阱区的第三接触杂区。
20.如权利要求12～19任一项所述的半导体器件，其特征在于，所述第一类型掺杂为P型掺杂，所述第二类型掺杂为N型掺杂；或者，
所述第一类型掺杂为N型掺杂，所述第二类型掺杂为P型掺杂。
CN201310654701.2A 2013-12-05 2013-12-05 半导体器件及其形成方法 Active CN104701365B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310654701.2A CN104701365B (zh) 2013-12-05 2013-12-05 半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310654701.2A CN104701365B (zh) 2013-12-05 2013-12-05 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN104701365A true CN104701365A (zh) 2015-06-10
CN104701365B CN104701365B (zh) 2018-02-16

Family

ID=53348296

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310654701.2A Active CN104701365B (zh) 2013-12-05 2013-12-05 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN104701365B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080197408A1 (en) * 2002-08-14 2008-08-21 Advanced Analogic Technologies, Inc. Isolated quasi-vertical DMOS transistor
US20080230812A1 (en) * 2002-08-14 2008-09-25 Advanced Analogic Technologies, Inc. Isolated junction field-effect transistor
TW200913267A (en) * 2007-09-07 2009-03-16 Dongbu Hitek Co Ltd Semiconductor device and method of fabricating the same
CN101673763A (zh) * 2008-09-09 2010-03-17 上海华虹Nec电子有限公司 Ldmos晶体管及其制备方法
CN101840934A (zh) * 2009-03-17 2010-09-22 万国半导体有限公司 底部漏极ldmos功率mosfet的结构及制备方法
CN102037562A (zh) * 2008-02-27 2011-04-27 先进模拟科技公司 隔离的晶体管和二极管、用于半导体管芯的隔离和终端结构
JP2012015279A (ja) * 2010-06-30 2012-01-19 Renesas Electronics Corp 半導体装置及びその製造方法
US20120299091A1 (en) * 2011-05-25 2012-11-29 Great Power Semiconductor Corp. Trenched power semiconductor device and fabrication method thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080197408A1 (en) * 2002-08-14 2008-08-21 Advanced Analogic Technologies, Inc. Isolated quasi-vertical DMOS transistor
US20080230812A1 (en) * 2002-08-14 2008-09-25 Advanced Analogic Technologies, Inc. Isolated junction field-effect transistor
TW200913267A (en) * 2007-09-07 2009-03-16 Dongbu Hitek Co Ltd Semiconductor device and method of fabricating the same
CN102037562A (zh) * 2008-02-27 2011-04-27 先进模拟科技公司 隔离的晶体管和二极管、用于半导体管芯的隔离和终端结构
CN101673763A (zh) * 2008-09-09 2010-03-17 上海华虹Nec电子有限公司 Ldmos晶体管及其制备方法
CN101840934A (zh) * 2009-03-17 2010-09-22 万国半导体有限公司 底部漏极ldmos功率mosfet的结构及制备方法
JP2012015279A (ja) * 2010-06-30 2012-01-19 Renesas Electronics Corp 半導体装置及びその製造方法
US20120299091A1 (en) * 2011-05-25 2012-11-29 Great Power Semiconductor Corp. Trenched power semiconductor device and fabrication method thereof

Also Published As

Publication number Publication date
CN104701365B (zh) 2018-02-16

Similar Documents

Publication Publication Date Title
US9997593B2 (en) Power trench MOSFET with improved unclamped inductive switching (UIS) performance and preparation method thereof
KR100442881B1 (ko) 고전압 종형 디모스 트랜지스터 및 그 제조방법
US10505033B2 (en) Electronic device of vertical MOS type with termination trenches having variable depth
KR100790257B1 (ko) 반도체 소자 및 그 제조방법
US9159791B2 (en) Semiconductor device comprising a conductive region
CN104347420A (zh) Ldmos器件及其形成方法
CN108242467B (zh) Ldmos器件及其制作方法
CN106033777A (zh) Ldmos器件及其形成方法
CN103681850B (zh) 功率mosfet及其形成方法
US20130164915A1 (en) Method for fabricating power semiconductor device with super junction structure
CN105428241A (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
US20150137230A1 (en) Laterally diffused metal oxide semiconductor and manufacturing method thereof
US10217828B1 (en) Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same
CN103594469A (zh) 垂直功率mosfet晶体管及其形成方法
US11075292B2 (en) Insulated gate bipolar transistor, and manufacturing method therefor
US8357972B2 (en) Semiconductor power device
WO2021232802A1 (zh) Igbt器件及其制备方法
CN114068701B (zh) 半导体结构及其形成方法
KR20090070513A (ko) 반도체 소자 및 그 제조방법
US9780171B2 (en) Fabricating method of lateral-diffused metal oxide semiconductor device
KR102089048B1 (ko) 반도체 소자 및 그 제조 방법
CN104701365A (zh) 半导体器件及其形成方法
CN102064193B (zh) Dddmos及其制造方法
CN103839998B (zh) Ldmos器件及其制造方法
CN202871800U (zh) 包括结型场效应晶体管的半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant