CN115000016A - 一种提高电流能力的碳化硅mosfet的制造方法 - Google Patents
一种提高电流能力的碳化硅mosfet的制造方法 Download PDFInfo
- Publication number
- CN115000016A CN115000016A CN202210941192.0A CN202210941192A CN115000016A CN 115000016 A CN115000016 A CN 115000016A CN 202210941192 A CN202210941192 A CN 202210941192A CN 115000016 A CN115000016 A CN 115000016A
- Authority
- CN
- China
- Prior art keywords
- hole
- barrier layer
- layer
- region
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 35
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 230000005669 field effect Effects 0.000 title abstract description 6
- 239000004065 semiconductor Substances 0.000 title abstract description 6
- 230000004888 barrier function Effects 0.000 claims abstract description 59
- 238000005530 etching Methods 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- 238000005468 ion implantation Methods 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 7
- 230000001590 oxidative effect Effects 0.000 claims abstract description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 3
- 150000004706 metal oxides Chemical class 0.000 abstract description 3
- 238000002407 reforming Methods 0.000 abstract 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种提高电流能力的碳化硅MOSFET的制造方法，包括：在具有漂移层的碳化硅衬底上形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，形成N+低阻导电区；通过重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，形成P型夹断区、中间的P型夹断区、P+夹断区、N+源区；重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔氧化形成栅极绝缘层；重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔淀积金属形成源极金属层、栅极金属层以及漏极金属层，利用了器件纵向的空间构建两路电流通路，来提高器件的电流密度，降低导通电阻。
Description
技术领域
本发明涉及一种提高电流能力的碳化硅MOSFET的制造方法。
背景技术
SiC器件碳化硅(SiC)材料因其优越的物理特性，广泛受到人们的关注和研究。其高温大功率电子器件具备输入阻抗高、开关速度快、工作频率高、耐高温高压等优点，在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛应用。
在面临更高耐压的情况下，超结作为将纵向耐压转化为横向耐压的一种技术手段，可以将普通纵向SiC器件的耐压特性进一步提高，适用于特高压输电等高压领域。导通电阻的降低是功率MOSFET永恒不变的追求，每一种降低导通电阻的方法都应该被重视；如何在维持器件耐压特性的基础上降低器件的导通电阻成了器件设计的重要发展方向。
发明内容
本发明要解决的技术问题，在于提供一种提高电流能力的碳化硅MOSFET的制造方法，利用了器件纵向的空间构建两路电流通路，来提高器件的电流密度，降低导通电阻。
本发明是这样实现的：一种提高电流能力的碳化硅MOSFET的制造方法，其特征在于，包括：
步骤1、在具有漂移层的碳化硅衬底上形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，形成N+低阻导电区；
步骤2、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，形成P型夹断区；
步骤3、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对N+低阻导电区进行离子注入，形成中间的P型夹断区；
步骤4、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，形成P+夹断区；
步骤5、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对进行离子注入，形成N+源区；
步骤6、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔氧化形成栅极绝缘层；
步骤7、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔淀积金属形成源极金属层；
步骤8、重新形成阻挡层，并对阻挡层蚀刻形成栅极金属层淀积区，淀积形成栅极金属层；
步骤9、去除所有阻挡层，并在碳化硅衬底上淀积漏极金属层。
进一步地，所述漂移层为N-型。
本发明的优点在于：
一、在器件纵向结构中有低阻的导电通道；
二、器件的低阻导电通道和横向的P型夹断区形成横向PN结，将纵向的耐压特性转变为横向；
三、器件仍然维持了纵向的P+和N-构成的PN结耐压特性;并且器件耐压特性极高，克服了纵向耐压结构耐压极限，同时在纵向导电通路中有纵向的高掺低阻路径，可以有效降低导通电阻。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1是本发明一种提高电流能力的碳化硅MOSFET的制造方法流程图一。
图2是本发明一种提高电流能力的碳化硅MOSFET的制造方法流程图二。
图3是本发明一种提高电流能力的碳化硅MOSFET的制造方法流程图三。
图4是本发明一种提高电流能力的碳化硅MOSFET的制造方法流程图四。
图5是本发明一种提高电流能力的碳化硅MOSFET的制造方法流程图五。
图6是本发明一种提高电流能力的碳化硅MOSFET的制造方法流程图六。
图7是本发明一种提高电流能力的碳化硅MOSFET的制造方法流程图七。
图8是本发明一种提高电流能力的碳化硅MOSFET的制造方法流程图八。
图9是本发明一种提高电流能力的碳化硅MOSFET的制造方法流程图九。
图10是本发明一种超结碳化硅MOSFET的原理示意图。
具体实施方式
如图1至10所示，本发明一种提高电流能力的碳化硅MOSFET的制造方法，（MOSFET为Metal-Oxide-Semiconductor Field-Effect-Transistor，金属-氧化物-半导体场效应晶体管）包括：
步骤1、在具有漂移层2的碳化硅衬底1上形成阻挡层9，并对阻挡层9蚀刻形成通孔，通过通孔对漂移层2进行离子注入，形成N+低阻导电区21，所述漂移层2为N-型；
步骤2、重新形成阻挡层9，并对阻挡层蚀刻形成通孔，通过通孔对漂移层2进行离子注入，形成P型夹断区22；
步骤3、重新形成阻挡层9，并对阻挡层9蚀刻形成通孔，通过通孔对N+低阻导电区21进行离子注入，形成中间的P型夹断区22；
步骤4、重新形成阻挡层9，并对阻挡层9蚀刻形成通孔，通过通孔对漂移层2进行离子注入，形成P+夹断区3；
步骤5、重新形成阻挡层9，并对阻挡层9蚀刻形成通孔，通过通孔对进行离子注入，形成N+源区4；
步骤6、重新形成阻挡层9，并对阻挡层9蚀刻形成通孔，通过通孔氧化形成栅极绝缘层6；
步骤7、重新形成阻挡层9，并对阻挡层9蚀刻形成通孔，通过通孔淀积金属形成源极金属层5；
步骤8、重新形成阻挡层9，并对阻挡层9蚀刻形成栅极金属层淀积区，淀积形成栅极金属层7；
步骤9、去除所有阻挡层9，并在碳化硅衬底上淀积漏极金属层8。
如图10所示，通过上述方法得到了碳化硅MOSFET，包括：
碳化硅衬底1，
漂移层2，所述漂移层2设于所述碳化硅衬底的上侧面；所述漂移层上设有倒凸字形的沟槽；所述沟槽内设有一N+低阻导电区21以及P型夹断区22，所述P型夹断区22为倒凹字形，所述N+低阻导电区21设于所述漂移层2以及P型夹断区22内，所述N+低阻导电区21底部连接至所述碳化硅衬底1，所述漂移层2为N-型；
P+夹断区3，所述P+夹断区3设于所述漂移层2上，且与所述P型夹断区22连接；
N+源区4，所述N+源区4分别连接所述P+夹断区3以及所述P型夹断区22；
源极金属层5，所述源极金属层5分别连接所述P型夹断区22、P+夹断区3以及所述N+源区4；
栅极绝缘层6，所述栅极绝缘层6连接至所述P型夹断区22；
栅极金属层7，所述栅极金属层7连接至所述栅极绝缘层6；
以及，漏极金属层8，所述漏极金属层8连接至碳化硅衬底1的下侧面。
所述P+夹断区3设有第一源区卡槽，所述P型夹断区22设有第二源区卡槽，所述N+源区4设于所述第一源区卡槽以及第二源区卡槽内。
在器件的栅极金属层7下方构建了N+低阻导电区21，该N+低阻导电区21从栅极绝缘层6下方一直接触到碳化硅衬底1；在源极金属层5下方，N+源区4左侧有P+夹断区3用来与N-型漂移层2形成纵向PN结，在源极金属层5下方，N+源区4右侧有P型夹断区22用来与N+低阻导电区21形成横向PN结，其N+源区4是N型重掺杂，实现N+源区4和源极金属层5的欧姆接触，其构成了纵向的N+低阻导电区21，可以形成低阻导电沟道，从而降低导通电阻。通过将纵向的PN结耐压特性转化为横向的PN结，使得在N+低阻导电区的耐压特性不会衰减，可以突破纵向厚度对于器件耐压特性的影响，同时构建低阻通道，实现耐压和低导通电阻兼得。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。
Claims (2)
1.一种提高电流能力的碳化硅MOSFET的制造方法，其特征在于，包括：
步骤1、在具有漂移层的碳化硅衬底上形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，形成N+低阻导电区；
步骤2、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，形成P型夹断区；
步骤3、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对N+低阻导电区进行离子注入，形成中间的P型夹断区；
步骤4、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，形成P+夹断区；
步骤5、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对进行离子注入，形成N+源区；
步骤6、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔氧化形成栅极绝缘层；
步骤7、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔淀积金属形成源极金属层；
步骤8、重新形成阻挡层，并对阻挡层蚀刻形成栅极金属层淀积区，淀积形成栅极金属层；
步骤9、去除所有阻挡层，并在碳化硅衬底上淀积漏极金属层。
2.如权利要求1所述的一种提高电流能力的碳化硅MOSFET的制造方法，其特征在于，所述漂移层为N-型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210941192.0A CN115000016B (zh) | 2022-08-08 | 2022-08-08 | 一种提高电流能力的碳化硅mosfet的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210941192.0A CN115000016B (zh) | 2022-08-08 | 2022-08-08 | 一种提高电流能力的碳化硅mosfet的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115000016A true CN115000016A (zh) | 2022-09-02 |
| CN115000016B CN115000016B (zh) | 2022-11-04 |
Family
ID=83023226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210941192.0A Active CN115000016B (zh) | 2022-08-08 | 2022-08-08 | 一种提高电流能力的碳化硅mosfet的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115000016B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102832248A (zh) * | 2012-09-10 | 2012-12-19 | 西安电子科技大学 | 基于半超结的碳化硅mosfet及制作方法 |
| CN105762176A (zh) * | 2016-04-28 | 2016-07-13 | 电子科技大学 | 碳化硅mosfet器件及其制作方法 |
| CN110729346A (zh) * | 2019-09-30 | 2020-01-24 | 东南大学 | 一种低导通电阻高耐压能力的宽禁带半导体整流器件 |
| CN114464669A (zh) * | 2022-02-28 | 2022-05-10 | 上海埃积半导体有限公司 | 超结frd结构及其制作方法 |
| CN114744023A (zh) * | 2022-04-25 | 2022-07-12 | 泰科天润半导体科技（北京）有限公司 | 一种U型栅沟槽型SiC MOSFET的制造方法 |
| CN114759079A (zh) * | 2022-04-25 | 2022-07-15 | 泰科天润半导体科技（北京）有限公司 | 一种集成JBS的沟槽型SiC晶体管的制造方法 |
-
2022
- 2022-08-08 CN CN202210941192.0A patent/CN115000016B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102832248A (zh) * | 2012-09-10 | 2012-12-19 | 西安电子科技大学 | 基于半超结的碳化硅mosfet及制作方法 |
| CN105762176A (zh) * | 2016-04-28 | 2016-07-13 | 电子科技大学 | 碳化硅mosfet器件及其制作方法 |
| CN110729346A (zh) * | 2019-09-30 | 2020-01-24 | 东南大学 | 一种低导通电阻高耐压能力的宽禁带半导体整流器件 |
| CN114464669A (zh) * | 2022-02-28 | 2022-05-10 | 上海埃积半导体有限公司 | 超结frd结构及其制作方法 |
| CN114744023A (zh) * | 2022-04-25 | 2022-07-12 | 泰科天润半导体科技（北京）有限公司 | 一种U型栅沟槽型SiC MOSFET的制造方法 |
| CN114759079A (zh) * | 2022-04-25 | 2022-07-15 | 泰科天润半导体科技（北京）有限公司 | 一种集成JBS的沟槽型SiC晶体管的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115000016B (zh) | 2022-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9240469B2 (en) | Transverse ultra-thin insulated gate bipolar transistor having high current density | |
| CN114744023A (zh) | 一种U型栅沟槽型SiC MOSFET的制造方法 | |
| CN105932055A (zh) | 一种平面栅igbt及其制作方法 | |
| CN107123684A (zh) | 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管 | |
| CN114512535B (zh) | 一种双通道SiC横向LDMOS功率器件的制造方法 | |
| CN115376924A (zh) | 低体二极管正向导通压降的沟槽型碳化硅mosfet的制造方法 | |
| CN115632031B (zh) | 集成栅保护机制的平面栅碳化硅mosfet的制造方法 | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| CN114496761B (zh) | 一种圆形栅纵向mosfet功率器件的制造方法 | |
| CN115360096A (zh) | 一种集成异质结二极管的平面栅碳化硅mosfet的制造方法 | |
| CN108538909A (zh) | 具有电荷补偿块的异质结垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN110190128B (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法 | |
| CN115799344A (zh) | 一种碳化硅jfet元胞结构及其制作方法 | |
| CN114759079A (zh) | 一种集成JBS的沟槽型SiC晶体管的制造方法 | |
| CN114744029A (zh) | 一种P型SiC LDMOS功率器件的制造方法 | |
| CN114999922B (zh) | 一种具有耐压结构的碳化硅mosfet的制造方法 | |
| CN106024892A (zh) | 高雪崩耐量的空穴电流分流型功率晶体管及其制备方法 | |
| CN218274607U (zh) | 一种降低栅电荷的碳化硅mosfet | |
| CN115050815B (zh) | 一种自保护的半导体结构及制造方法 | |
| CN115000016B (zh) | 一种提高电流能力的碳化硅mosfet的制造方法 | |
| CN103681824A (zh) | 功率半导体元件 | |
| CN115376923A (zh) | 一种非对称沟槽型碳化硅mosfet的制造方法 | |
| CN218274606U (zh) | 一种提高电流能力的碳化硅mosfet | |
| CN115084247A (zh) | 一种双沟槽型碳化硅mosfet的制造方法 | |
| CN115084221A (zh) | 一种低栅漏电容梯型栅沟槽型的功率器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |