JP7170910B2 - 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP7170910B2
JP7170910B2 JP2021561074A JP2021561074A JP7170910B2 JP 7170910 B2 JP7170910 B2 JP 7170910B2 JP 2021561074 A JP2021561074 A JP 2021561074A JP 2021561074 A JP2021561074 A JP 2021561074A JP 7170910 B2 JP7170910 B2 JP 7170910B2
Authority
JP
Japan
Prior art keywords
layer
silicon carbide
conductivity type
semiconductor device
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021561074A
Other languages
English (en)
Other versions
JPWO2021106152A1 (ja
Inventor
梨菜 田中
裕 福井
英之 八田
亘平 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021106152A1 publication Critical patent/JPWO2021106152A1/ja
Application granted granted Critical
Publication of JP7170910B2 publication Critical patent/JP7170910B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本開示は、トレンチゲート型炭化珪素半導体装置、炭化珪素半導体装置を適用した電力変換装置および炭化珪素半導体装置の製造方法に関する。
電力用スイッチング素子として、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ／金属酸化物半導体電界効果トランジスタ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ／絶縁ゲート型バイポーラトランジスタ）といった絶縁ゲート型半導体装置が広く使用されている。絶縁ゲート型半導体装置では、炭化珪素（ＳｉＣ）を用いた半導体装置（以下、「炭化珪素半導体装置」という。）が注目されており、トレンチゲート型炭化珪素半導体装置についても開発が進められている。
トレンチゲート型半導体装置では、半導体装置のオフ状態において高い電圧が印加された際に、トレンチ底部において電界集中が発生することが問題となる。特に、トレンチゲート型炭化珪素半導体装置では、炭化珪素が高い絶縁破壊強度を有するため、ドリフト層内でのアバランシェ破壊よりも先に、トレンチ底部の電界集中に起因するゲート絶縁膜破壊が生じやすいので、トレンチ底部での電界集中が問題となりやすい。
この対策として、トレンチ底部での電界集中を緩和するために、トレンチの下方にドリフト層とは異なる導電型の保護層を設け、さらに保護層をソース電極に接続するための接続層をトレンチの側方に設ける構造が知られている。しかしながら、このような構成では、保護層下部および接続層下部に電界が集中し、半導体装置の耐圧が悪化する課題があった。そこで、高濃度の接続層を低濃度の接続層で覆うことによって、接続層とドリフト層との接合部の電界を緩和するという技術がある（例えば、特許文献１参照）。
ＷＯ２０１８／２２５６００号公報
しかしながら、特許文献１に記載されているようなトレンチゲート型ＭＯＳＦＥＴ構造では、トレンチ側面に沿って接続層が二層設けられているため、接続層の幅が大きくなることで電流経路が狭くなるので、デバイスオン時にＪＦＥＴ抵抗が増大し、これによりオン抵抗が大きくなってしまうという課題があった。
本開示は、上記した課題を解決するためになされたものであり、デバイスオン時のＪＦＥＴ抵抗を低減し、オン抵抗を低下させることができる炭化珪素半導体装置を得ることを目的とするものである。
本開示に係る炭化珪素半導体装置は、第１導電型の基板と、基板上に設けられ、炭化珪素からなる第１導電型のドリフト層と、ドリフト層上に設けられた第２導電型のボディ領域と、ボディ領域上に設けられた第１導電型のソース領域と、ソース領域に接続されたソース電極と、ボディ領域およびソース領域を貫通し、底面がドリフト層中に位置するトレンチの内面に設けられたゲート絶縁膜と、ゲート絶縁膜を介してトレンチ内に設けられたゲート電極と、ゲート絶縁膜の下方に設けられた第２導電型の保護層と、ドリフト層内に設けられ、保護層とボディ領域とに接する第２導電型の接続層と、接続層の底面に接して接続層より下方に設けられ、接続層よりも第２導電型の不純物濃度が低い第２導電型の電界緩和層とを備える。
本開示に係る半導体装置は、耐圧が高く、かつ、電流経路を広く設けることでデバイスオン時のＪＦＥＴ抵抗を低減することができるため、オン抵抗を低下させることができるという効果を有する。
実施の形態１の炭化珪素半導体装置の断面図。 実施の形態１の炭化珪素半導体装置のトレンチがストライプ状に形成された例を示す平面図。 実施の形態１の炭化珪素半導体装置のトレンチが格子状に形成された例を示す平面図。 実施の形態１の炭化珪素半導体装置の製造工程における第１工程を示す断面図。 実施の形態１の炭化珪素半導体装置の製造工程における第２工程を示す断面図。 実施の形態１の炭化珪素半導体装置の製造工程における第３工程を示す断面図。 実施の形態１の炭化珪素半導体装置の製造工程における第４工程を示す断面図。 実施の形態１の炭化珪素半導体装置の製造工程における電界緩和層の形成方法を説明するための断面図。 実施の形態１の炭化珪素半導体装置の製造工程における接続層の形成方法を説明するための断面図。 実施の形態１の炭化珪素半導体装置の要部断面図。 図１０のＡ－Ａ´線とＢ－Ｂ´線のそれぞれに沿った不純物濃度プロファイルの一例。 第１の比較例の炭化珪素半導体装置を示す断面図。 第２の比較例の炭化珪素半導体装置を示す断面図。 実施の形態１の炭化珪素半導体装置にかかるオフ時の電界分布のシミュレーション結果。 第１の比較例の炭化珪素半導体装置にかかるオフ時の電界分布のシミュレーション結果。 第２の比較例の炭化珪素半導体装置にかかるオフ時の電界分布のシミュレーション結果。 実施の形態１の炭化珪素半導体装置の第１の変形例の断面図。 実施の形態１の炭化珪素半導体装置の第１の変形例の製造工程を示す断面図。 実施の形態１の炭化珪素半導体装置の第２の変形例の断面図。 実施の形態１の炭化珪素半導体装置の第２の変形例の製造工程における第１工程を示す断面図。 実施の形態１の炭化珪素半導体装置の第２の変形例の製造工程における第２工程を示す断面図。 実施の形態１の炭化珪素半導体装置の第２の変形例の製造工程における第３工程を示す断面図。 実施の形態１の炭化珪素半導体装置の第２の変形例の製造工程における第４工程を示す断面図。 実施の形態１の炭化珪素半導体装置の第２の変形例の製造工程における第５工程を示す断面図。 実施の形態１の炭化珪素半導体装置の第２の変形例の製造工程における第６工程を示す断面図。 実施の形態２の炭化珪素半導体装置の断面図。 実施の形態３の炭化珪素半導体装置の断面図。 実施の形態４の炭化珪素半導体装置の断面図。 実施の形態４の炭化珪素半導体装置の変形例の断面図。 実施の形態５の電力変換装置を適用した電力変換システムのブロック図。
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の符号を付し、その説明は繰り返さない。
また、以下の説明では、「上」、「下」、「側」、「底」、「表」および「裏」などの特定の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施の形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施される際の方向とは関係しない。
実施の形態１．
実施の形態１の炭化珪素半導体装置について、図１から図１６を用いて説明する。
まず、炭化珪素半導体装置１００の構成について、図１を用いて説明する。図１は、本実施の形態の炭化珪素半導体装置１００を示す断面図である。
なお、本開示においては、図１を参照して、炭化珪素半導体装置１００の基板１に対してソース電極１２側を「上」、基板１に対してドレイン電極１３側を「下」と定義する。
図１に示すように、炭化珪素半導体装置１００は、基板１、ゲート電極１１、ソース電極１２、ドレイン電極１３、層間絶縁膜１４および半導体層１５から構成される。基板１の上側に半導体層１５が設けられ、基板１の下側にドレイン電極１３が設けられている。また、半導体層１５の表面側にトレンチ６が形成されており、トレンチ６内にゲート絶縁膜１０およびゲート電極１１が設けられている。さらに、半導体層１５の上側において、トレンチ６上の領域にはゲート電極１１を覆うように層間絶縁膜１４が設けられ、層間絶縁膜１４が設けられていない領域にはソース電極１２が設けられている。
基板１は、第１導電型の炭化珪素半導体基板である。また、半導体層１５は、基板１上に炭化珪素半導体がエピタキシャル結晶成長されて設けられた半導体層である。半導体層１５は、ドリフト層２、ボディ領域３、ボディコンタクト領域４およびソース領域５を有している。
ドリフト層２は、基板１上に設けられた第１導電型の半導体層である。ドリフト層２の第１導電型の不純物濃度は、基板１の第１導電型の不純物濃度よりも低い。また、ドリフト層２内において、トレンチ６の下方に第２導電型の保護層７、トレンチ６の側方に接続層８、保護層７の側方かつ接続層８の下方に電界緩和層９が、それぞれ設けられている。
ボディ領域３は、ドリフト層２上に設けられた第２導電型の半導体領域である。ボディ領域３上には、ボディコンタクト領域４およびソース領域５が設けられている。
ボディコンタクト領域４は、ボディ領域３上に設けられた第２導電型の半導体領域である。ボディコンタクト領域４の第２導電型の不純物濃度は、ボディ領域３の第２導電型の不純物濃度よりも高い。
ソース領域５は、ボディ領域３上において、ボディコンタクト領域４に隣接して設けられた第１導電型の半導体領域である。
半導体層１５の表面上には、ボディコンタクト領域４およびソース領域５に接するように、ソース電極１２が設けられている。ソース電極１２は、Ｎｉ（ニッケル）やＴｉ（チタン）などの金属と半導体層１５との化合物であるシリサイド（ケイ化物）で構成されており、ボディコンタクト領域４およびソース領域５とオーミックコンタクトを形成する。
基板１の裏面には、ドレイン電極１３が設けられている。ドレイン電極１３は、Ｎｉなどで構成された金属電極である。
トレンチ６は、半導体層１５において、ソース領域５の表面からソース領域５およびボディ領域３を貫通して、その底面がドリフト層２中に位置するように形成されている。トレンチ６の内面、すなわち底面および側面にはゲート絶縁膜１０が形成されており、さらに、トレンチ６内のゲート絶縁膜１０に覆われるようにゲート電極１１が埋め込まれて形成されている。
トレンチ６の下方には、トレンチ底面を保護する第２導電型の保護層７が形成されている。保護層７は、トレンチ６の底部と接して、トレンチ６の底部全体を覆うように設けられている。トレンチ６の底部は、典型的には面をなしているが、先端が細く尖った先細り形状であってもよい。
トレンチ６の側方には、第２導電型の接続層８が設けられる。接続層８は、トレンチ６の一の側面と接して、かつボディ領域３と保護層７とに接するように設けられる。接続層８は、ドリフト層２の最表層からの深さが、トレンチ６の底部よりも深く、かつ保護層７の底面よりも浅くなるように設けられる。なお、接続層８は、側面の一部がボディ領域３に接し、上面がソース領域５またはソース電極１２に接していてもよい。トレンチ６の側面は、典型的には実質的に平行であるが、互いに傾斜しているテーパ形状であってもよい。
保護層７は、接続層８、ボディ領域３およびソース領域５を介してソース電極１２と電気的に接続されることにより、その電位が接地されている。この電気的接続は、例えば、隣接するセルなどを通じて設けられている。保護層７の電位が接地されていることによって、炭化珪素半導体装置１００のオフ時に保護層７からドリフト層２へ向けて空乏層が広がりやすくなる。
接続層８の下方には、第２導電型の電界緩和層９が設けられる。電界緩和層９は、接続層８の底面と接して、かつ保護層７の一の側面と接するように設けられる。電界緩和層９の底面は、ドリフト層２の最表層からの深さが、保護層７の底面とほぼ同じ深さになるように設けられている。また、電界緩和層９の第２導電型の不純物濃度は、接続層８の第２導電型の不純物濃度よりも低い。
なお、保護層７は、トレンチ６の底部と接して設けられるものに限られず、ドリフト層２内においてトレンチ６の底部よりも下方に離間するように設けられていてもよい。また、保護層７は、トレンチ６の底部全体を覆うものに限られず、トレンチ６の底部の少なくとも一部を覆うように設けられていればよい。例えば、保護層７は、トレンチ６の延伸方向（ストライプ形状の場合は平面視における長手方向、格子形状の場合はトレンチ６ごとに方向が定義される）に沿って間隔をあけて周期的に配置されていてもよいし、延伸方向と直交する断面においてトレンチ６の底部の半分程度を覆うように設けられていてもよい。または、保護層７は、トレンチ６の幅方向にはみ出すように底部全体を覆うことによって、保護層７の幅がトレンチ６の幅よりも大きくなるように構成されていてもよい。
保護層７は、トレンチ６の延伸方向に沿って設けられるものに限られず、トレンチ６の延伸方向と直交する方向に延伸して複数設けられることによって、延伸方向においてトレンチ６の底部を部分的に周期的に覆っていてもよい。
接続層８は、トレンチ６の一の側面の全体に接して設けられるものに限られず、トレンチ６の少なくとも一側面の少なくとも一部に接して設けられてもよい。接続層８は、ドリフト層２内においてトレンチ６の側面から離れた位置に設けられてもよい。また、接続層８は、ドリフト層２の最表層からの深さが、トレンチ６の底部よりも深くかつ保護層７の底面よりも浅いものに限られず、ボディ領域３と保護層７とに接してこれらを電気的に接続するように設けられていればよい。例えば、接続層８は、ドリフト層２の最表層からの深さが、保護層７の底面と同じ深さまで設けられていてもよく、保護層７の上面付近まで設けられていてもよい。
接続層８は、ドリフト層２内であって隣接するトレンチ６の間に、トレンチ６の延伸方向と平行に設けられていてもよい。この場合、接続層８は直線的に連続的に設けられるものに限られず、トレンチ６の延伸方向に間隔をあけて周期的に設けられていてもよい。
また、図１に示す炭化珪素半導体装置１００では、トレンチ６の第１の側面６ａ、および、トレンチ６を介して第１の側面６ａに対向する第２の側面６ｂの両側に接続層８が設けられているが、これに限られるものではない。すなわち、デバイス表面に平行な平面視において、接続層８および電界緩和層９は、トレンチ６の第１の側面６ａおよび第２の側面のいずれか一方に形成されていてもよく、第１の側面６ａと第２の側面６ｂとの両側に形成されていてもよい。
接続層８および電界緩和層９が第１の側面６ａと第２の側面６ｂとの両側に形成される場合は、第１の側面６ａ側に形成される接続層８および電界緩和層９と、第２の側面６ｂ側に形成される接続層８および電界緩和層９は、トレンチ６を介して向かい合うよう形成されていてもよく、あるいはトレンチ６を介して対向しないよう交互に形成されていてもよい。
ここで、図２および図３を用いて、接続層８および電界緩和層９がトレンチ６の第１の側面６ａおよび第２の側面のいずれか一方に形成されている場合について具体例を説明する。図２および図３は、炭化珪素半導体装置におけるボディ領域３よりも下方の、トレンチ６および接続層８が形成されている位置における平面図である。
図２に示す構造では、トレンチ６はストライプ状に配置され、接続層８はトレンチ６の二つの側面の片側に形成され、トレンチ６の延在方向に沿って離間して形成されている。
トレンチ６をストライプ状に配置する場合に、炭化珪素から構成される基板１にオフ角が設けられている場合、ストライプの延在方向は基板１のオフ角と同一の方向とすることが望ましい。例えば、基板１の＜０００１＞結晶軸が＜１１－２０＞結晶軸に向かって数度のオフ角分傾いている場合、トレンチ６のストライプは＜１１－２０＞結晶軸と平行、すなわち、トレンチ６の側面が（１－１００）面及び（－１１００）面にほぼ近い面となることが望ましい。これにより、トレンチ６の第１の側面とそれに対向する第２の側面との間でオフ角による電気特性の異方性の影響を受けず、各側面に形成されるチャネルの特性のばらつきを小さくできる。
また、図３に示す構造では、トレンチ６は格子状に配置され、接続層８は各格子を構成する４つの辺のうちの１辺に接するように設けられている。なお、接続層８が格子の１辺に接する長さは、図３ではトレンチ６によって形成される格子の１辺と同じ長さであるが、１辺よりも短くてもよい。
トレンチ６を格子状に配置する場合に、基板１にオフ角が設けられている場合、接続層８はオフ角が設けられている方向と直交するトレンチ６の側面に設けられることが望ましい。各格子を構成する４辺に平行なトレンチ６の４つの側面では、オフ角が設けられている方向と平行な二つの側面に形成されるチャネルの特性はばらつきが小さいが、オフ角が設けられている方向に直交する側面ではチャネル特性が悪化するため、この側面に接続層８を設けて当該領域のチャネルを無効化することで、デバイス動作時に安定したチャネル特性を得ることができる。
なお、トレンチ６の構造は上述したストライプ状や格子状に限られるものではなく、略円形や略多角形セル、ストライプ延在方向に区切られた配置などとしてもよい。
次に、炭化珪素半導体装置１００を構成する各層および各領域の不純物濃度について説明する。
ドリフト層２の第１導電型の不純物濃度は、１．０×１０１４～１．０×１０１７ｃｍ－３であり、炭化珪素半導体装置１００の耐圧などの仕様に基づき適宜設定する。ドリフト層２の第１導電型の不純物濃度は、基板１の第１導電型の不純物濃度よりも低いものとする。
ボディ領域３の第２導電型の不純物濃度は、１．０×１０１４～１．０×１０１８ｃｍ－３である。
ボディコンタクト領域４の第２導電型の不純物濃度は、１．０×１０１８～１．０×１０２１ｃｍ－３であり、ソース電極１２とのコンタクト抵抗を低減するため、ボディ領域３よりも第２導電型の不純物濃度が高いものとする。
ソース領域５の第１導電型の不純物濃度は、１．０×１０１８～１．０×１０２１ｃｍ－３であり、ドリフト層２の第１導電型の不純物濃度よりも高い。
保護層７の第２導電型の不純物濃度は、１．０×１０１４～１．０×１０２０ｃｍ－３とすることが好ましく、濃度プロファイルは均一でなくてもよい。
接続層８の第２導電型の不純物濃度は、１．０×１０１４～１．０×１０２０ｃｍ－３である。
電界緩和層９の第２導電型の不純物濃度は、接続層８の第２導電型の不純物濃度よりも低い。また、電界緩和層９の第２導電型の不純物濃度は、保護層７の第２導電型の不純物濃度よりも低いことが望ましい。
接続層８と電界緩和層９との境界には、急峻な不純物濃度差があってもよく、あるいは不純物濃度がなだらかに変化してもよい。接続層８から電界緩和層９にかけて、不純物濃度が急峻に変化する位置、または、ボディ領域３底面からの距離に対して不純物濃度をプロットした場合に、距離に対する濃度勾配が徐々に変化していく中で、ある距離において勾配が近辺の勾配よりも大きくなる位置が存在する場合は、その大きな濃度差が生じる位置を接続層８と電界緩和層９との境界とする。また、接続層８の下部付近から電界緩和層９にかけて不純物濃度がなだらかに低くなっていく場合には、不純物濃度が接続層８の最大値の半分となる位置を接続層８と電界緩和層９との境界とする。
次に、炭化珪素半導体装置１００の動作について簡単に説明する。
図１において、ゲート電極１１に閾値電圧以上の電圧が印加されている場合、ボディ領域３において、導電型が反転した、すなわち、第１導電型のチャネルがトレンチ６の側面に沿って形成される。そうすると、ソース電極１２からドレイン電極１３までの間に同一の導電型の電流経路が形成されるため、電流が流れることとなる。このようにゲート電極１１に閾値電圧以上の電圧が印加された状態が、炭化珪素半導体装置１００のオン状態である。
一方、ゲート電極１１に閾値電圧以下の電圧が印加されている場合、ボディ領域３にはチャネルが形成されないため、オン状態の場合のような電流経路が形成されない。そのため、ドレイン電極１３とソース電極１２との間に電圧を印加したとしても、ドレイン電極１３からソース電極１２へと電流がほとんど流れない。このようにゲート電極１１の電圧が閾値電圧以下の状態が、炭化珪素半導体装置１００のオフ状態である。そして、炭化珪素半導体装置１００は、ゲート電極１１に印加する電圧を制御することで、オン状態とオフ状態とが切り換わり動作する。
次に、炭化珪素半導体装置１００の製造方法について、図４から図９を用いて説明する。図４から図９は、炭化珪素半導体装置１００の製造方法の各工程を示す断面図である。
図４に示すように、基板１上に炭化珪素からなる第１導電型の半導体層１５を形成する。具体的には、第１導電型の炭化珪素基板である基板１上に第１導電型の半導体層１５をエピタキシャル結晶成長によって形成すればよい。また、半導体層１５における第１導電型の不純物濃度は、上述したドリフト層２における第１導電型の不純物濃度に対応するように形成する。
図５に示すように、半導体層１５内の上部に、ボディ領域３、ボディコンタクト領域４およびソース領域５をそれぞれイオン注入によって形成する。第１導電型領域として例えばｎ型領域を形成する場合には、ドナーイオンとしてＮ（窒素）やＰ（リン）などのイオンを注入する。また、第２導電型領域として例えばｐ型領域を形成する場合には、アクセプタイオンとしてＡｌ（アルミニウム）やＢ（ホウ素）などのイオンを注入する。各領域は、不純物濃度が上述した値の範囲内に含まれるように形成する。なお、各領域を形成する順序は前後してもよい。また、少なくとも一部の領域についてイオン注入に代えてエピタキシャル結晶成長によって形成することもできる。
図６に示すように、半導体層１５上に、開口部を有するマスク１６を形成する。そして、このマスク１６を用いた反応性イオンエッチング（ＲＩＥ）によって、ソース領域５の表面からソース領域５およびボディ領域３を貫通してドリフト層２内に達するトレンチ６を形成する。
図７に示すように、トレンチ６の底面に第２導電型のイオン注入を行うことで、保護層７を形成する。保護層７の形成は、図７に示すように、開口を有するマスク１６を用いて行ってもよいし、別個にマスクを形成してもよい。なお、保護層７は、トレンチ６を保護層７の厚み分だけ深く形成した後、トレンチ６内にエピタキシャル結晶成長によって形成することもできる。
図８に示すように、トレンチ６の側面に向かって、半導体層１５の表面に垂直な方向から角度θ２の傾斜をつけて、アクセプタイオンドーズ量Ｎ２を注入エネルギーＥ２によりイオン注入することで、第２導電型の電界緩和層９を形成する。
図９に示すように、トレンチ６の側面に向かって、半導体層１５の表面に垂直な方向から角度θ２よりも大きい角度θ１の傾斜をつけて、アクセプタイオンドーズ量Ｎ２よりも高いアクセプタイオンドーズ量Ｎ１をイオン注入エネルギーＥ１によりイオン注入することで、電界緩和層９よりも不純物濃度が高い第２導電型の接続層８を形成する。
このように、図８および図９に示す工程において、注入角度θ１をθ２よりも大きくすることで、接続層８の下方に電界緩和層９を形成することができる。さらに、イオン注入エネルギーＥ１をＥ２以上とすることで、電界緩和層９の幅が接続層８の幅以下となるように、電界緩和層９を接続層８の側面に接することなく底面以下の領域に局所的に形成することができる。ここで、電界緩和層９の幅および接続層８の幅は、トレンチ６の幅方向における電界緩和層９の幅および接続層８の幅をそれぞれ意味する。
なお、傾斜注入時には、マスク１６を使用してもよいし、除去してもよい。いずれの場合でも、傾斜注入の注入角度が、マスク１６またはトレンチ６の一方の側面の上端から対抗するトレンチ６側面の下端までの対角線が側面と織りなす角度と同等か、より小さくすることが好ましく、そうすることでトレンチ６と保護層７の周辺に接続層８および電界緩和層９を形成することができる。
また、接続層８および電界緩和層９は、エピタキシャル結晶成長、垂直イオン注入またはこれらの組み合わせにより形成することもできる。この場合、ボディ領域３下部からトレンチ６下部または保護層７下部までの間が個別のエピタキシャル結晶成長により形成された半導体層であってもよい。また、保護層７下部に電界緩和層９が形成されていてもよい。
ここで、接続層８および電界緩和層９について、図１０および図１１を用いて詳細を説明する。図１０は、接続層８および電界緩和層９をイオン注入により形成した場合における、図９と同様の構造のボディ領域３から保護層７下部のドリフト層２までの領域の拡大図である。また、図１１は、図１０のＡ－Ａ´線とＢ－Ｂ´線のそれぞれに沿った第２導電型の不純物濃度プロファイルの一例である。
傾斜注入によって接続層８を形成する場合には、図１０に示すように、イオンの注入方向に向かって不純物濃度が徐々に減少するテール領域１７が、電界緩和層９の底面と、接続層８および電界緩和層９のドリフト層２側の側面に形成される。テール領域１７の不純物濃度の減衰は、図１１に示すように、ガウス分布により近似することができる。接続層８および電界緩和層９のドリフト層２側の側面に形成されるテール領域１７の幅Ｗｔは、テール領域１７を含む電界緩和層９のデバイス縦方向の長さＬ２よりも小さい。よって、イオン注入により発生するテール領域１７と不純物濃度が接続層８よりも低い電界緩和層９とは区別することができる。
製造方法の説明に戻る。その後、トレンチ６内の底面および側面にゲート絶縁膜１０を形成し、トレンチ６に埋め込まれるようにゲート絶縁膜１０を介してゲート電極１１を形成する。そして、ゲート電極１１を覆うように層間絶縁膜１４を形成した後、ソース領域５の表面とボディコンタクト領域４の表面とに接するようにソース電極１２を形成し、基板１の裏面にドレイン電極１３を形成する。
以上の工程により、図１に示す炭化珪素半導体装置１００が完成する。
このように構成された炭化珪素半導体装置１００の効果について説明する。
炭化珪素半導体装置１００では、保護層７とボディ領域３とを接続する接続層８が形成されているので、保護層７をボディ領域３とボディコンタクト領域４を介して接続されているソース電極１２に電気的に接続することができる。これにより、デバイススイッチング時にはソース電極１２への電荷が引き抜かれるため、空乏層の応答が速くなり、スイッチング損失を低減できる。さらに、保護層７をソース電位に接続することにより、デバイスオフ時に保護層７からドリフト層２に向かって空乏層の伸びが促進される結果、トレンチ６底面の電界強度を低減できる。
ここで、電界緩和層９が接続層８の下部に局所的に形成されていることによって奏する効果について、図１および図１２から図１６を用いて説明する。図１２および図１３は、炭化珪素半導体装置１００との比較例にかかる炭化珪素半導体装置９０１、９０２を示す断面図である。また、図１４から図１６は、それぞれシミュレーションにより算出された炭化珪素半導体装置１００、９０１、９０２のオフ時の電界分布である。
まず、炭化珪素半導体装置１００と比較例にかかる炭化珪素半導体装置９０１、９０２との構成の違いについて説明する。
図１に示す炭化珪素半導体装置１００では、接続層８の下部に電界緩和層９が設けられている。一方、図１２に示す第１の比較例にかかる炭化珪素半導体装置９０１では、電界緩和層９が設けられておらず、接続層８の底面がドリフト層２に接している点で異なる。
また、図１に示す炭化珪素半導体装置１００では、接続層８のトレンチ６に対向する側面はドリフト層２に接している。一方、図１３に示す第２の比較例にかかる炭化珪素半導体装置９０２では、接続層８の側面および底面を覆うようにして、接続層８よりも不純物濃度が低い第２接続層９１が形成されている点で異なる。
次に、炭化珪素半導体装置１００、９０１、９０２のオフ時の電界分布について説明する。
図１４から図１６では、縦方向にボディ領域３の底面近辺から保護層７下数μｍまでの領域の電界分布を示しており、白色に近い領域ほど電界強度がより高く、黒色に近い領域ほど電界強度がより低いことを表す。
図１４から図１６に示すように、炭化珪素半導体装置１００、９０１、９０２はいずれもオフ時にドレイン電圧が印加された際、素子内部ではトレンチ６の底面角部に形成されたゲート絶縁膜１０と、保護層７の底面とが高電界となっている。すなわち、高電圧印加時にはこれらの点に電界が集中しやすい。
この点、図１５に示すように、電界緩和層９を有していない炭化珪素半導体装置９０１では、接続層８の下部において特に電界が集中している。一方、図１４に示すように、炭化珪素半導体装置１００においても同様の箇所に電界集中はみられるが、電界緩和層９内に空乏層が広がることで、接合部および接続層８底部の電界強度は低減している。この結果として、炭化珪素半導体装置１００のアバランシェ電圧における電界緩和層９底面の電界強度は、炭化珪素半導体装置９０１の接続層８底面の電界強度と比べて約７％低くなり、電界緩和層９により半導体層１５内の接合電界が緩和され、デバイスの耐圧が向上されるといえる。
また、図１６に示すように、接続層８よりも不純物濃度が低い第２接続層９１が設けられた炭化珪素半導体装置９０２では、接続層８の側面側に第２接続層９１が設けられているため、トレンチ６の側面近傍の第２導電型の領域の幅が広くなるといえるが、接続層８底部の電界強度は図１４に示す炭化珪素半導体装置１００と同等となっており、第２接続層９１の形成による電界緩和の効果は小さい。その上、接続層８の側面に第２接続層９１を形成すると、隣接するドリフト層２の幅を狭窄することとなり、ＪＦＥＴ抵抗が増大し、これによりオン抵抗が増加することに繋がる。一方、図１４に示す炭化珪素半導体装置１００では、電界緩和効果が炭化珪素半導体装置９０２と同等な上に、隣接するドリフト層２の幅を狭窄しないことから、ＪＦＥＴ抵抗の増大を抑制することができ、この結果、オン抵抗を低下させることができる。
以上のように、炭化珪素半導体装置１００では、電界緩和層９が接続層８下部に局所的に形成されていることによって、デバイスオフ時の電界強度すなわち耐圧を向上し、かつオン抵抗を低下させることができる効果を奏する。このように、耐圧とオン抵抗のトレードオフを改善することができるといえる。
実施の形態１の炭化珪素半導体装置の第１の変形例について、図１７および図１８を用いて説明する。図１７は、本実施の形態の炭化珪素半導体装置１００を変形した炭化珪素半導体装置１０１を示す断面図である。また、図１８は、炭化珪素半導体装置１０１の製造方法の一つの工程を示す断面図である。
図１７に示すように、ボディ領域３の下部には、第１導電型の不純物濃度がドリフト層２よりも高い電流拡散層１８がさらに形成されていてもよい。この場合は、製造工程では図５で説明した工程において、半導体層１５内の上部に、ボディ領域３、ボディコンタクト領域４およびソース領域５をそれぞれイオン注入によって形成する際に、図１８に示すように電流拡散層１８をさらに形成する。
このように構成された炭化珪素半導体装置１０１にあっては、ボディ領域３の下部において電流が横方向に拡散されやすくなる、または、ボディ領域３の下部の空乏層幅が小さくなることにより、電流経路を拡大することができる。これにより、接続層８の形成箇所以外のドリフト層２内のオン電流密度を増大することができ、オン抵抗が低下するという効果を奏する。
実施の形態１の炭化珪素半導体装置の第２の変形例について、図１９から図２５を用いて説明する。図１９は、本実施の形態の炭化珪素半導体装置１００を変形した炭化珪素半導体装置１０２を示す断面図である。また、図２０から図２５は、炭化珪素半導体装置１０２の製造方法の各工程を示す断面図である。
図１９に示すように、炭化珪素半導体装置１０２は、炭化珪素半導体装置１００の半導体層１５に備えるドリフト層２に代えて、第１ドリフト層２１および第２ドリフト層２２の二層構造のドリフト層を備える点で、炭化珪素半導体装置１００と異なる。これは、炭化珪素半導体装置１０２の製造方法に起因する。
炭化珪素半導体装置１０２の製造方法について、図２０から図２５を用いて説明する。
図２０に示すように、第１導電型の炭化珪素基板である基板１上に第１導電型の第１ドリフト層２１をエピタキシャル結晶成長によって形成する。このとき、第１ドリフト層２１における第１導電型の不純物濃度は、実施の形態１に係る炭化珪素半導体装置１００で説明したドリフト層２における第１導電型の不純物濃度範囲に含まれるように形成する。
図２１に示すように、半導体層１５上に、開口部を有するマスク２６を形成する。そして、このマスク１６を用いたイオン注入により、第２導電型の電界緩和層９および接続層８の一部を形成する。このとき、電界緩和層９の第２導電型の不純物濃度が、接続層８の第２導電型の不純物濃度よりも低くなるようにする。
図２２に示すように、図２１中のマスク２６よりも間隔を狭くした開口部を有するマスク２７を形成する。このマスク２７を用いたイオン注入により、図２１で形成した電界緩和層９および接続層８の一部の領域に第２導電型の保護層７を形成する。
図２３に示すように、第１ドリフト層２１上に、第１導電型の第２ドリフト層２２をエピタキシャル結晶成長によって形成する。このとき、第２ドリフト層２２の第１導電型の不純物濃度は、上述したドリフト層２における第１導電型の不純物濃度範囲に含まれていればよく、第１ドリフト層２１の第１導電型の不純物濃度と同じであっても異なっていてもよい。
図２４に示すように、第２ドリフト層２２にボディ領域３、ボディコンタクト領域４およびソース領域５を形成する。ボディ領域３は、イオン注入またはエピタキシャル結晶成長により形成することができる。
図２５に示すように、ボディコンタクト領域４およびソース領域５上に、開口部を有するマスク２８を形成する。反応性イオンエッチング（ＲＩＥ）によって、マスク２８の開口部に露出されたソース領域５の表面からソース領域５およびボディ領域３を貫通して第２ドリフト層２２の底面すなわち保護層７の表面まで達するトレンチ６を形成する。
その後、半導体層１５のトレンチ６の側面に向かって、表面に垂直な方向から傾斜イオン注入することで、既に第１ドリフト層２１内に形成されている接続層８の一部の表面に接するように、第２ドリフト層２２内にボディ領域３に接する接続層８の残りの部分を形成する。このとき、接続層８の幅は不均一でもよい。また、接続層８は表面に垂直な方向にイオン注入を行って形成してもよい。
さらに、トレンチ６内の底面および側面にゲート絶縁膜１０を形成し、トレンチ６に埋め込まれるようにゲート絶縁膜１０上にゲート電極１１を形成する。そして、ゲート電極１１を覆うように層間絶縁膜１４を形成した後、ソース領域５の表面とボディコンタクト領域４の表面とに接するようにソース電極１２を形成し、基板１の裏面にドレイン電極１３を形成する。
以上の工程により、図１９に示す炭化珪素半導体装置１０２が完成する。
このように構成された炭化珪素半導体装置１０２にあっては、電界緩和層９の形成後に第２ドリフト層２２を形成したデバイス構造とするため、電界緩和層９をドリフト層のより深い位置に形成することができる。これにより、トレンチ６の下方においてはトレンチ６の幅に関わらず電界緩和層９の幅を広く形成することが可能となる効果を奏する。
実施の形態２．
実施の形態２の炭化珪素半導体装置について、図２６を用いて説明する。図２６は、本実施の形態の炭化珪素半導体装置２００を示す断面図である。
炭化珪素半導体装置２００は、実施の形態１の炭化珪素半導体装置１００と比較して、保護層７の構成およびその製造方法が異なる。炭化珪素半導体装置２００のその他の構成および製造方法については、炭化珪素半導体装置１００と同様であるため、説明を省略する。
図２６に示すように、炭化珪素半導体装置２００では、トレンチ６の下方に設けられた第２導電型の保護層７は、不純物濃度が高い第１保護層７ａおよび第１保護層７ａの下方に設けられ第１保護層７ａよりも不純物濃度が低い第２保護層７ｂの二層から構成されている。
炭化珪素半導体装置２００の製造方法について説明する。
実施の形態１の炭化珪素半導体装置１００の製造方法において、図４から図６で説明したのと同様にトレンチ６の形成まで完了した後、トレンチ６底面のドリフト層２中に第２保護層７ｂをイオン注入により形成する。
その後、第２保護層７ｂを形成する際よりも小さい注入エネルギーにより、トレンチ６の下方および第２保護層７ｂの上部に不純物濃度が第２保護層７ｂよりも高い第１保護層７ａをイオン注入により形成する。
このようにして第１保護層７ａおよび第２保護層７ｂからなる保護層７を形成した後に、実施の形態１の炭化珪素半導体装置１００の製造方法において図８以降で説明したのと同様な工程で、その他の構成を形成して、炭化珪素半導体装置２００が完成する。
なお、第１保護層７ａおよび第２保護層７ｂからなる保護層７は、トレンチ６を形成した後に形成する製造方法に限られるものではなく、例えば、実施の形態１の炭化珪素半導体装置１００の製造方法として説明した図４に示す半導体層１５の表面から第１保護層７ａおよび第２保護層７ｂを半導体層１５内に局所的に形成することもできる。
また、炭化珪素半導体装置１０２の製造方法として説明した図２２に示す保護層７をイオン注入により形成した工程と同様な工程で、第１保護層７ａおよび第２保護層７ｂをイオン注入により形成し、その後、第２ドリフト層２２をエピタキシャル結晶成長により形成することもできる。
このように構成された炭化珪素半導体装置２００の効果について説明する。
トレンチゲート型炭化珪素半導体装置では、デバイスオフ時に保護層７底面近傍に電界が集中する。そのため、保護層７が、第１保護層７ａおよびその下方に設けられ第１保護層７ａよりも不純物濃度が低い第２保護層７ｂによって構成されることにより、不純物濃度が低い第２保護層７ｂ内に広がる空乏層の幅を拡大し、空乏層内の接合部における電界強度を低減することができるため、耐圧をより向上することができるという効果を奏する。
また、第２保護層７ｂの不純物濃度は、隣接する電界緩和層９の不純物濃度以上とすることが好ましい。保護層７および電界緩和層９底部へ電界が集中する際、最も高電界となりやすいのは底面と側面がドリフト層２に露出する電界緩和層９の角部である。そのため、第２保護層７ｂを電界緩和層９と同等、またはそれよりも高い不純物濃度とすることで、第２保護層７ｂ内に広がる空乏層の接合部からの幅は、電界緩和層９内に広がる空乏層の幅以下となる。これにより、第２保護層７ｂの底面に電界が印加されやすくすることで、電界緩和層９へ集中する電界を緩和し、耐圧を向上することができる効果をさらに奏する。
実施の形態３．
実施の形態３の炭化珪素半導体装置について、図２７を用いて説明する。図２７は、本実施の形態の炭化珪素半導体装置３００を示す断面図である。
炭化珪素半導体装置３００は、実施の形態１の炭化珪素半導体装置１００と比較して、接続層８および電界緩和層９の構成ならびにその製造方法が異なる。炭化珪素半導体装置３００のその他の構成および製造方法については、炭化珪素半導体装置１００と同様であるため、説明を省略する。
図２７に示すように、炭化珪素半導体装置３００では、接続層８の底面および保護層７の底面に接するようにして、電界緩和層９が設けられている。すなわち、トレンチ６を介して対向する接続層８の下方に位置する電界緩和層９は、保護層７の下方で繋がって設けられる。
炭化珪素半導体装置３００の製造方法について説明する。
実施の形態１の炭化珪素半導体装置１００の製造方法において、図４から図７で説明したのと同様に保護層７の形成まで完了した後、マスク１６を形成したまま、あるいはマスク１６を除去して、トレンチ６内壁から傾斜イオン注入を行う。このとき、トレンチ６の側面に対して小さい注入角度でかつ保護層７形成時の注入エネルギーよりも高いエネルギーでイオン注入を行い、保護層７底面の下方へ電界緩和層９を形成する。
このようにして電界緩和層９を保護層７の下方に形成した後に、実施の形態１の炭化珪素半導体装置１００の製造方法において図９以降で説明したのと同様に、その他の構成を形成して、炭化珪素半導体装置３００が完成する。
なお、電界緩和層９は保護層７の底面で繋がって設けられるものに限られず、保護層の底面の少なくとも一部に接するようにして、それぞれ離間して設けてられもよい。
また、接続層８および電界緩和層９をトレンチ６の第１の側面６ａまたは第２の側面６ｂのいずれか一方にのみ形成する場合は、電界緩和層９の少なくとも一部が保護層７の底面に接するようにして電界緩和層９が設けられてもよい。あるいは、電界緩和層９は、炭化珪素半導体装置１０２のように第１ドリフト層２１にイオン注入にて形成し、その後第２ドリフト層２２を形成して、保護層７が電界緩和層９に接するように形成してもよい。
このように構成された炭化珪素半導体装置３００の効果について説明する。
炭化珪素半導体装置３００では、保護層７の下方に電界緩和層９が形成されていることにより、デバイスオフ時に電界緩和層９内に空乏層が広がり、当該部分の電界を緩和できる。電界緩和層９は保護層７よりも不純物濃度が低いため、層内の空乏層幅は保護層７内の空乏層幅よりも広くなるので、接合部の電界強度が低くなる結果、素子の耐圧を向上することができる効果を奏する。
また、電界緩和層９が接続層８と保護層７底面に跨るように形成されているため、当該部分のドリフト層２との接合の位置が一定となり、接合部の凹凸による局所的な電界集中を抑制することができる。なお、この場合は、保護層７底面と接続層底面の深さは一定であることが好ましい。一定とすることで、保護層７と接続層８底面の濃度プロファイルが一様となり、保護層７角部および接続層８底部への局所的な電界集中を緩和し、耐圧を向上することができる効果をさらに奏する。また、電界緩和層９のデバイス縦方向における厚みがデバイス横方向において一定となるため、縦方向に空乏層が一様に広がり、保護層７下部近傍の電界強度を低減することができる効果を奏する。
実施の形態４．
実施の形態４の炭化珪素半導体装置について、図２８を用いて説明する。図２８は、本実施の形態の炭化珪素半導体装置４００を示す断面図である。
炭化珪素半導体装置４００は、実施の形態１の炭化珪素半導体装置１００と比較して、接続層８の側面に第１導電型の低抵抗層２３が設けられている点が異なる。炭化珪素半導体装置４００のその他の構成および製造方法については、炭化珪素半導体装置１００と同様であるため、説明を省略する。
図２８に示すように、炭化珪素半導体装置４００では、接続層８の側面に接するようにして、第１導電型の不純物濃度がドリフト層２よりも高い低抵抗層２３が設けられている。低抵抗層２３は、接続層８のトレンチ６側面と対向する第１の側面に接するように設けられる。
炭化珪素半導体装置４００の製造方法について説明する。
実施の形態１の炭化珪素半導体装置１００の製造方法において、図４から図６で説明したのと同様な工程でトレンチ６の形成まで完了した後、トレンチ６の側面に向かって、ドナーイオンを傾斜注入することで、第１導電型の不純物濃度がドリフト層２よりも高い低抵抗層２３を形成する。
このようにして低抵抗層２３を形成した後に、実施の形態１の炭化珪素半導体装置１００の製造方法において図７以降で説明したのと同様な工程で、その他の構成を形成して、炭化珪素半導体装置４００が完成する。
なお、低抵抗層２３の形成においては、半導体層１５の表面から垂直にドナーイオンを注入し、保護層７の側面の少なくとも一部に接するように低抵抗層２３を形成してもよい。
このように構成された炭化珪素半導体装置４００の効果について説明する。
接続層８はトレンチ６の側方に形成されるため、チャネルとオン電流経路の近傍に形成されているといえる。このため、接続層８側面に接するドリフト層２よりも高濃度の低抵抗層２３が設けられることにより、接続層８からドリフト層２に向かって伸びる空乏層の幅が縮小され、当該部分のＪＦＥＴ抵抗を低減することができる。これにより、ドリフト層２を介して向かい合う接続層８の間の領域のＪＦＥＴ抵抗を低減することができる。このようにして、接続層８が形成されているトレンチ６の延在方向と直行する方向において隣り合う接続層８の距離を縮めることができる。すなわち、トレンチ６の間隔およびセルピッチを縮めることができるため、オン抵抗を低減できるとともに、デバイスオフ時の保護層７底部近傍への電界集中が抑制され、耐圧を向上することができるという効果を奏する。
また、低抵抗層２３によりＪＦＥＴ抵抗が低減されることで、接続層８が形成されているトレンチ６の延在方向において隣り合う接続層８の間隔を縮めることができる。これにより、デバイスオフ時には接続層８底部への電界集中を抑制して耐圧を向上することができ、さらに保護層７が接続層８に接する総面積を大きくできるため、保護層７とソース電極１２との間の抵抗を低減できる結果、スイッチング時の損失を低減することができる効果を奏する。
実施の形態４の炭化珪素半導体装置の変形例について、図２９を用いて説明する。図２９は、本実施の形態の炭化珪素半導体装置４００を変形した炭化珪素半導体装置を示す平面図である。
図２９に示すように、接続層８のトレンチ６の側面と対向する第１の側面はドリフト層２に接し、第１の側面と交差する第２の側面および第２の側面に対向する第３の側面に接するように、低抵抗層２３が設けられてもよい。このとき、チャネルが形成される活性領域内において、接続層８に接しないトレンチ６の側面は低抵抗層２３に覆われていることが好ましい。
このように構成された炭化珪素半導体装置４００にあっては、接続層８周辺のＪＦＥＴ抵抗をさらに低減できるという効果を奏する。低抵抗層２３は、接続層８のトレンチ６と対向する側面に形成された場合には、セルピッチを縮小することができるため、オン抵抗の低減と耐圧の向上を両立することができる。さらに、トレンチ６の延在方向に離間して接続層８が形成される場合において、接続層８間に低抵抗層２３が形成される場合には、接続層８の間隔を狭め、保護層７と接続層８の接続面積拡大によるスイッチング損失を低減することができ、かつ、各接続層底面の電界強度を低減することができる効果を奏する。
実施の形態５．
本実施の形態は、上述した実施の形態１から４にかかる炭化珪素半導体装置を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態５として、三相のインバータに本発明を適用した場合について説明する。
図３０は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図３０に示す電力変換システムは、電源５１０、電力変換装置５００、負荷５２０から構成される。電源５１０は、直流電源であり、電力変換装置５００に直流電力を供給する。電源５１０は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源５１０を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置５００は、電源５１０と負荷５２０の間に接続された三相のインバータであり、電源５１０から供給された直流電力を交流電力に変換し、負荷５２０に交流電力を供給する。電力変換装置５００は、図３０に示すように、直流電力を交流電力に変換して出力する主変換回路５０１と、主変換回路５０１の各スイッチング素子を駆動する駆動信号を出力する駆動回路５０２と、駆動回路５０２を制御する制御信号を駆動回路５０２に出力する制御回路５０３とを備えている。
負荷５２０は、電力変換装置５００から供給された交流電力によって駆動される三相の電動機である。なお、負荷５２０は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置５００の詳細を説明する。主変換回路５０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源５１０から供給される直流電力を交流電力に変換し、負荷５２０に供給する。主変換回路５０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路５０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路５０１の各スイッチング素子には、上述した実施の形態１から４のいずれかにかかる半導体装置を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路５０１の３つの出力端子は、負荷５２０に接続される。
駆動回路５０２は、主変換回路５０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路５０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路５０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路５０３は、負荷５２０に所望の電力が供給されるよう主変換回路５０１のスイッチング素子を制御する。具体的には、負荷５２０に供給すべき電力に基づいて主変換回路５０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路５０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路５０２に制御指令（制御信号）を出力する。駆動回路５０２は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路５０１のスイッチング素子として実施の形態１から４にかかる炭化珪素半導体装置を適用するため、高効率な動作を実現することができる。
本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本発明を適用することも可能である。
また、本開示における電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
なお、各実施の形態を、適宜、組み合わせたり、変形や省略することも、本開示の範囲に含まれる。
１ 基板、２ ドリフト層、３ ボディ領域、４ ボディコンタクト領域、５ ソース領域、６ トレンチ、７ 保護層、８ 接続層、９ 電界緩和層、１０ ゲート絶縁膜、１１ ゲート電極、１２ ソース電極、１３ ドレイン電極、１４ 層間絶縁膜、１５ 半導体層、１７ テール領域、１８ 電流拡散層、２１ 第１ドリフト層、２２ 第２ドリフト層、２３ 低抵抗層、１００、１０１、１０２、２００、３００、４００ 炭化珪素半導体装置、５００ 電力変換装置、５０１ 主変換回路、５０２ 駆動回路、５０３ 制御回路、５１０ 電源、５２０ 負荷

Claims (12)

  1. 第１導電型の基板と、
    前記基板上に設けられ、炭化珪素からなる第１導電型のドリフト層と、
    前記ドリフト層上に設けられた第２導電型のボディ領域と、
    前記ボディ領域上に設けられた第１導電型のソース領域と、
    前記ソース領域に接続されたソース電極と、
    前記ボディ領域および前記ソース領域を貫通し、底面が前記ドリフト層中に位置するトレンチの内面に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記トレンチ内に設けられたゲート電極と、
    前記ゲート絶縁膜の下方に設けられた第２導電型の保護層と、
    前記ドリフト層内に設けられ、前記保護層と前記ボディ領域とに接する第２導電型の接続層と、
    前記接続層の底面に接して前記接続層より下方に設けられ、前記接続層よりも第２導電型の不純物濃度が低い第２導電型の電界緩和層と、
    を備えた炭化珪素半導体装置。
  2. 前記電界緩和層の第２導電型の不純物濃度は、前記保護層の第２導電型の不純物濃度よりも低いこと
    を特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 前記保護層は、
    前記トレンチの底面側に設けられ、前記ボディ領域よりも第２導電型の不純物濃度が高い高濃度保護層と、
    前記高濃度保護層の下方に接して設けられ、前記高濃度保護層よりも第２導電型の不純物濃度が低い低濃度保護層と、から構成されること
    を特徴とする請求項１または２に記載の炭化珪素半導体装置。
  4. 前記接続層の側面に接して設けられ、前記ドリフト層よりも第１導電型の不純物濃度が高い第１導電型の低抵抗層をさらに有すること
    を特徴とする請求項１から３のいずれか１項に記載の炭化珪素半導体装置。
  5. 前記電界緩和層は、前記保護層の底面に接すること
    を特徴とする請求項１から４のいずれか１項に記載の炭化珪素半導体装置。
  6. 前記接続層は、前記トレンチを介して互いに対向するように設けられ、
    前記電界緩和層は、前記トレンチを介して対向する前記接続層の底面および前記保護層の底面に接して前記保護層の下方で繋がって設けられること
    を特徴とする請求項１から５のいずれか１項に記載の炭化珪素半導体装置。
  7. 前記電界緩和層の幅が前記接続層の幅以下であること
    を特徴とする請求項１から４のいずれか１項に記載の炭化珪素半導体装置。
  8. 前記ドリフト層は、第１ドリフト層と第２ドリフト層の二層から構成されること
    を特徴とする請求項１から７のいずれか１項に記載の炭化珪素半導体装置。
  9. 請求項１から８のいずれか１項に記載の炭化珪素半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記炭化珪素半導体装置に駆動信号を出力する駆動回路と、
    前記駆動回路に制御信号を出力する制御回路と、
    を備えた電力変換装置。
  10. 基板上に炭化珪素からなる第１導電型の半導体層を形成する工程と、
    前記半導体層内の上部に第２導電型のボディ領域を形成する工程と、
    前記ボディ領域の表面に第１導電型のソース領域を形成する工程と、
    前記ソース領域の表面から前記ボディ領域を貫通するトレンチを形成する工程と、
    前記トレンチの内面にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜を介して前記トレンチ内にゲート電極を形成する工程と、
    前記ゲート絶縁膜の下方に第２導電型の保護層を形成する工程と、
    前記保護層の側方領域に傾斜イオン注入することにより第２導電型の電界緩和層を形成する工程と、
    前記電界緩和層の上方領域に傾斜イオン注入することにより、前記電界緩和層よりも第２導電型の不純物濃度が高い第２導電型の接続層を形成する工程と、
    を含む炭化珪素半導体装置の製造方法。
  11. 前記接続層は、前記ソース領域の表面に垂直な方向から角度θ１の傾斜をつけた傾斜イオン注入により形成され、
    前記電界緩和層は、前記ソース領域の表面に垂直な方向から角度θ２の傾斜をつけた傾斜イオン注入により形成され、
    前記角度θ１は前記角度θ２よりも大きいこと
    を特徴とする請求項１０に記載の炭化珪素半導体装置の製造方法。
  12. 基板上に炭化珪素からなる第１導電型の第１ドリフト層を形成する工程と、
    前記第１ドリフト層内に第２導電型の電界緩和層を形成する工程と、
    前記第１ドリフト層内の上部において前記電界緩和層の表面に接するように、前記電界緩和層よりも第２導電型の不純物濃度が高い第２導電型の接続層の一部を形成する工程と、
    前記電界緩和層および前記接続層が形成された領域の一部に保護層を形成する工程と、
    前記第１ドリフト層上に第１導電型の第２ドリフト層をエピタキシャル結晶成長により形成する工程と、
    前記第２ドリフト層内の上部に第２導電型のボディ領域を形成する工程と、
    前記ボディ領域の表面に第１導電型のソース領域を形成する工程と、
    前記ソース領域の表面から前記ボディ領域を貫通するトレンチを形成する工程と、
    前記接続層の一部と表面側で接するように、前記第２ドリフト層内に前記接続層の他部を形成する工程と、
    前記トレンチの内面にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜を介して前記トレンチ内にゲート電極を形成する工程と、
    を含む炭化珪素半導体装置の製造方法。
JP2021561074A 2019-11-28 2019-11-28 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 Active JP7170910B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/046600 WO2021106152A1 (ja) 2019-11-28 2019-11-28 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2021106152A1 JPWO2021106152A1 (ja) 2021-06-03
JP7170910B2 true JP7170910B2 (ja) 2022-11-14

Family

ID=76130479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021561074A Active JP7170910B2 (ja) 2019-11-28 2019-11-28 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20220406897A1 (ja)
JP (1) JP7170910B2 (ja)
CN (1) CN114730802A (ja)
DE (1) DE112019007917T5 (ja)
WO (1) WO2021106152A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017112161A (ja) 2015-12-15 2017-06-22 三菱電機株式会社 半導体装置
WO2018225600A1 (ja) 2017-06-06 2018-12-13 三菱電機株式会社 半導体装置および電力変換装置
JP2019079833A (ja) 2017-10-19 2019-05-23 トヨタ自動車株式会社 スイッチング素子とその製造方法
WO2019186785A1 (ja) 2018-03-28 2019-10-03 三菱電機株式会社 炭化珪素半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017112161A (ja) 2015-12-15 2017-06-22 三菱電機株式会社 半導体装置
WO2018225600A1 (ja) 2017-06-06 2018-12-13 三菱電機株式会社 半導体装置および電力変換装置
JP2019079833A (ja) 2017-10-19 2019-05-23 トヨタ自動車株式会社 スイッチング素子とその製造方法
WO2019186785A1 (ja) 2018-03-28 2019-10-03 三菱電機株式会社 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2021106152A1 (ja) 2021-06-03
US20220406897A1 (en) 2022-12-22
DE112019007917T5 (de) 2022-09-08
CN114730802A (zh) 2022-07-08
JPWO2021106152A1 (ja) 2021-06-03

Similar Documents

Publication Publication Date Title
CN110709997B (zh) 半导体装置以及电力变换装置
US11637184B2 (en) Silicon carbide semiconductor device, power converter, method of manufacturing silicon carbide semiconductor device, and method of manufacturing power converter
US10784349B2 (en) Semiconductor device
US11158704B2 (en) Semiconductor device and power conversion device
US11063122B2 (en) Silicon carbide semiconductor device and power conversion device
JP6874158B2 (ja) 炭化珪素半導体装置および電力変換装置
WO2017175460A1 (ja) 半導体装置および電力変換装置
JP6981585B1 (ja) 半導体装置、電力変換装置、および半導体装置の製造方法
JPWO2019124384A1 (ja) 炭化珪素半導体装置および電力変換装置
JP6377309B1 (ja) 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法
JP7170910B2 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JP7094439B2 (ja) 炭化珪素半導体装置および電力変換装置
WO2022091218A1 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
JP7330396B2 (ja) 半導体装置及び電力変換装置
WO2024024073A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
WO2023286235A1 (ja) 炭化珪素半導体装置および電力変換装置
JP2018064022A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221101

R150 Certificate of patent or registration of utility model

Ref document number: 7170910

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150