DE4002435A1 - Zellulares halbleiterleistungsbauteil - Google Patents

Zellulares halbleiterleistungsbauteil

Info

Publication number
DE4002435A1
DE4002435A1 DE4002435A DE4002435A DE4002435A1 DE 4002435 A1 DE4002435 A1 DE 4002435A1 DE 4002435 A DE4002435 A DE 4002435A DE 4002435 A DE4002435 A DE 4002435A DE 4002435 A1 DE4002435 A1 DE 4002435A1
Authority
DE
Germany
Prior art keywords
zones
layer
zone
cells
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE4002435A
Other languages
English (en)
Inventor
Jacques Arnould
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telemecanique SA
Original Assignee
La Telemecanique Electrique SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by La Telemecanique Electrique SA filed Critical La Telemecanique Electrique SA
Publication of DE4002435A1 publication Critical patent/DE4002435A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5286Arrangements of power or ground buses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708Emitter or collector electrodes for bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304Base electrodes for bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Photovoltaic Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung bezieht sich auf ein neues, in Zellen unterteiltes Halbleiterbauteil für hohe Leistung.
Insbesondere bezieht sich die Erfindung auf ein zellulares Halbleiterleistungsbauteil mit einer Vielzahl von N- bzw. P-leitenden diffundierten Zonen (Diffusionszonen) an der Ober­ fläche eines jeweils P- bzw. N-leitenden Substrates, wobei in der Oberfläche des Substrates eine Vielzahl von Diffusions­ zonen und Zonen mit hervortretendem Substrat (Substratzonen) ausgebildet ist und diese Zonen relativ zueinander in Form eines Rasters aus miteinander abwechselnden N- und P-leiten­ den Zellen angeordnet sind. Dabei sind die Zellen jedes Leitungstyps alle untereinander und mit einem gemeinsamen Leiterbereich verbunden, welcher jeweils eine der Anschluß­ flächen bzw. -bereiche des Bauteiles bildet.
Ein besonderes derartiges Bauteil ist aus der FR-A 25 45 654 bekannt und bietet als Vorteile gegenüber anderen Bauteilen der gleichen Art gute Leistungen bezüglich Spannung und Frequenz sowie eine vollständig homogene Stromzufuhr zu allen Zellen des Rasters.
Wenn jedoch die Strombeaufschlagung des Bauteiles erhöht werden soll, wird die Zahl der einzelnen Zellen und damit die Größe der Oberfläche des Plättchens und der Leiter­ schichten vervielfacht. Die Strompfade zwischen einem Anschluß für die Stromzufuhr und den von diesem Anschluß weiter entfernten Zellen werden damit deutlich verlängert. Sie zeigen dementsprechend einen starken elektrischen Widerstand, der einen merklichen Spannungsabfall bewirkt.
Nach der vorgenannten Patentanmeldung können in der Praxis Bauteile verwirklicht werden, die bei entsprechend einer Rasterteilung von einigen zehn Mikron verteilten Zellen eine Oberfläche besitzen, welche auf einige zehn Quadratmilli­ meter begrenzt ist.
Eine derzeit angewandte Lösung zur Realisierung von Bauteilen, welche eine erhöhte Strombelastbarkeit aufweisen, besteht nun darin, eine Vielzahl von Bauteilen mit verminderter Größe herzustellen, diese aneinanderzusetzen und miteinander durch Verdrahtung der Leiterbereiche des gleichen Leitungstyps jedes der einzelnen Bauteile zu verbinden. Diese bekannte Lösung ist langwierig und umständlich bei der Herstellung und darüber hinaus wenig betriebssicher.
Mit der vorliegenden Erfindung sollen nun diese Nachteile der bisherigen Technik ausgeräumt und ein zellulares Halb­ leiterbauteil geschaffen werden, welches deutlich größere Ströme aufnehmen bzw. beherrschen kann und eine deutlich größere Zahl von Zellen auf einem halbleitenden Plättchen mit proportional vergrößerten Abmessungen aufweist, ohne daß die Stromwege zu oder von den verschiedenen Zellen einen größeren elektrischen Widerstand zeigen.
Ein weiteres Ziel der Erfindung besteht darin, in einem Halbleiterleistungsbauteil die Notwendigkeit bzw. den Umfang einer Verkabelung zu vermeiden bzw. zu vermindern.
Diese Aufgabe wird erfindungsgemäß mit einem zellularen mehrschichtigen Halbleiterleistungsbauteil gelöst, welches eine Vielzahl von N- bzw. P-leitenden diffundierten Zonen (Diffusionszonen) an der Oberfläche eines jeweils P- bzw. N-leitenden Substrates aufweist, dergestalt, daß in der Oberfläche des Substrates eine Vielzahl von Diffusionszonen und Zonen mit hervortretendem Substrat (Substratzonen) ausge­ bildet ist, welche relativ zueinander in Form eines Rasters aus miteinander abwechselnden N- und P-leitenden Zellen angeordnet sind; außerdem besitzt das Halbleiterleistungs­ bauteil Mittel zur Verbindung aller Zellen jedes Leitungs­ types untereinander sowie mit jeweils einem Anschlußbereich des Bauteiles. Dabei ist die Erfindung durch folgende Merkmale gekennzeichnet:
  • - eine erste Leiterschicht, welche sich über der Oberfläche des Substrates erstreckt und diesem gegenüber isoliert ist, ist in ersten Grenzzonen gemäß ersten vorgegebenen Mustern in erste und zweite miteinander abwechselnde Zonen unterteilt, welche rasterartig und voneinander isoliert angeordnet sind, dabei ist diese erste Leiter­ schicht mittels erster Kontaktierungsleiter innerhalb ihrer ersten Zonen mit jeder der darunterliegenden N-leitenden Zellen und innerhalb ihrer zweiten Zonen mit jeder der darunterliegenden P-leitenden Zellen verbunden,
  • - eine zweite Leiterschicht, welche sich über der ersten Schicht erstreckt und dieser gegenüber isoliert ist, ist ebenfalls, gemäß zweiten vorgegebenen Mustern, in erste und zweite miteinander abwechselnde Zonen unterteilt, welche rasterartig, voneinander isoliert und jeweils die ersten und zweiten Zonen der ersten Leiter­ schicht überdeckend angeordnet sind, dabei ist diese zweite Leiterschicht innerhalb ihrer ersten Zonen mit jeder der darunterliegenden P-leitenden Zellen und inner­ halb ihrer zweiten Zonen mit jeder der darunterliegenden N-leitenden Zellen über zweite Kontaktierungsleiter verbunden, welche im Bereich jeder der Zellen die erste Schicht, dieser Schicht gegenüber isoliert bleibend und ohne Unterbrechung bzw. Störung des elektrischen Zusammen­ hangs derselben, durchsetzen,
  • - die erste und die zweite Schicht sind untereinander in den genannten ersten Grenzzonen in der Weise verbunden, daß jede der ersten und zweiten Zonen der ersten Schicht innerhalb der genannten Grenzzonen jeweils mit den benach­ barten zweiten bzw. ersten Zonen der zweiten Schicht ver­ bunden sind,
  • - eine dritte Leiterschicht, welche sich über der zweiten Schicht erstreckt und dieser gegenüber isoliert ist, ist in einer zweiten Grenzzone gemäß einem dritten vorge­ gebenen Muster in eine erste und eine davon isolierte zweite Zone unterteilt, dabei ist diese dritte Leiter­ schicht innerhalb ihrer ersten Zone mit jeder der darunterliegenden zweiten Zonen der zweiten Schicht und innerhalb ihrer zweiten Zone mit jeder der darunter­ liegenden ersten Zonen der zweiten Schicht über dritte Kontaktierungsleiter verbunden,
  • - eine vierte Leiterschicht, welche sich über der dritten Schicht erstreckt und dieser gegenüber isoliert ist, ist ebenfalls in der zweiten Grenzzone gemäß einem vierten vorgegebenen Muster in eine erste und eine davon isolierte zweite Zone unterteilt, und diese Zonen überdecken jeweils die erste Zone und die zweite Zone der dritten Leiterschicht, dabei ist diese vierte Leiter­ schicht innerhalb ihrer ersten Zone mit jeder der darunter­ liegenden ersten Zonen der zweiten Schicht und innerhalb ihrer zweiten Zone mit jeder der darunterliegenden zweiten Zone der zweiten Schicht über vierte Kontaktierungsleiter verbunden, die im Bereich jeder der Zellen die dritte Schicht, dieser Schicht gegenüber isoliert bleibend und ohne Unterbrechung bzw. Störung des elektrisch leitenden Zusammenhangs derselben, durchsetzen,
  • - die dritte und vierte Schicht sind untereinander in der genannten zweiten Grenzzone in der Weise verbunden, daß die erste und zweite Zone der dritten Schicht innerhalb der genannten Grenzzone jeweils mit der zweiten bzw. der ersten Zone der vierten Schicht verbunden sind, wobei diese letzteren Zonen je eine Anschlußbahn bzw. einen Anschluß­ bereich des Bauteiles bilden, und
  • - die Dicke der dritten und vierten Schicht ist größer als diejenige der ersten und zweiten Schicht, und die dritten und vierten Kontaktierungsleiter besitzen größere Dimen­ sionen bzw. Querschnitte als die ersten und zweiten Kontaktierungsleiter.
Vorzugsweise besitzt das erfindungsgemäße Bauteil noch - ganz oder teilweise - die folgenden Merkmale:
  • - die ersten und zweiten Muster sind einander nicht über­ deckend angeordnet, so daß bei der ersten und zweiten Schicht eine der einen dieser Schichten zugehörige erste Zone und eine der jeweils anderen Schicht zugehörige zweite Zone, welche jeweils auf der einen und der anderen Seite einer ersten Grenzzone liegen, einander jeweils an vorspringenden Bereichen überlappen, zwischen denen eine leitende Verbindung vorhanden ist; auch die dritten und vierten Muster sind einander nicht überdeckend angeord­ net, so daß bei der dritten und vierten Schicht die der einen dieser Schichten zugeordnete erste Zone und die der anderen Schicht zugeordnete zweite Zone, welche jeweils auf der einen und der anderen Seite der zweiten Grenzzone liegen, einander jeweils an vorspringenden Bereichen überlappen, zwischen denen eine leitende Verbindung vorhanden ist;
  • - das Raster der Zellen und das Raster der Leiterzonen der ersten und zweiten Schicht sind jeweils in zumindest einer zu den ersten und zweiten Grenzzonen parallelen Richtung periodisch; die ersten und dritten Muster sind regelmäßige Muster, deren Rastermaße den Rastermaßen bzw. Teilungen der jeweiligen Raster entsprechen; und die zweiten und vierten Muster sind jeweils mit den ersten und dritten Mustern identisch, jedoch zu diesen bezüglich der Richtungen bzw. Achsen der jeweiligen Grenzzonen symmetrisch;
  • - das Raster der Zellen bildet ein Schachbrettmuster;
  • - das Raster der Leiterzonen der ersten und zweiten Schicht bildet ein Schachbrettmuster, dessen Achsen parallel zu denjenigen des Schachbrettmusters der Zellen ausgerichtet sind;
  • - das Raster der Leiterzonen der ersten und zweiten Schicht bildet ein Muster aus parallelen alternierenden Streifen mit einer zur einen Achse des Schachbrettmusters der Zellen parallelen Richtung;
  • - die Anschlußbereiche sind voneinander durch eine gerad­ linige oder kreisförmige Grenzzone abgetrennt;
  • - die Muster der zweiten Grenzzone haben eine größere Amplitude und eine größere Wellenlänge als die der ersten Grenzzonen; die Amplitude und die Wellenlängen dieser Muster sind so bestimmt, daß sie sich für die erheblichen Dicken der dritten und vierten Leiterschicht eignen.
In der Praxis ermöglicht es die vorliegende Erfindung, Halb­ leiterleistungsbauteile zu realisieren, welche bei gleichem Raumteilungsmaß für die Zellen wie beim Stand der Technik eine Oberfläche haben, deren Größe mehrere Quadratzentimeter erreichen kann, ohne daß die eingangs beim Stand der Technik geschilderten Probleme auftreten.
Weitere Merkmale, Aufgaben bzw. Ziele und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden detaillierten Beschreibung einer bevorzugten Ausführungs­ form der Erfindung noch deutlicher, welche beispielhaft anhand der Zeichnung dargestellt wird.
Die Fig. 1a bis 1c und 2a bis 2c sind schematisierte Darstellungen von Horizontalschnitten des erfindungs­ gemäßen Halbleiterbauteils für drei verschiedene Schnitt­ ebenen in Dickenrichtung des Bauteiles sowie für zwei unterschiedliche Ausführungsformen;
die Fig. 3 stellt einen schematisierten Querschnitt einer Ausführungsform des Bauteiles gemäß den Fig. 1a, 2b und 1c entsprechend den Schnittlinien III-III dar; und
die Fig. 4a und 4b zeigen perspektivische, aufgerissene Ansichten eines Ausführungsbeispieles des erfindungsgemäßen Bauteiles in zwei unterschiedlichen Maßstäben.
Soweit möglich, werden die gleichen Bezugszahlen wie in der FR-A 25 45 654 benutzt. Diese Druckschrift wird in der vorliegenden Beschreibung als Referenz bzw. Grundlage benutzt, und für mehrere Details der Herstellung des erfindungsgemäßen Bauteiles wird auf diese Druckschrift Bezug genommen, soweit die Erfindung auf den in dieser Druckschrift dargestellten Prinzipien aufbaut.
Das dargestellte Bauteil ist ein bipolarer NPN-Leistungs­ transistor, welcher ein Halbleitersubstrat 10, hier P-leitend, besitzt, in welchem eine Vielzahl von N-leitenden Zonen 11 eindiffundiert sind, die entsprechend einem regelmäßigen Raster angeordnet sind, wie in der FR-A 25 45 654. Die Diffusionszonen 11 wechseln mit Substratzonen 12, an denen das Substrat hervortritt, nach Art eines Schach­ brettmusters ab. Das Rastermaß dieses Musters kann beispielsweise mehrere zehn Mikron betragen.
Auf dem Substrat ist eine erste Verbindungsebene vorgesehen. Diese besitzt eine erste Isolierschicht 20, eine untere Leiterschicht 30, eine zweite Isolierschicht 40 und eine obere Leiterschicht 50, wobei die allgemeine Anordnung prinzipiell der FR-A 25 45 654 folgt.
Gemäß einem ersten wesentlichen Merkmal der Erfindung soll die erste Verbindungsebene nicht die zwei Anschlußleiter­ bereiche bilden, sondern ein zweites Raster schaffen, welches ein wesentlich größeres Rastermaß als die einzelnen Zellen des Substrates aufweist und von leitenden Zonen gebildet wird, welche abwechselnd mit den darunterliegenden P- und N-leitenden Zellen verbunden sind. Diese Zonen sind in der Fig. 1b mit dem Bezugszeichen 50 b und 50 e gekennzeich­ net und entsprechen jeweils der Basis und dem Emitter des Transistors. Das Rastermaß des zweiten Musters liegt größen­ ordnungsmäßig zwischen mehreren Bruchteilen eines Millimeters und mehreren Millimetern. Das zweite Muster kann entweder als Streifenmuster (Fig. 1b) oder als Schachbrettmuster (Fig. 2b) ausgebildet sein.
Gemäß einem zweiten wesentlichen Merkmal der Erfindung ist im Halbleiter eine zweite Verbindungsebene vorgesehen, welche die Aufgabe hat, alle Leiterzonen des gleichen Leitungstyps (Zonen 50 b bzw. 50 e) mit zwei äußeren Leiterbereichen 90 b bzw. 90 e zu verbinden, die die Anschlußbereiche bilden.
Bei einem ersten Ausführungsbeispiel (Fig. 1c) nehmen die Bahnen 90 b und 90 e jeweils etwa die Hälfte des Plättchens ein, wobei sie gegeneinander durch eine diametral angeordnete Grenzzone isoliert sind. Das Plättchen kann eine Oberfläche in der Größenordnung mehrerer Quadratzentimeter besitzen.
Bei einer zweiten Ausführungsform (Fig. 2c), welche eine schnelle Herstellung des Bauteiles erleichtert, sind die Bereiche 90 b und 90 e konzentrisch zueinander angeordnet. Der Basisbereich 90 b besitzt eine deutlich kleinere Ober­ fläche als der Emitterbereich 90 e, wodurch die Beherrschung deutlich größerer Stromstärken begünstigt wird.
Die Ausführungsformen der Fig. 1c und 2c können jeweils auf der Grundlage der in der einen oder anderen der Fig. 1b und 2b dargestellten Muster verwirklicht werden.
Wohlgemerkt kann auch jede andere Ausführungsform vorgesehen werden, wie in der vorgenannten FR-A 25 45 654 beschrieben wird. Die jeweiligen Geometrien der P- und N-leitenden Zonen des Substrates, der Leiterzonen der ersten Ebene und der Anschlußleiterbahnen der zweiten Ebene können relativ unab­ hängig voneinander konzipiert werden.
In Fig. 3 ist schematisiert das Prinzip der Anordnung sowie der Verbindung der verschiedenen Leiterschichten 30, 50, 70, 90 sowie der Isolierschichten 20, 40 bzw. 60, 80 der ersten bzw. zweiten Ebene dargestellt. Die zwei Leiterbereiche 90 b, 90 e sind einerseits mit Verbindungsanschlüssen und andererseits jeweils mit allen Leiterzonen 50 b bzw. 50 e und damit jeweils mit allen P- bzw. N-leitenden Zellen des Substrates verbunden. Die Dicke der Schichten 70 und 90 ist deutlich größer als die der Schichten 30 und 50; die Dicke der Isolierschichten 60 und 80 kann dagegen gleiche Größenordnung wie die Isolier­ schichten 20 und 40 haben, wie weiter unten ersichtlich wird.
Die Fig. 4a zeigt im Detail, in aufgerissener perspektivi­ scher Darstellung die in der FR-A 25 45 654 beschriebene Struktur, wobei die gleichen Bezugszahlen verwendet werden. Somit kann vorteilhaft auf den Beschreibungsteil dieser Patentanmeldung Bezug genommen werden. Auch wenn in der Fig. 4a zum Zwecke der Übersichtlichkeit nur eine einzige Leiterzone 50 b und eine einzige Leiterzone 50 e, beide von­ einander durch eine geradlinige Grenzzone ZF getrennt, dargestellt sind, so besitzt der Halbleiter in der Praxis eine Vielzahl derartiger Leiterzonen. Die ersten und zweiten Leiterschichten 30 und 50 sind durch eine Vielzahl von Grenzzonen ZF in Zonen unterteilt, wobei entweder ein Muster aus parallelen Streifen oder ein Schachbrettmuster gebildet wird. Im dargestellten Falle handelt es sich um ein Schach­ brettmuster. In Fig. 4a sind die den Übergängen 53 zwischen den Leiterzonen 50 b und 50 i zugeordneten Wellenlinien sicht­ bar; sie besitzen eine Amplitude entsprechend der halben Breite der Grenzzone ZF und eine Wellenlänge entsprechend dem Raster des Musters der Zellen. In der Praxis bewirkt der Maßstabsunterschied zwischen den Fig. 4a und 4b (typi­ scherweise ein Verhältnis bis zu etwa 100), daß diese Wellen­ linien in der Fig. 4b nicht wahrnehmbar sind. Diese zeigt das diffundierte Substrat 10, die erste Verbindungsebene 100 und die zweite Verbindungsebene 200, welche die Isolierschicht 60, die dritte Leiterschicht 70, die Isolierschicht 80 und die vierte Leiterschicht 90 umfaßt.
Soweit die Elemente der Fig. 4b denjenigen der Fig. 4a entsprechen, werden die gleichen Bezugszahlen, jedoch um 40 erhöht, verwendet. Darüber hinaus werden einige als Bezugszeichen verwendete Buchstaben mit einem "Strich" versehen. Die Beschreibung der FR-A 25 45 654 bleibt dann bei diesen Bezugszahlen richtig bzw. von Interesse, soweit die Ausbildung und die Herstellung der äußeren Ebene 200 des Leistungshalbleiters betroffen ist.
Die über den Leiterzonen 50 b und 50 e aufgebrachte Isolier­ schicht 60 besitzt eine Serie von im Bereich jeder der darunterliegenden Zonen 50 b und 50 e angeordneten Öffnungen 61 sowie nicht dargestellte Öffnungen im Bereich dieser Zonen innerhalb einer Grenzzone ZF′, welche beiderseits einer Achse gg′ angeordnet ist und das Bauteil in zwei Bereiche ZB′ und ZE′ unterteilt.
Die Grenzzone ZF′ ist ein geradliniger Streifen mit der Breite einer Leiterzone 50 b oder 50 e.
Die untere Leiterschicht bzw. die dritte Schicht 70 wird auf dem gesamten Bauteil aufgebracht und verbindet damit in diesem Augenblick die Gesamtheit der Leiterzonen 50 b und 50 e über die Öffnungen 61.
Danach werden Stifte 71 im Bereich jeder Zone 50 e im Gebiet ZE′ und im Bereich jeder Zone 50 b im Gebiet ZB′ herausgetrennt. Das Separieren jedes Kontaktes bzw. Inselchens 71 erfolgt durch Ausbildung einer ringförmigen Nut 72, welche - die gesamte Dicke der Schicht 70 durchsetzend - ausgeräumt wird. Auf diese Weise werden in der Zone ZE′ die Leiterzonen 50 b alle über die Schicht 70 miteinander verbunden, und alle die Leiterzonen 50 e sind isoliert. In der Zone ZB′ gilt das Umgekehrte.
Während dieses Herstellungsschrittes wird in der Schicht 40 eine fortlaufende Nut 73 hergestellt, die die Schicht 70 in der Grenzzone ZF′ in zwei voneinander isolierte Schicht­ hälften unterteilt, welche jeweils die Zonen ZE′ bzw. ZB′ überdecken.
Diese Nut 73 hat vorzugsweise eine periodische Sinusform, wie es dargestellt ist, wobei die Amplitude der halben Breite der Zone ZF′ und die Periode bzw. Wellenlänge dem Rastermaß des Rastermusters der Zonen 50 b und 50 e entspricht. Ebenso wie die Nut 33 in Fig. 4a kann die Nut 73 jede andere Form besitzen, vorausgesetzt, daß sie eine Wechselfolge aus vorspringenden Zonen 74 und 74′ bildet, welche jeweils zu der Schichthälfte der Zone ZE′ bzw. der Schichthälfte der Zone ZB′ zugehören.
Nachfolgend wird auf dem gesamten Bauteil eine Isolierschicht 80 aufgebracht, sodann werden durch Materialabtrag bzw. Ätzung die Spitzen 81 jedes der Kontakte 71 freigelegt. Während die­ ses Herstellungsabschnittes werden gleichzeitig zusätzliche Öffnungen 82 und 82′ längs der Grenzzone ZF′ beiderseits der vorangehend hergestellten Nut freigelegt. Die Öffnungen 82 sind den vorspringenden Bereichen 74 der Zone ZE′ zugeordnet, während die Öffnungen 82′ den vorspringenden Bereichen 74′ der Zone ZB′ zugeordnet sind.
Eine vierte Leiterschicht 90 wird danach auf dem gesamten Bauteil aufgebracht und sichert die elektrische Verbindung zwischen allen Kontakten 71 des Bauteiles und sämtlichen zusätzlichen Öffnungen 82 und 82′, die vorausgehend herge­ stellt wurden.
Der letzte Schritt bei der Herstellung des Bauteiles besteht darin, längs der Zone ZF′ eine zweite Nut 93 herzu­ stellen, welche die gesamte Dicke der Schicht 90 durchsetzt. Diese Schicht 90 wird damit in zwei voneinander elektrisch isolierte Schichthälften unterteilt.
Die Nut 93 wird in einer gegenüber der Nut 73 versetzten Form hergestellt, derart, daß die Paare der unteren und oberen leitenden Schichthälften, welche jeweils beiderseits der Grenzzone angeordnet sind, jeweils zumindest eine Überlappungszone im Bereich der zusätzlichen Öffnungen 82 und 82′ aufweisen. Dies bedeutet, daß die vorspringenden Bereiche 74 und 94 einander im Bereich der Öffnungen 82 und die vorspringenden Bereiche 74′ und 94′ einander im Bereich der Öffnungen 82′ überlappen.
Dementsprechend ist die Schichthälfte 90 e der Zone ZE′ über die Öffnungen 82′ in Kontakt mit der Schichthälfte 70 e auf der ZB′-Seite der Schicht 70. Dies bedeutet, daß die beiden Schichthälften jeweils in elektrischem Kontakt mit allen den darunterliegenden Leiterzonen 50 e (mit N-Leitung) sind. Somit besteht über die Leiterbahn 90 e, welche einen Verbin­ dungsanschluß für den Emitter des Bauteiles bildet, eine Verbindung zur Gesamtheit der Zonen 50 e und damit zur Gesamtheit der N-leitenden Zonen 11 des Substrates 10.
In entsprechender Weise läßt sich zeigen, daß die Leiterbahn 90 b, welche über die Öffnungen 82 in elektrischem Kontakt mit der Schichthälfte 70 b steht, mit der Gesamtheit der Leiterzonen 50 b und damit mit der Gesamtheit der P-leitenden Substratzonen 12 des Substrates 10 verbunden ist. Diese Leiterbahn bildet hier den Anschluß der Basis des Bauteiles.
In der Praxis können die Leiterschichten 70 und 90 der zweiten Ebene 200 aus dem gleichen Material wie die Leiter­ schichten 30 und 50 der ersten Ebene hergestellt werden, beispielsweise aus Aluminium, jedoch mit einer wesentlich größeren Dicke als die letzteren, da die Stromdichten bzw. -stärken hier wesentlich größer sind. Die Muster der Grenz­ zone ZF′ besitzen eine wesentlich größere Amplitude sowie eine wesentlich größere Wellenlänge bzw. ein wesentlich größeres Rastermaß als die Muster der Grenzzonen ZF. Die Feinheit (Präzision) bei der Herstellung der Zonen ZF′ kann dementsprechend wesentlich gröber sein als es für die Her­ stellung der Zonen ZF notwendig ist; dies ist äußerst vor­ teilhaft, weil sich auf diese Weise die für die Schichten 70 und 90 der zweiten Ebene erwünschten großen Dicken ohne Schwierigkeiten herstellen lassen.
Darüber hinaus kann hervorgehoben werden, daß die Isolier­ schichten 60 und 80 in ähnlicher Weise wie die Isolier­ schichten 20 und 40 und mit der gleichen Dicke ausgebildet sein können, weil die Potentialdifferenzen, denen sie ausge­ setzt sind (im dargestellten Falle eines bipolaren NPN-Tran­ sistors die Basis-Emitter-Spannung), jeweils die gleichen sind.
In bestimmten Fällen ist es durch geeignete Änderung der Struktur der zweiten Verbindungsebene 200 des Bauteiles möglich, mehrere Bahnen bzw. Felder 90 e und mehrere Bahnen bzw. Felder 90 b herzustellen, welche untereinander entweder durch Verdrahtung oder durch geeignete Leitungswege bzw. -bahnen einer das Bauteil tragenden Platine verbunden sind.
Schließlich eignet sich die Erfindung nicht nur für bipolare Transistoren, sondern auch für andere Leistungsbauteile wie z. B. für normale schnelle Thyristoren oder, insbesondere, für Thyristoren, die durch einen Drücker geöffnet werden können sowie für bipolare Transistoren mit isolierter Zwischenelektrode (IGBT) oder für MOS-Leitungstransistoren.

Claims (9)

1. Zellulares Halbleiterleistungsbauteil mit einer Vielzahl von N- bzw. P-leitend diffundierten Zonen (Diffusions­ zonen) an der Oberfläche eines jeweils P- bzw. N-leitenden Substrates, wobei in der Oberfläche des Substrates eine Vielzahl von Diffusionszonen und Zonen mit hervortreten­ dem Substrat (Substratzonen) ausgebildet ist, welche relativ zueinander in Form eines Rasters aus miteinander abwechselnden N- und P-leitenden Zellen angeordnet sind, und mit Mitteln zur Verbindung jeweils aller Zellen jedes Leitungstyps untereinander sowie mit jeweils einer Anschluß­ leitung bzw. -bahn des Bauteiles, gekennzeichnet durch folgende Merkmale:
  • - eine erste Leiterschicht (30), welche sich über der Oberfläche des Substrates erstreckt und gegenüber dem Substrat isoliert ist, ist in ersten Grenzzonen (ZF) gemäß ersten vorgegebenen Mustern (33) in erste und zweite miteinander abwechselnde Zonen (30 e, 30 b) unter­ teilt, welche rasterartig und voneinander isoliert angeordnet sind, dabei ist diese erste Leiterschicht mittels erster Kontaktierungsleiter innerhalb ihrer ersten Zonen mit jeder der darunterliegenden N-leitenden Zellen und innerhalb ihrer zweiten Zonen mit jeder der darunterliegenden P-leitenden Zellen verbunden,
  • - eine zweite Leiterschicht (50), welche sich über der ersten Schicht erstreckt und gegenüber dieser ersten Schicht isoliert ist, ist ebenfalls, gemäß zweiten vor­ gegebenen Mustern (53), in erste und zweite miteinander abwechselnde Zonen (50 b, 50 e) unterteilt, welche raster­ artig, voneinander isoliert und jeweils die ersten und zweiten Zonen (30 e, 30 b) der ersten Leiterschicht überdeckend angeordnet sind, dabei ist diese zweite Leiterschicht innerhalb ihrer ersten Zonen mit jeder der darunterliegenden P-leitenden Zellen und innerhalb ihrer zweiten Zonen mit jeder der darunterliegenden N-leitenden Zellen über zweite Kontaktierungsleiter (31) verbunden, welche im Bereich jeder der Zellen die erste Schicht (30), dieser Schicht gegenüber isoliert bleibend und ohne Unterbrechung bzw. Störung des elektrischen Zusammenhangs derselben, durchsetzen,
  • - die erste und die zweite Schicht (30, 50) sind unter­ einander in den genannten ersten Grenzzonen (ZF) in der Weise verbunden, daß jede der ersten und zweiten Zonen (30 e, 30 b) der ersten Schicht (30) innerhalb der genannten Grenzzonen jeweils mit den benachbarten zweiten bzw. ersten Zonen (50 e, 50 b) der zweiten Schicht (50) verbunden sind,
  • - eine dritte Leiterschicht (70), welche sich über der zweiten Schicht erstreckt und dieser gegenüber isoliert ist, ist in einer zweiten Grenzzone (ZF′) gemäß einem dritten vorgegebenen Muster (73) in eine erste und eine zweite davon isolierte Zone (70 e, 70 b) unterteilt, dabei ist diese dritte Leiterschicht innerhalb ihrer ersten Zone (70 e) mit jeder der darunterliegenden zweiten Zonen (50 e) der zweiten Schicht (50) und innerhalb ihrer zweiten Zone mit jeder der darunterliegenden ersten Zonen (50 b) der zweiten Schicht (50) über dritte Kontaktierungsleiter verbunden,
  • - eine vierte Leiterschicht (90), welche sich über der dritten Schicht (70) erstreckt und dieser gegenüber isoliert ist, ist ebenfalls in der zweiten Grenzzone (ZF′) gemäß einem vierten vorgegebenen Muster (93) in eine erste und eine davon isolierte zweite Zone (90 b, 90 e) unterteilt, und diese Zonen überdecken jeweils die erste Zone und die zweite Zone (70 e, 70 b) der dritten Leiterschicht, dabei ist diese vierte Leiterschicht innerhalb ihrer ersten Zone (90 b) mit jeder der darunterliegenden ersten Zonen (50 b) der zweiten Schicht und innerhalb ihrer zweiten Zone (90 e) mit jeder der darunterliegenden zweiten Zonen (50 e) der zweiten Schicht (50) über vierte Kontaktierungs­ leiter (71) verbunden, die im Bereich jeder der Zellen die dritte Schicht (70), dieser Schicht gegenüber isoliert bleibend und ohne Unterbrechung bzw. Störung des elektrischen Zusammenhangs derselben, durchsetzen,
  • - die dritte und vierte Schicht (70, 90) sind untereinander in der genannten zweiten Grenzzone (ZF′) in der Weise verbunden, daß die erste und zweite Zone (70 e, 70 b) der dritten Schicht (70) innerhalb der genannten Grenzzone jeweils mit der zweiten und der ersten Zone (90 e, 90 b) der vierten Schicht verbunden sind, wobei diese letzteren Zonen je eine Anschlußleitung bzw. -bahn des Bauteiles bilden, und
  • - die Dicke der dritten und vierten Schicht (70, 90) ist größer als diejenige der ersten und zweiten Schicht (30, 50), und die dritten und vierten Kontaktierungs­ leiter besitzen größere Dimensionen bzw. Querschnitte als die ersten und zweiten Kontaktierungsleiter.
2. Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß
  • - die ersten und zweiten Muster (33, 53) einander nicht überdecken, so daß bei der ersten und zweiten Schicht eine erste Zone (30 e, 50 b) der einen dieser Schichten und eine zweite Zone (50 e, 30 b) der jeweils anderen Schicht, welche (Zonen) jeweils auf der einen und der anderen Seite einer ersten Grenzzone (ZF) liegen, einander jeweils an vorspringenden Bereichen (34′, 54′; 34, 54) überlappen, zwischen denen eine leitende Verbindung vorhanden ist, und
  • - die dritten und vierten Muster (73, 93) einander nicht überdecken, so daß bei der dritten und vierten Schicht die erste Zone (70 e, 90 b) der einen dieser Schichten und die zweite Zone (90 e, 70 b) der jeweils anderen Schicht, welche (Zonen) jeweils auf der einen und der anderen Seite der zweiten Grenzzone (ZF′) liegen, einander an jeweils vorspringenden Bereichen (74, 94; 74′, 94′) überlappen, zwischen denen eine leitende Verbindung vorhanden ist.
3. Bauteil nach Anspruch 2, dadurch gekennzeichnet, daß das Raster der Zellen (11, 12) und das Raster der Leiterzonen der ersten und zweiten Schicht (30, 50) jeweils in zumindest einer zu den ersten bzw. zweiten Grenzzonen (ZF, ZF′) parallelen Richtung periodisch sind, daß die ersten und dritten Muster (33, 73) regel­ mäßige Muster sind, deren Rastermaße den Rastermaßen bzw. Teilungen der jeweiligen Raster entsprechen, und daß die zweiten und vierten Muster (53, 93) jeweils mit den ersten und dritten Mustern identisch, jedoch zu diesen bezüglich der Richtungen bzw. Achsen (f′, f, g′, g) der jeweiligen Grenzzonen (ZF, ZF′) symmetrisch sind.
4. Bauteil nach Anspruch 3, dadurch gekennzeichnet, daß das Raster der Zellen (11, 12) ein Schachbrettmuster bildet.
5. Bauteil nach Anspruch 4, dadurch gekennzeichnet, daß das Raster der Leiterzonen (30 e, 30 b; 50 b, 50 e) der ersten und zweiten Schicht ein Schachbrettmuster bildet, dessen Achsen parallel zu denjenigen des Schachbrett­ musters der Zellen ausgerichtet sind.
6. Bauteil nach Anspruch 4, dadurch gekennzeichnet, daß das Raster der Leiterzonen (30 e, 30 b; 50 b, 50 e) der ersten und zweiten Schicht ein Muster aus parallelen alternierenden Streifen bildet, deren Richtung parallel zu einer der Achsen des Schachbrettmusters der Zellen ist.
7. Bauteil nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, daß die Anschlußbereiche bzw. -bahnen (90 e, 90 b) durch eine geradlinige Grenzzone (ZF′) voneinander abgetrennt sind.
8. Bauteil nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, daß die Anschlußbereiche bzw. -bahnen (90 e, 90 b) voneinander durch eine Grenzzone (ZF′) mit im wesentlichen Kreisform abgetrennt sind.
9. Bauteil nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Muster der zweiten Grenzzone (ZF) eine größere Amplitude und eine größere Wellenlänge als diejenigen der ersten Grenzzonen (ZF) besitzen und so ausgebildet sind, daß sie die großen Dicken der dritten und vierten Leiterschicht (70, 90) zulassen.
DE4002435A 1989-02-03 1990-01-27 Zellulares halbleiterleistungsbauteil Withdrawn DE4002435A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8901409A FR2642902B1 (fr) 1989-02-03 1989-02-03 Composant semi-conducteur de puissance cellulaire

Publications (1)

Publication Number Publication Date
DE4002435A1 true DE4002435A1 (de) 1990-08-09

Family

ID=9378456

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4002435A Withdrawn DE4002435A1 (de) 1989-02-03 1990-01-27 Zellulares halbleiterleistungsbauteil

Country Status (6)

Country Link
US (1) US5025299A (de)
JP (1) JPH0334348A (de)
DE (1) DE4002435A1 (de)
FR (1) FR2642902B1 (de)
GB (1) GB2227882B (de)
IT (1) IT1239789B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2687843A1 (fr) * 1992-02-24 1993-08-27 Motorola Semiconducteurs Transistor bipolaire lateral pnp et procede de fabrication.
JPH05304221A (ja) * 1992-02-28 1993-11-16 Fuji Electric Co Ltd 大電流集積回路
US5665991A (en) * 1992-03-13 1997-09-09 Texas Instruments Incorporated Device having current ballasting and busing over active area using a multi-level conductor process
KR0136684B1 (en) * 1993-06-01 1998-04-29 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof
US5482897A (en) * 1994-07-19 1996-01-09 Lsi Logic Corporation Integrated circuit with on-chip ground plane
US5581126A (en) * 1995-09-14 1996-12-03 Advanced Micro Devices, Inc. Interlaced layout configuration for differential pairs of interconnect lines
DE19613409B4 (de) * 1996-04-03 2005-11-17 Texas Instruments Deutschland Gmbh Leistungsbauelementanordnung
US7283381B2 (en) 2000-08-17 2007-10-16 David Earl Butz System and methods for addressing a matrix incorporating virtual columns and addressing layers
US6462977B2 (en) 2000-08-17 2002-10-08 David Earl Butz Data storage device having virtual columns and addressing layers
WO2007135940A1 (ja) 2006-05-18 2007-11-29 Panasonic Corporation 半導体素子およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2545654B1 (fr) * 1983-05-03 1985-09-13 Fairchild Camera Instr Co Composant semi-conducteur de puissance, et procede pour la fabrication

Also Published As

Publication number Publication date
FR2642902A1 (fr) 1990-08-10
GB2227882B (en) 1992-11-25
IT9047587A0 (it) 1990-02-01
IT1239789B (it) 1993-11-15
GB9000499D0 (en) 1990-03-07
JPH0334348A (ja) 1991-02-14
GB2227882A (en) 1990-08-08
IT9047587A1 (it) 1990-08-04
US5025299A (en) 1991-06-18
FR2642902B1 (fr) 1991-05-17

Similar Documents

Publication Publication Date Title
DE2420759C2 (de) Integrierte Schaltungseinheit mit variierbarer Funktionsgebung
DE2334405C3 (de) Hochintegrierte Halbleiterschaltung
DE19620021B4 (de) Halbleitervorrichtung des Grabentyps
DE1489893B1 (de) Integrierte halbleiterschaltung
DE102013217850A1 (de) Siliziumcarbid-Halbleitervorrichtung
DE3787484T2 (de) Verdrahtungsentwurf für bipolare und unipolare Transistoren mit isoliertem Gate.
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE4002435A1 (de) Zellulares halbleiterleistungsbauteil
DE2029219B2 (de) Diffundierter, integrierter Halbleiterwiderstand
DE102020116653A1 (de) Siliziumcarbid-halbleiterbauelement
DE2523221A1 (de) Aufbau einer planaren integrierten schaltung und verfahren zu deren herstellung
DE19934560B4 (de) Photovoltaikmodul mit integriert serienverschalteten Zellen und Herstellungsverfahren hierfür
DE1810322A1 (de) Halbleiterbauelement mit einer Vielzahl von streifenfoermigen zueinander parallelen Emitterbereichen und mit mehreren Kontaktierungsebenen und Verfahren zu seiner Herstellung
DE1514867C3 (de) Integrierte Halbleiterdiode
EP1003218A1 (de) Halbleiteranordnungen mit einer Schottky-Diode und einer Diode mit einem hochdotierten Bereich und entsprechende Herstellungsverfahren
DE2147447B2 (de) Halbleiterbauelement
DE102010039325B4 (de) Halbleiteranordnung mit einem Lasttransistor und einem Messtransistor und Verfahren zu deren Herstellung
DE69428649T2 (de) LSI-Toranordnung
DE102019129109A1 (de) Halbleitervorrichtung
DE3017750C2 (de) Halbleiterbauelement vom Planar-Epitaxial-Typ mit mindestens einem bipolaren Leistungstransistor
DE19936862C1 (de) Kontaktierung von Metalleiterbahnen eines integrierten Halbleiterchips
DE1616438B2 (de) Integrierte Schaltung, Verwendung dieser Schaltung und Verfahren zu ihrer Herstellung
DE2040012A1 (de) Integrierter Schaltungswiderstand und Verfahren zur Herstellung desselben
DE4036958C2 (de) Struktur zur Vermeidung von Feldkonzentrationen in einem Halbleiterbauelement und Verfahren zur Herstellung einer derartigen Struktur
DE1918557A1 (de) Integrierter Schaltkreis

Legal Events

Date Code Title Description
8141 Disposal/no request for examination