DE2040012A1 - Integrierter Schaltungswiderstand und Verfahren zur Herstellung desselben - Google Patents
Integrierter Schaltungswiderstand und Verfahren zur Herstellung desselbenInfo
- Publication number
- DE2040012A1 DE2040012A1 DE19702040012 DE2040012A DE2040012A1 DE 2040012 A1 DE2040012 A1 DE 2040012A1 DE 19702040012 DE19702040012 DE 19702040012 DE 2040012 A DE2040012 A DE 2040012A DE 2040012 A1 DE2040012 A1 DE 2040012A1
- Authority
- DE
- Germany
- Prior art keywords
- zones
- diffused
- conductivity type
- adjacent
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 13
- 230000008021 deposition Effects 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/106—Masks, special
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/136—Resistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/145—Shaped junctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
' ;fi
PATENTANWALT INNOCENTIASTRASSE 30
TELEFON 452139
N. 7ΟΟ74 Fl.
National Semiconductor Corporation, Santa Clara, Kalif. (V. St. A.)
Integrierter Schaltungswiderstand und Verfahren zur Herstellung desselben.
Pur diese Anmeldung wird die Priorität aus der entsprechenden
U.S. Anmeldung Serial No. 864 812 vom 8. Oktober I969 in
Anspruch genommen.
Die Erfindung bezieht sich allgemein auf Widerstände für integrierte Schaltungen und insbesondere auf einen neuartigen
monolithischen diffundierten Widerstand und ein Verfahren zur Herstellung von Widerständen hohen Widerstandswerts
in planaren monolithischen integrierten Schaltungen.
Diffundierte Widerstände werden als genormte passive
Elemente in planaren monolithischen integrierten Schaltungen verwendet und haben normalerweise einen Flächenwiderstand,
gemessen in Ohm/sqare von etwa 100 bis 150 0hm. Diese diffundierten
Widerstände bestehen typischerweise aus·langgestreckten
p-Schichten, die in η-Unterlagen ausgebildet sind, oder aus n-Schiehten, die in p-Unterlagen ausgebildet sind. Der
Widerstandswert einer aus einem Leitfahigkeitsmaterial bestehenden Schicht in einer aus dem entgegengesetzten Leity
fähigkeitsmaterial bestehenden Unterlage kann ausgedrückt werden durch p„tt >
wobei p_ der Plächenwiderstand, 1 die
SW S
Länge der Schicht und w die Breite der Schicht ist. Aus
diesem Ausdruck läßt sich die Schlußfolgerung ziehen, daß
9M I.fi/ 1 390
der Widerstandswert entweder durch Vergrößerung der Schichtlänge oder durch Verringerung der Schichtbreite vergrößert
werden könnte.
In der Praxis ist jedoch die Mindestbreite des Widerstandes infolge der für die Photolithographieverfahren gegebenen
Grenzen auf etwa 0,0075 mm beschränkt, so daß eine
Vergrößerung der Länge der Widerstandsschicht seither das einzige Mittel darstellte, um den Widerstandswert eines vorgegebenen
Widerstands dieser Ausführung zu steigern. Wenngleich sich die Länge des Widerstandes in einer integrie
ten Schaltung vermittels eines entsprechenden Widerstandsverlaufs über die Oberfläche des Plättchens ohne weiteres
steigern läßt, sind die praktisch anwendbare Länge und damit der zur Verfügung stehende Gesamtwiderstand durch die zur
Verfügung stehende Fläche des Siliziumplättchens effektiv begrenzt. Für die meisten heutzutage erhältlichen integrierten
Schaltung liegt daher der obere Grenzwert für diffundierte Widerstände in der Praxis bei etwa 50 000 0hm.
Ein weiterer Faktor, der ebenfalls berücksichtigt werden muß, ist, daß der diffundierte Widerstand aus praktischen
Gründen während eines VerfahrensSchrittes bei der Herstellung
des übrigen Teils der integrierten Schaltung ausgebildet werden muß. Die Widerstände werden daher typischerweise gleichzeitig
mit den Basen der npn-Transistorschaltungen, oder bei integrierten Metall-Oxid-Halbleiter-Schaltungen (MOS-Schaltungen)
während der Quellen-Senken-Diffusionsstufe ausgebildet. Aus diesem Grunde sind die Oberflächenkonzentration
10 9 3 13/ 1390
2Ü4Ü012
und die Fremdstoffkonzentration festgelegt und stellen eine
Konstante für den Fläehenwiderstand in Ohm pro .sqare dar.
Wenn es diese Beschränkung nicht gäbe, könnte der Widerstandswert des auf einer vorgegebenen Plattchenflache auszubildenden
diffundierten Widerstandes einfach in der Weise gesteigert werden, daß der Wert Q der Vorablagerung verringert
oder die Diffusionszeit gesteigert werden würde.
Durch die Erfindung soll daher ein neuartiges Verfahren
zur Herstellung eines diffundierten Widerstands von erhöhtem Widerstandswert, bezogen auf eine vorgegebene Unterlagenfläche,
auf einer Plattchenflache vorgegebener Größe während
der Herstellung einer monolithischen integrierten Schaltung geschaffen werden, wobei die gleiche Fremdstoffkonzentration
aufgebracht werden soll und die gleichen Diffusionszeiten wie bei bekannten Widerständen verwendet werden sollen.
Zu diesem Zweck wird der Widerstandswert einer vorgegebenen
diffundierten integrierten Schaltungswiderstandsanordnung
durch Anwendung einer segmentierten Maskierungstechnik anstelle der bei Widerständen dieser Art typischer- .
weise verwendeten kontinuierlichen Maskierungsöffnung erhöht.
Das vorgeschlagene Verfahren besteht erfindungsgemäß im
wesentlichen darin, daß Fremdstoffe eines ersten Leitfähigkeitstyps
in diskreten,, zueinander ausgerichteten und in vorbestimmten gegenseitigen Abständen angeordneten Flächen
auf der Oberfläche einer Unterlage eines zweiten Leitfähigkeitstyps zur Vorablagerung gebracht werden, dann die vorabgelagerten
Fremdstoffe über einen wenigstens dem halben
1 0 P " ' - / 1 3 Q. Q
Abstand zwischen benachbarten diskreten Flächen entsprechenden Abstand so in die Unterlage eindiffundiert werden, daß
sich die benachbarten diffundierten Zonen gegenseitig überlagern, und schließlich wenigstens zwei diffundierte Zonen
mit ohmschen Kontakten versehen werden.
Nach der Erfindung läßt sich eine fünffache bis zehnfache Steigerung des Widerstandswerts eines monolithischen diffundierten
Widerstands für eine vorgegebene Plättchenfläche erzielen, indem vor der Vorablagerung Oxidbrücken in dem
den Widerstand abgrenzenden Schema belassen werden, und anschließend der Fremdstoff durch die auf diese Weise erhaltene
segmeraleiste öffnung in die Unterlage eindiffundiert wird,
um den planar^ pn-übergangsaufbau zu bilden. Da die Oxidbrücken
eine Maskx<>rung für den Fremdstoff bilden, hängt die
Ausbildung eines kontine-'örtlichen Widerstands von der von
den benachbarten Zonen ausgehendem und diese miteinander
verbindenden Seitendiffusion ab. Dahex «nüssen die Breiten
der Brücken so bemessen sein, daß gewährleisυ^t ist, daß
sich die von benachbarten öffnungen ausgehenden Dirrusionen
überlagern, wenn die Fremdstoffe unter diese Öffnungen
diffundieren. Da die Fremdstoffkonzentration in den seitendiffundierten Bereichen wesentlich geringer ist als die unmittelbar
unterhalb der Maskierungsoffnungen, entstehen Brückensegmente hohen Widerstandswerts, durch die der Gesamtwiderstand
des diffundierten Widerstands wesentlich gesteigert wird.
1 η c
Ein bedeutender Vorteil bei der Anwendung der Erfindung
besteht darin, daß sich auf einer Fläche vorgegebener Größe in einer integrierten Schaltung ein wesentlich größerer
Widerstandswert erhalten läßt, als es mit bekannten Verfahren der Diffusion durch eine kontinuierliche Maskierungsöffnung
möglich ist. Außerdem wird durch die Erfindung ermöglicht, einen bestimmten Widerstandswert auf einem kleinen Prozentwert der seither benötigten Plattchenflache auszubilden.
Die einzelnen Merkmale der Erfindung werden anhand eines bevorzugten, Ausführungsbeispiels in Verbindung mit der Zeichnung
näher erläutert.
Figuren IA und IB zeigen jeweils eine Draufsicht bzw.
ein Profil eines nach einem bekannten Verfahren hergestellten integrierten Schaltungswiderstands.
Figuren 2A und 2B zeigen jeweils eine Draufsicht bzw. ein Profil eines nach dem erfindungsgemäßen
Verfahren hergestellten integrierten Schaltungswider stands.
Figur 3 ist eine graphische Darstellung des Verlaufs
des Widerstandswerts für den in Fig. 2 dargestellten Widerstand.
Figur 4 ist eine verallgemeinerte elektrische Ersatzschaltung
des in Fig. 2 dargestellten Wider-' stands.
Figur IA der Zeichnung zeigt eine Draufsicht auf einen
nach einem bekannten Verfahren hergestellten diffundierten
1 0 9 " ; ο / 1 1 9 0
2U4Ü012
Widerstand, und Pig. IB ist ein Längsquerschnitt durch die
Mitte des in Fig. IA dargestellten Widerstandes. Entsprechend dem bekannten Verfahren wird zunächst ein Oxid
auf der Oberfläche einer Unterlage wie beispielsweise einer n-Unterlage 12 zur Ausbildung gebracht und dann in dieser
eine Öffnung Ik ausgeschnitten, um die Unterlage 12 freizulegen.
Anschließend wird ein p-Fremdstoff auf dieser Vorrichtung zur Vorablagerung gebracht und durch die Öffnung
in die Unterlage 12 eindiffundiert, um die p-Schicht 16 auszubilden. Schließlich wird darüber ein Feldoxid 18 zur
Ausbildung gebracht, und metallische Anschlüsse 20 und 22 werden durch in dem Oxid ausgeschnittene Öffnungen mit den
Enden 2k und 26 der p-Schicht 16 verbunden.
Der Widerstandswert R eines derartigen Bauelements läßt sich ausdrücken durch
(D R = P3 -i-
worin ρ der Flächenwiderstand der p-Schicht 16, 1 die Länge der Schicht 16 zwischen den Anschlüssen 20 und 22 und
w die angegebene Schichtbreite ist. In der Praxis wird die Mindestbreite w der Öffnung 14 durch den Stand der photolithographischen
Technik auf angenähert 0,0075 nun beschränkt. po wird ebenfalls durch die Vorablagerungs- und Diffusionseigenschaften
in der Herstellungsstufe für die integrierte Schaltung vorgegeben, in welcher der Widerstand ausgebildet
wird. Die einzig verbleibende Veränderliche ist daher die Länge 1, und auch diese Veränderliche ist durch die in einer
1 0 9 ' η / 1 ? Q η
vorgegebenen integrierten Schaltung zur Verfügung stehende
Plättchenfläche praktisch begrenzt.
Bei den meisten derzeit erhältlichen integrierten Schaltungen liegt daher der obere Grenzwert für diffundierte
Widerstände infolge der vorgenannten Beschränkungen bei etwa
50 000 Ohm. Erfindungsgemäß wird jedoch die Tatsache ausgenutzt, daß die Fremdstoffkonzentration in den seitendiffundierten
Zonen in Abhängigkeit von dem Vorgehen bei der Fremdstoffvorablagerung und der Diffusion angenähert exponentiell
abnimmt, während der spezifische Widerstand der p-Schicht über den Bereich der ursprünglichen Vorablagerung
verhältnismäßig niedrig ist, da die ursprüngliche Fremdstoffkonzentration in diesem Bereich den höchsten Wert hatte.
Das bedeutet, daß zwar der spezifische Widerstand der Unterlage nobe rf lä ehe unmittelbar unterhalb der ursprünglichen
Oxidöffnung einen bestimmten Wert hat, der Widerstandsanteil jedes außerhalb des ursprünglichen Bereiches liegenden Abschnittes
der p-Schicht jedoch wesentlich höher ist, da die Fremdstoffkonzentration wesentlich geringer ist.
In den Figuren 2A und 2B ist ein Ausführungsbeispiel eines nach der Erfindung hergestellten Widerstandes dargestellt.
Bei Verwendung des erfindungsgemäßen Verfahrens wird anstelle einer einzigen Öffnung zwischen den beiden
Enden des auszubildenden Widerstandes eine Vielzahl von Öffnungen 30 durch das Oxid 32 geschnitten, so daß Oxidbrücken 3^ ausgebildet werden, welche diese Öffnungen voneinander trennen. Anschließend werden Fremdstoffe über die
109
Öffnungen 30 vorabgelagert und zur Ausbildung einer Reihe sich überlagernder p-Schichten 36 in die Unterlage eindiffundiert.
Die Breite der Oxidbrücken 34, d.h. der Abstand zwischen den Öffnungen 30 wird sehr sorgfältig so bemessen, daß er
geringer ist als der doppelte erwartete seitliche Diffusionsabstand jeder einzelnen p-Schicht. Damit wird gewährleistet,
daß sich die Diffusionen der benachbarten Schichten wie bei 38 dargestellt überlagern, so daß von dem Kontakt 40 zu dem
Kontakt 42 ein kontinuierlicher Weg durch das p-Material gebildet
wird. Da jedoch die Überlagerungsabschnitte 38 der p-Schichten 36 wesentlich geringere Fremdstoffkonzentrationen
als die ursprünglichen Vorablagerungsbereiche 44 aufweisen, ändert sich der Widerstands Zuwachs des Bauelementes entlang
des Weges zwischen den beiden Kontakten 40 und 42 in der
all ge mein i η Fig. 3 d e r Z e i c h η u η g d a !'gestellten Weise.
Figur 3 ist eine graphische Darstellung und zeigt den
Verlauf des Widerstandswertes für den gesamten, entsprechend der Erfindung diffundierten Widerstand entlang einer Mittellinie
zwischen den Enden 40 und 42. Im Bereich 4 4 bleibt die Fremdstoffkonzentration verhältnismäßig hoch, nimmt jedoch
außerhalb dieses Bereiches angenähert exponentiell mit dem durch die Unterlage 32 eindiffundierten Abstand ab. Da sich
der spezifische Widerstand umgekehrt zur Fremdstoffkonzentration ändert, ist der Widerstand der sich an die ursprünglichen
Vorablagerungsbereiche 44 anschließenden seitendiffundierten Zonen höher als der der Bereiche 44. Da jedoch der
10: <
η ·* q 11
Gesamtwiderstand des Bauelementes durch den spezifischen Widerstand des den geringsten Widerstand zwischen den Kontakten
40 und 42 aufweisenden Weges bestimmt wird, ist der Widerstand über die Länge des Bauelementes in der bei 50
in Fig. 3 dargestellten Weise verhältnismäßig niedrig über
den Bereichen 44 und in der bei 52 dargestellten Weise wesentlich
höher in den seitendiffundierten Zonen. An den Überlagerungsstellen tritt jedoch in der bei 54 angedeuteten
Weise eine geringe Verringerung des Widerstandswertes auf, die auf die Konzentrationsverdopplung in den Überlagerungsbereichen 38 zurückzuführen ist.
Da alle p-Schichten 36 mit Ausnahme der Endschichten 35 und 37 im wesentlichen identisch und zwischen den Kontakten
40 und 42 in gleichen gegenseitigen Abständen· angeordnet
sind, wiederholen sich die Widerstandsänderungen von verhältnismäßig niedrigen zu verhältnismäßig hohen Werten über
die ganze Länge des Bauelementes.
Zur weiteren Vereinfachung der Darstellung kann die elektrische Ersatzschaltung der Pig. 4 herangezogen werden,
in welcher die Widerstände der ursprünglichen Vorablagerungsbereiche
44 als verhältnismäßig kleine Widerstände 60 und die Widerstände zwischen den benachbarten Bereichen 44 als
größere Widerstände 62 dargestellt sind, wobei sich der
Gesamtwiderstand zwischen den Kontaktpunkten 40 und 42 als die Summe der verschiedenen Widerstände 60 und 62 darstellen
läßt.
t Q 9 ϊ Ί R / 1 3 9 0
2Ü4Ü012 - ίο -
Entsprechend einer Ausführungsform kann die Breite der Brücken 3^» d.h. der Abstand zwischen den öffnungen 30
den Wert 0,0075 nun aufweisen, und die Seitendiffusion jeder Zone kann angenähert 0,0075 nun breit sein, so daß eine über- lagerung
der Diffusionen zweier benachbarter p-Schichten mit einem Sicherheitsgrad von 100? gewährleistet ist. Im Vergleich
dazu hat ein nach bekannten Verfahren hergestellter Widerstand von 0,0075 mm Breite und 1,016 mm Länge einen
mittleren Widerstandswert von 50 000 0hm. Somit wird eine
Steigerung des Widerstandswerts um eine Größenordnung erzie". ohne daß dazu zusätzliche Siliziumfläche benötigt wird.
Nach dem erfindungsgemäßen Verfahren läßt sich auf einer vorgegebenen Plättchenfläche ein wesentlich höherer Widerstand
vermittels der gleichen Herstellungsschritte ausbilden, die auch zur Herstellung einer integrierten Schaltung mit
einem kleineren Widerstand bekannter Ausführung dienen, indem in der für den Widerstand bestimmten Zone anstelle der bei
bekannten Verfahren verwendeten langen, kontinuierlichen Öffnung in der Oxidmaske eine Reihe von in gegenseitigen Abständen
angeordneten öffnungen ausgebildet wird.
1 0 9 " 1 h / 1 3 9 0
Claims (1)
- Patentansprüche :l.J Verfahren zur Herstellung eines diffundierten Widerstandes in einer monolithischen integrierten Schaltung., dadurch gekennzeichnet, daß Fremdstoffe eines ersten Leitfähigkeitstyps in diskreten, zueinander ausgerichteten und in vorbestimmten gegenseitigen Abständen angeordneten Flächen (30) auf der Oberfläche einer Unterlage (32) eineszweiten Leitfähigkeitstyps zur Vorablagerung gebracht werden, dann die vorabgelagerten Fremdstoffe über einen wenigstens dem halben Abstand zwischen benachbarten diskreten Flächen entsprechenden Abstand so in die Unterlage eindiffundiert werden, daß sich die benachbarten diffundierten Zonen (36) gegenseitig überlagern (38),, und schließlich wenigstens zwei diffundierte Zonen (35, 37) mit ohmschen Kontakten (4O5 k2) versehen werden«2» Verfahren nach Anspruch I3 dadurch gekennzeichnet, daß zur Vorablagerung des Fremdstoffs auf die Flächen der Unterlage eine Oxidmaske (32) mit einer Vielzahl in gegenseitigen Abständen angeordneter Öffnungen (30) verwendet wird.3· Verfahren nach Anspruch I3 dadurch gekennzeichnet, daß auf die Halbleiterunterlage eines ersten Leitfähigkeitstyps eine Diffusionsmaske aufgebracht wird und in dieser Maske zwischen einem ersten und einem zweiten Punkt (35 bzw. 37);■ /nq ηder Unterlage eine Vielzahl in gegenseitigen Abständen angeordneter öffnungen (30) ausgeschnitten werden, so daß einander benachbarte öffnungen einen vorbestimmten gegenseitigen Abstand aufweisen, eine vorbestimmte Fremdstoffkonzentration eines zweiten Leitfähigkeitstyps in den öffnungen zur Vorablagerung gebracht und der Fremdstoff über einen wenigstens dem halben vorbestimmten Abstand entsprechenden Abstand so in die Unterlage eindiffundiert wird, daß sich die benachbarten Diffusionszonen überlagern (38), und dann mit dem ersten und dem zweiten Punkt des auf diese Weise ausgebildeten Widerstands jeweils ohmsche Kontakte (40, 42) verbunden werden.4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Fremdstoffe des ersten Leitfähigkeitstyps in diskrete, entlang einer Linie angeordnete Zonen der Unterlage des zweiten Leitfähigkeitstyps in der Weise eindiffundiert werden, daß Abschnitte der benachbarten Zonen in gemeinsame Abschnitte der Unterlage eindiffundiert werden, und daß die ohmschen Kontakte (40, 42), welche zum Durchgang eines elektrischen Stroms durch sämtliche Zonen dienen, mit den beiden am weitesten voneinander entfernten Zonen (35, 37) verbunden werden.5. Monolithischer, diffundierter Widerstand in einer integrierten Schaltung, der nach dem Verfahren nach einem derι ηAnsprüche 1-4 hergestellt ist, gekennzeichnet durch ein Halbleiterplattchen eines ersten Leitfähigkeitstyps und mehrere Zonen (36) mit Fremdstoff eines zweiten Leitfähigkeitstyps, die in einer solchen Weise in das Plättchen eindiffundiert sind, daß sich die einander benachbarten Zonen überlagern, wobei die Fremdstoffkonzentration in den Überlagerungszonen wesentlich geringer ist als in den mittigen Abschnitten dieser Zonen.6. Widerstand nach Anspruch 5» dadurch gekennzeichnet, daß die Fremdstoffzonen (36) entlang eines zwischen zwei Endzonen (35i 37), die mit in ohmschem Kontakt mit den Endzonen stehenden elektrischen Anschlüssen (40, 42) versehen sind, verlaufenden Weges zueinander ausgerichtet sind.7. Widerstand nach Anspruch 5» dadurch gekennzeichnet, daß der spezifische Widerstand der sich überlagernden Abschnitte der einen Fremdstoff enthaltenden Zonen wesentlich kleiner ist als der der anderen Abschnitte dieser Zonen.8. Monolithischer, diffundierter integrierter Schaltungswiderstand, der nach dem Verfahren nach einem der Ansprüche 1-4 hergestellt ist, gekennzeichnet durch eine Reihe miteinander verbundener Zonen (36) eines Leitfähigkeitstyps, die sich einer Unterlage (32) eines anderen Leitfähigkeitstyps befinden und eine erste und eine zweite Seite aufweisen,1 ο S .'-■ ι s /1 3 R ηwobei sich der spezifische Widerstand jeder Zone von einem hohen Wert auf der ersten Seite zu einem wesentlich niedrigeren Wert in der Mitte der Zone und wieder zu einem hohen Wert auf der zweiten Seite ändert und die erste Seite jeder Zone jeweils die zweite Seite einer benachbarten Zone überlagert, sowie durch elektrische Anschlüsse (40, 42), die so in ohmsehern Kontakt mit voneinander entfernten Zonen (35» 37) stehen, daß ein elektrischer Strom durch die Reihe " miteinander verbundener Zonen durchleitbar ist.1 0 S π η / η Q η
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US86481269A | 1969-10-08 | 1969-10-08 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2040012A1 true DE2040012A1 (de) | 1971-04-15 |
Family
ID=25344125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702040012 Pending DE2040012A1 (de) | 1969-10-08 | 1970-08-12 | Integrierter Schaltungswiderstand und Verfahren zur Herstellung desselben |
Country Status (4)
Country | Link |
---|---|
US (1) | US3593069A (de) |
JP (1) | JPS4918589B1 (de) |
DE (1) | DE2040012A1 (de) |
FR (1) | FR2064191B1 (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5087592A (de) * | 1973-12-05 | 1975-07-14 | ||
US4005471A (en) * | 1975-03-17 | 1977-01-25 | International Business Machines Corporation | Semiconductor resistor having a high value resistance for use in an integrated circuit semiconductor device |
CH616024A5 (de) * | 1977-05-05 | 1980-02-29 | Centre Electron Horloger | |
US4606781A (en) * | 1984-10-18 | 1986-08-19 | Motorola, Inc. | Method for resistor trimming by metal migration |
US5621240A (en) * | 1995-09-05 | 1997-04-15 | Delco Electronics Corp. | Segmented thick film resistors |
US5806932A (en) | 1996-07-25 | 1998-09-15 | P. L. Porter Co. | Seat adjustment and dumping mechanism with memory of adjustment |
US6770949B1 (en) * | 1998-08-31 | 2004-08-03 | Lightspeed Semiconductor Corporation | One-mask customizable phase-locked loop |
US6557941B1 (en) | 2000-01-07 | 2003-05-06 | Porter Engineered Systems, Inc. | Memory system for seat back recliner |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2954307A (en) * | 1957-03-18 | 1960-09-27 | Shockley William | Grain boundary semiconductor device and method |
NL274615A (de) * | 1961-02-10 | |||
US3309241A (en) * | 1961-03-21 | 1967-03-14 | Jr Donald C Dickson | P-n junction having bulk breakdown only and method of producing same |
US3370995A (en) * | 1965-08-02 | 1968-02-27 | Texas Instruments Inc | Method for fabricating electrically isolated semiconductor devices in integrated circuits |
US3347720A (en) * | 1965-10-21 | 1967-10-17 | Bendix Corp | Method of forming a semiconductor by masking and diffusion |
-
1969
- 1969-10-08 US US864812A patent/US3593069A/en not_active Expired - Lifetime
-
1970
- 1970-08-12 DE DE19702040012 patent/DE2040012A1/de active Pending
- 1970-09-04 JP JP45077218A patent/JPS4918589B1/ja active Pending
- 1970-09-30 FR FR7035297A patent/FR2064191B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2064191A1 (de) | 1971-07-16 |
US3593069A (en) | 1971-07-13 |
FR2064191B1 (de) | 1976-08-20 |
JPS4918589B1 (de) | 1974-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1614872C3 (de) | Halbleiteranordnung | |
DE1489893B1 (de) | Integrierte halbleiterschaltung | |
DE2311915A1 (de) | Verfahren zur herstellung von integrierten mos-scha'tkreisen | |
DE2933694A1 (de) | Integrierter schaltkreis | |
DE2342637A1 (de) | Zenerdiode mit drei elektrischen anschlussbereichen | |
DE2029219C3 (de) | Diffundierter, integrierter Halbleiterwiderstand | |
DE3714790A1 (de) | Zenerdiode unter der oberflaeche und herstellungsverfahren | |
DE2554612A1 (de) | Integrierte halbleiterschaltung | |
DE3150058A1 (de) | Kondensator mit veraenderbarer kapazitaet | |
WO1983002528A1 (en) | Darlington transistor circuit | |
DE2523221A1 (de) | Aufbau einer planaren integrierten schaltung und verfahren zu deren herstellung | |
DE2040012A1 (de) | Integrierter Schaltungswiderstand und Verfahren zur Herstellung desselben | |
DE19853743C2 (de) | Halbleiter-Bauelement mit wenigstens einer Zenerdiode und wenigstens einer dazu parallel geschalteten Schottky-Diode sowie Verfahren zum Herstellen der Halbleiter-Bauelemente | |
DE1958542A1 (de) | Halbleitervorrichtung | |
DE2747180C2 (de) | Verbindungsstruktur für integrierte Halbleiterschaltung | |
DE2914636A1 (de) | Halbleiterbauelement und verfahren zur herstellung | |
DE3103785C2 (de) | ||
DE3226673A1 (de) | Kapazitaetsvariationsvorrichtung | |
DE2247911C2 (de) | Monolithisch integrierte Schaltungsanordnung | |
DE4445565A1 (de) | Säulen-Bipolartransistor und Verfahren zu seiner Herstellung | |
DE2263075A1 (de) | Monolithische integrierte halbleiteranordnung | |
EP0317806B1 (de) | Integrierte Schaltungsanordnung mit einer Kapazität | |
DE2606885B2 (de) | Halbleiterbauelement | |
DE4435204C2 (de) | Eingangsschutzschaltung | |
DE2819149C2 (de) | Monolithisch integrierte Spannungsteilerschaltung |