DE112012000149B4 - Interner Verdrahtungsaufbau eines Halbleiterbauelements - Google Patents

Interner Verdrahtungsaufbau eines Halbleiterbauelements Download PDF

Info

Publication number
DE112012000149B4
DE112012000149B4 DE112012000149.4T DE112012000149T DE112012000149B4 DE 112012000149 B4 DE112012000149 B4 DE 112012000149B4 DE 112012000149 T DE112012000149 T DE 112012000149T DE 112012000149 B4 DE112012000149 B4 DE 112012000149B4
Authority
DE
Germany
Prior art keywords
notches
wiring conductor
wiring
side wall
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112012000149.4T
Other languages
English (en)
Other versions
DE112012000149T5 (de
Inventor
Kyohei Fukuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112012000149T5 publication Critical patent/DE112012000149T5/de
Application granted granted Critical
Publication of DE112012000149B4 publication Critical patent/DE112012000149B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227Inductive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Interner Verdrahtungsaufbau eines Halbleiterbauelements, der einen ersten Verdrahtungsleiter (4a; 76a) und einen zweiten Verdrahtungsleiter (4b; 77a) aufweist, die so angeordnet sind, dass sie einander gegenüberliegen und in einem Fall parallel zueinander sind und Ströme aufweisen, die von einem Eingabeteil (11a) zu einem Ausgabeteil (12a) in dieselbe Richtung fließen, wobei:
der erste Verdrahtungsleiter (4a; 76a) und der zweite Verdrahtungsleiter (4b; 77a) aus flachen Platten ausgebildet sind;
im ersten Verdrahtungsleiter (4a; 76a) erste Kerben (7a) abwechselnd entlang mehrerer gerader Linien ausgebildet sind, die parallel von einer von gegenüberliegenden Seitenwänden (2a, 2b; 3a, 3b) zur anderen Seitenwand (2a, 2b; 3a, 3b) auf eine solche Weise verlaufen, dass sie sich jenseits erster zentraler Punkte zwischen den Seitenwänden (2a, 2b; 3a, 3b) von einer der Seitenwände (2a, 2b; 3a, 3b) zur anderen Seitenwand (2a, 2b; 3a, 3b) und umgekehrt ausdehnen;
im zweiten Verdrahtungsleiter (4b, 77a) zweite Kerben (7b) abwechselnd unmittelbar unter den mehreren geraden Linien (5a, 5b) auf eine solche Weise ausgebildet sind, dass sie sich jenseits zweiter zentraler Punkte zwischen Seitenwänden (2a, 2b; 3a, 3b) von einer der Seitenwände (2a, 2b; 3a, 3b) zur anderen Seitenwand (2a, 2b; 3a, 3b) und umgekehrt ausdehnen, wobei die eine Seitenwand (2a, 2b; 3a, 3b) an einer Seite gegenüber der Seitenwand (2a, 2b; 3a, 3b) mit den ersten Kerben (7a) positioniert ist; und
eine Länge der ersten Kerben (7a) gleich derjenigen der zweiten Kerben (7b) ist, die unmittelbar unter den ersten Kerben (7a) ausgebildet sind, die ersten zentralen Punkte und die zweiten zentralen Punkte einander überlappen, die ersten Kerben (7a) und die zweiten Kerben (7b) einander teilweise überlappen, eine Richtung des Stroms, der durch den ersten Verdrahtungsleiter (4a, 76a) längs der ersten Kerben (7a) fließt, einer Richtung des Stroms entgegengesetzt ist, der durch den zweiten Verdrahtungsleiter (4b, 77a) längs der zweiten Kerben (7b) fließt und dadurch eine gegenseitige Induktivität zwischen dem ersten Verdrahtungsleiter (4a, 76a) und dem zweiten Verdrahtungsleiter (4b, 77a) reduziert wird.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft einen internen Verdrahtungsaufbau eines Halbleiterbauelements, wie etwa eines Leistungshalbleitermoduls.
  • TECHNISCHER HINTERGRUND
  • 8 ist eine substanzielle Querschnittsansicht, die schematisch ein konventionelles Leistungshalbleitermodul zeigt. Dieses Leistungshalbleitermodul 500 konfiguriert eine Drehstrom-Wechselrichterschaltung, in welcher sechs Halbleiterchips 55, die aus IGBT-Chips 55a und FWD-Chips 55b bestehen, in einem Harzgehäuse gelagert sind. 8 ist eine substanzielle Querschnittsansicht, die schematisch einen der IGBT-Chips 55a und einen der FWD-Chips 55b zeigt. Der IGBT-Chip 55a und der FWD-Chip 55b sind durch Bondingdrähte 56c miteinander verbunden. Eine flache Platte, wie beispielsweise eine Kupferplatte, wird als jeder Verdrahtungsleiter 56 verwendet, der ein leitendes Muster eines isolierenden Substrats 53 mit einem leitenden Muster und einem externen Leiteranschluss 57 miteinander verbindet. Die Einzelheit dieser Konfiguration ist nachstehend beschrieben.
  • Dieses Leistungshalbleitermodul 500 beinhaltet eine Wärmeverteilungsbasis 51, das isolierende Substrat 53 mit einem leitenden Muster, eine rückwärtige leitende Schicht, die an der Wärmeverteilungsbasis 51 über ein Lötmetall 52 haftet, und die Halbleiterchips 55, wie etwa den IGBT-Chip 55a und den FWD-Chip 55b, die an einem vorderen leitenden Muster des isolierenden Substrats 53 mit einem leitenden Muster über ein Lötmetall 54 haften.
  • Das Leistungshalbleitermodul 500 beinhaltet auch die Bondingdrähte 56c, die die Halbleiterchips 55 miteinander verbinden, die Bondingdrähte 56c, die die Halbleiterchips 55 und die leitenden Muster miteinander verbinden, wobei die Verdrahtungsleiter 56 ein Ende aufweisen, das an dem leitenden Muster des isolierenden Substrats 53 mit einem leitenden Muster haftet, den externen Leiteranschluss 57, mit dem das andere Ende der Verdrahtungsleiter 56 verbunden ist, ein Harzgehäuse 58, an dem der externe Leiteranschluss 57 haftet, und das an einem Außenumfang der Wärmeverteilungsbasis 51 haftet, und Gel 59 zum Füllen des Harzgehäuses 58.
  • Aufgrund der Drehstrom-Wechselrichterschaltung, die im Leistungshalbleitermodul 500 konfiguriert ist, sind die Verdrahtungsleiter 56 innerhalb des Harzgehäuses 58 in der Form flacher Platten, wie etwa Kupferplatten, mit einem P-Anschlussdraht, einem N-Anschlussdraht, einem U-Anschlussdraht, einem V-Anschlussdraht und einem W-Anschlussdraht ausgebildet.
  • In dem internen Verdrahtungsaufbau des Leistungshalbleitermoduls 500 sind die Kupferplatten, welche die Verdrahtungsleiters 56 mit den vorgenannten Anschlussdrähten konfigurieren, so angeordnet, dass sie einander teilweise gegenüberliegen und teilweise parallel zueinander sind. Somit fließen in einigen Abschnitten der Verdrahtungsleiter 56 Ströme in dieselbe Richtung (beispielsweise einem Abschnitt A).
  • 9 ist eine substanzielle perspektivische Ansicht, die den Abschnitt (Abschnitt A) mit einem ersten und zweiten Verdrahtungsleiter 56a und 56b zeigt, worin ein Strom 60a (ausgezogener Pfeil) und ein Strom 60b (gestrichelter Pfeil) in dieselbe Richtung fließen, wobei der erste und zweite Verdrahtungsleiter 56a und 56b so angeordnet sind, dass sie einander gegenüberliegen und parallel zueinander sind. Eine Verdrahtungsinduktivität L des ersten und zweiten Verdrahtungsleiter 56a und 56b in diesem Abschnitt ist eine Summe aus einer Eigeninduktivität Ls und einer gegenseitigen Induktivität M; L = Ls ± M. Das Symbol „+“ bedeutet, dass die Richtungen der Ströme, die in die parallelen Verdrahtungsleiter 56a, 56b fließen, dieselben sind, wohingegen das Symbol „-“ bedeutet, dass die Richtungen der Ströme einander entgegengesetzt sind.
    Ls = ( T/ 2 π ) × ( log ( 2 T/a ) ( 3 / 4 ) )
    Figure DE112012000149B4_0001
    M = ( T/ 2 π ) × ( log ( 2 T/d ) ( 3 / 4 ) )
    Figure DE112012000149B4_0002
    worin „T“ für die Länge der Verdrahtungsleiter, „a“ für den Radius der Verdrahtungsleiter (wenn die Verdrahtungsleiter einen kreisförmigen Querschnitt haben) (in 9 wird der Radius durch Umwandeln der Querschnittsfläche in eine äquivalente Rundung erhalten), „ “für die magnetische Permeabilität der Verdrahtungsleiter und „d“ für den Abstand zwischen Mittelachsen der Verdrahtungsleiter steht.
  • In dem vorstehend beschriebenen Abschnitt nimmt die gegenseitige Induktivität M zu und auch die Verdrahtungsinduktivität L der Verdrahtungsleiter 56a, 56b nimmt zu.
  • Darüber hinaus ist in JP 2006 - 60 986 A ein Schlitz (eine Kerbe) auf einer Seitenfläche eines konventionellen einzelnen geraden Verdrahtungsleiters ausgebildet, um es dem Strom, der durch den einzelnen Verdrahtungsleiter fließt, zu erlauben, hindurch zu mäandern, so dass ein hoher Frequenzwiderstand des einzelnen Verdrahtungsleiters zunimmt, wobei ein Strahlungsrauschen weiter reduziert wird. Mit diesem Aufbau kann ein Strahlungsrauschen, das durch einen Schaltvorgang eines Halbleiterelements (Halbleiterchips), wie etwa eines IGBT, verursacht wird, reduziert werden, ohne die Größe einer Schaltung oder eines Bauelements besonders zu erhöhen. Ein weiteres Beispiel, bei dem ein Oberflächen- bzw. Skineffekt anstelle des Schlitzes verwendet wird, ist im Patentdokument 1 beschrieben.
  • JP 2006 - 60 986 A beschreibt, dass die Bildung eines Schlitzes zum Umkehren der Richtung des durch den einzelnen Verdrahtungsleiter fließenden Stroms das Strahlungsrauschen reduzieren kann.
  • Die JP 2009 - 64 852 A offenbart ein in 10 gezeigtes Leistungshalbleitermodul 600, worin eine rückwärtige leitende Schicht 72 aus einer Metallfolie auf einer ersten Hauptfläche einer Isolierplatte 71 ausgebildet ist und zumindest ein leitendes Muster 73 aus einer anderen Metallfolie auf einer zweiten Hauptfläche der Isolierplatte 71 ausgebildet ist. Des Weiteren weist das Leistungshalbleitermodul 600 eine Leiterplatte 75 auf, die so angeordnet ist, dass sie (zumindest einem) Halbleiterchip 74 zugewandt ist, welcher ein Halbleiterelement ist, das an die letztere Metallfolie gebondet ist, und so, dass sie einer Hauptfläche der Isolierplatte 71 zugewandt ist, in welcher das Halbleiterelement angeordnet ist. Ein Verdrahtungsleiter 76, der eine Metallfolie ist, die auf einer ersten Hauptfläche (Vorderseite) der Leiterplatte 75 ausgebildet ist, oder ein weiterer Verdrahtungsleiter 77, der eine Metallfolie ist, die auf einer zweiten Hauptfläche (Rückseite) der Leiterplatte 75 ausgebildet ist, ist elektrisch mit einer Hauptelektrode des Halbleiterelements durch mehrere Pfostenelektroden 78 verbunden. Die Verdrahtungsleiter 76, 77 sind als zwei Schichten von Metallfolien konfiguriert, in welchen Ströme in dieselbe Richtung fließen. Gemäß Patentdokument 2 kann mit einer solchen Konfiguration ein Halbleiterbauelement realisiert werden, das eine hohe Kontaktzuverlässigkeit, ausgezeichnete Betriebseigenschaften und hohe Produktivität vorsieht.
  • In der vorstehend beschriebenen Konfiguration fließen Ströme beständig in dieselbe Richtung in die Verdrahtungsleiter 76, 77, welche die Metallfolien mit der Leiterplatte 75 zwischen ihnen sind.
  • Wenn die Halbleiterchips 55, 74 mit der vorstehend beschriebenen erhöhten Verdrahtungsinduktivität L EIN/AUS geschaltet werden, wird eine große Stoßspannung (-L (di/dt)) an die Halbleiterchips 55, 74 angelegt, was die Halbleiterchips 55, 74 schädigt, das magnetische Rauschen erhöht und andere Fehler verursacht. Darüber hinaus wird ein hoher Schaltverlust erzeugt, was die Menge der Wärme erhöht, die in den Halbleiterchips 55, 74 erzeugt wird.
  • 11 ist eine schematische perspektivische Ansicht von zwei Verdrahtungsleitern, die so angeordnet sind, dass sie einander gegenüberliegen und parallel zueinander sind. Wenn zum Beispiel der Verdrahtungsleiter 56a, 56b eine Länge T von 5 mm, eine Breite W1 von 1 mm, eine Dicke W2 von 0,18 mm, eine Lücke t von 0,05 mm hat, wird die gegenseitige Induktivität M so hoch wie 2,0 nH, wie in 12 gezeigt.
  • In der vorstehend genannten JP 2009 - 64 852 A ist die gegenseitige Induktivität M hoch, da der Verdrahtungsleiter 76, welcher eine Metallfolie ist, die auf der ersten Hauptfläche der Leiterplatte 75 ausgebildet ist, und der Verdrahtungsleiter 77, der eine weitere Metallfolie ist, die auf der zweiten Hauptfläche der Leiterplatte 75 ausgebildet ist, so angeordnet sind, dass sie einander nahe gegenüberliegen und die Ströme in dieselbe Richtung fließen. Das Patentdokument 2 beschreibt, dass die gegenseitige Induktivität M durch Verwickeln der Verdrahtungsleiter 76, 77, wie in 18 des Patentdokuments 2 gezeigt, gesenkt werden kann, wobei die Verdrahtungsleiter 76, 77 Metallfolien sind, die so angeordnet sind, dass sie einander vertikal gegenüberliegen.
  • Aus der US 2005/0 121 783 A1 , der US 6 441 317 B1 und aus der JP 2008 - 166 421 A sind Halbleiterstrukturen bekannt mit einem internen Verdrahtungsaufbau, der zum Ziel hat, die Induktivität zu verringern.
  • Jedoch beschreibt der Stand der Technik nicht, wie die gegenseitige Induktivität M zwischen zwei Verdrahtungsleitern durch Bilden eines Abschnitts in den Verdrahtungsleitern zum Erlauben, dass die Richtungen der Ströme teilweise einander entgegengesetzt werden, reduziert werden kann, wobei die zwei Verdrahtungsleiter so angeordnet sind, dass sie einander gegenüberliegen und parallel zueinander sind und die Eingangs- (und Ausgangs-) Ströme aufweisen, die in dieselbe Richtung fließen.
  • OFFENBARUNG DER ERFINDUNG
  • Es ist eine Aufgabe der vorliegenden Erfindung, die vorstehend beschriebenen Probleme zu lösen und einen internen Verdrahtungsaufbau eines Leistungshalbleiterbauelements bereitzustellen, der dazu imstande ist, eine gegenseitige Induktivität zwischen zwei Verdrahtungsleitern zu reduzieren und die Wärmeverteilungswirkung zu verbessern, wobei die zwei Verdrahtungsleiter so angeordnet sind, dass sie einander gegenüberliegen und Ströme aufweisen, die in dieselbe Richtung fließen.
  • Zur Lösung der vorstehend beschriebenen Aufgabe handelt es sich bei der im Anspruch 1 beschriebenen Erfindung um einen internen Verdrahtungsaufbau eines Halbleiterbauelements, der einen ersten Verdrahtungsleiter und einen zweiten Verdrahtungsleiter aufweist, die so angeordnet sind, dass sie einander gegenüberliegen und in einem Fall parallel zueinander sind und Ströme aufweisen, die von einem Eingabeteil zu einem Ausgabeteil in dieselbe Richtung fließen, wobei: der erste Verdrahtungsleiter und der zweite Verdrahtungsleiter aus flachen Platten ausgebildet sind; im ersten Verdrahtungsleiter erste Kerben abwechselnd entlang mehrerer gerader Linien ausgebildet sind, die parallel von einer von gegenüberliegenden Seitenwänden zur anderen Seitenwand auf eine solche Weise verlaufen, dass sie sich jenseits erster zentraler Punkte zwischen den Seitenwänden von einer der Seitenwände zur anderen Seitenwand und umgekehrt ausdehnen; im zweiten Verdrahtungsleiter zweite Kerben abwechselnd unmittelbar unter den mehreren geraden Linien auf eine solche Weise ausgebildet sind, dass sie sich jenseits zweiter zentraler Punkte zwischen Seitenwänden von einer der Seitenwände zur anderen Seitenwand und umgekehrt ausdehnen, wobei die eine Seitenwand an einer Seite gegenüber der Seitenwand mit den ersten Kerben positioniert ist; und eine Länge der ersten Kerben gleich derjenigen der zweiten Kerben ist, die unmittelbar unter den ersten Kerben ausgebildet sind, die ersten zentralen Punkte und die zweiten zentralen Punkte einander überlappen, wobei die ersten Kerben und die zweiten Kerben einander teilweise überlappen, eine Richtung des Stroms, der durch den ersten Verdrahtungsleiter längs der ersten Kerben fließt, einer Richtung des Stroms entgegengesetzt ist, der durch den zweiten Verdrahtungsleiter längs der zweiten Kerben fließt, und dadurch eine gegenseitige Induktivität zwischen dem ersten Verdrahtungsleiter und dem zweiten Verdrahtungsleiter reduziert wird.
  • Gemäß einer in Anspruch 2 beschriebenen Erfindung ist es bevorzugt, dass der erste Verdrahtungsleiter und der zweite Verdrahtungsleiter auf einer Vorderseite bzw. einer Rückseite einer Isolierplatte ausgebildet sind.
  • Gemäß einer in Anspruch 3 beschriebenen Erfindung ist es in der in Anspruch 1 beschriebenen Erfindung bevorzugt, dass die ersten Kerben in gleichen Intervallen ausgebildet sind und dass ein Abstand zwischen einem unteren Endteil der ersten Kerben und einer Seitenwand des ersten Verdrahtungsleiters, die dem unteren Bodenteil zugewandt ist, gleich dem Intervall der ersten Kerben ist.
  • Gemäß der vorliegenden Erfindung sind die Kerben abwechselnd auf den zwei flachen Platten von ihren Seitenwänden ausgebildet, um die zwei Verdrahtungsleiter zu erhalten. Die zwei Verdrahtungsleiter sind so angeordnet, dass sie einander gegenüberliegen und zueinander parallel sind, so dass sie den Strömen erlauben, in einander entgegengesetzten Richtungen entlang der Kerben zu fließen. Auf diese Weise kann die gegenseitige Induktivität M reduziert werden.
  • Da die Dimensionen der Ebenen der Verdrahtungsleiter, die durch Ausbilden der Kerben erhalten werden, vergrößert sind, kann die Wärmeverteilung verbessert werden.
  • Die vorstehend beschriebenen sowie weitere Aufgaben, Eigenschaften und Vorteile der vorliegenden Erfindung werden in den folgenden Beschreibungen bevorzugter Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen ersichtlich.
  • Figurenliste
    • 1 ist eine substanzielle perspektivische Ansicht, die einen internen Verdrahtungsaufbau eines Leistungshalbleiterbauelements gemäß einem ersten Beispiel der vorliegenden Erfindung zeigt;
    • 2 ist ein substanzielles Konfigurationsdiagramm, das den internen Verdrahtungsaufbau des Leistungshalbleiterbauelements gemäß dem ersten Beispiel der vorliegenden Erfindung zeigt, worin 2(a) eine substanzielle Draufsicht auf einen ersten Verdrahtungsleiter ist, 2(b) eine substanzielle Draufsicht auf einen zweiten Verdrahtungsleiter ist und 2(c) eine substanzielle Draufsicht ist, in welcher der erste Verdrahtungsleiter und der zweite Verdrahtungsleiter vertikal gestapelt sind, so dass sie einander gegenüberliegen und parallel zueinander sind;
    • 3 ist ein Konfigurationsdiagramm eines internen Verdrahtungsaufbaus eines Leistungshalbleiterbauelements gemäß einer zweiten Ausführungsform der vorliegenden Erfindung, worin 3(a) eine substanzielle Draufsicht und 3(b) eine substanzielle perspektivische Ansicht ist;
    • 4 ist ein Diagramm, das Ergebnisse zeigt, die durch Berechnen einer gegenseitigen Induktivität zwischen den in 3 gezeigten Verdrahtungsleitern erhalten werden;
    • 5 ist ein Diagramm zur Erläuterung verschiedener Elemente, die für die in 4 gezeigte Berechnung verwendet werden;
    • 6 ist ein Konfigurationsdiagramm eines internen Verdrahtungsaufbaus eines Leistungshalbleiterbauelements gemäß einem dritten Beispiel der vorliegenden Erfindung, worin 6(a) eine substanzielle Draufsicht und 6(b) eine substanzielle Querschnittsansicht längs der Linie X-X der 6(a) ist;
    • 7 ist ein Konfigurationsdiagramm von in 6 gezeigten Verdrahtungsleitern, worin 7(a) eine substanzielle Draufsicht auf einen ersten Verdrahtungsleiter und 7(b) eine substanzielle Draufsicht auf einen zweiten Verdrahtungsleiter ist;
    • 8 ist eine substanzielle Querschnittsansicht, die schematisch ein konventionelles Leistungshalbleitermodul zeigt;
    • 9 ist eine substanzielle perspektivische Ansicht, die einen Abschnitt zeigt, in welchem zwei Verdrahtungsleiter so angeordnet sind, dass sie einander gegenüberliegen und parallel zueinander sind, und in welchem Ströme in diesen in dieselbe Richtung fließen;
    • 10 ist ein Konfigurationsdiagramm eines im Patentdokument 2 beschriebenen Leistungshalbleitermoduls, worin 10(a) eine substanzielle Draufsicht und 10(b) eine substanzielle Querschnittsansicht längs der Linie X-X der 10(a) ist;
    • 11 ist eine perspektivische Ansicht, die schematisch zwei Verdrahtungsleiter zeigt, die so angeordnet sind, dass sie einander gegenüberliegen und parallel zueinander sind; und
    • 12 ist ein Diagramm, das den Wert einer gegenseitigen Induktivität eines konventionellen internen Verdrahtungsaufbaus zeigt.
  • BESTE ART UND WEISE ZUR AUSFÜHRUNG DER ERFINDUNG
  • Nachstehend sind Ausführungsformen unter Verwendung von Beispielen beschrieben.
  • Beispiel 1
  • 1 und 2 sind jeweils ein substanzielles Konfigurationsdiagramm eines internen Verdrahtungsaufbaus eines Leistungshalbleiterbauelements gemäß einem ersten Beispiel der vorliegenden Erfindung. 1 ist eine substanzielle perspektivische Ansicht. 2(a) ist eine substanzielle Draufsicht auf einen ersten Verdrahtungsleiter. 2(b) ist eine substanzielle Draufsicht auf einen zweiten Verdrahtungsleiter. 2(c) ist eine substanzielle Draufsicht, in welcher der erste Verdrahtungsleiter und der zweite Verdrahtungsleiter vertikal gestapelt sind, so dass sie einander gegenüberliegen und parallel zueinander sind. Der erste Verdrahtungsleiter 4a und der zweite Verdrahtungsleiter 4b entsprechen dem in 9 gezeigten ersten Verdrahtungsleiter 56a bzw. zweiten Verdrahtungsleiter 56b. Die zwei Verdrahtungsleiter 4a, 4b sind so gestapelt, dass sie einander gegenüberliegen und parallel zueinander sind. Ströme fließen in derselben Richtung in Eingabeteile 11a, 11b der Verdrahtungsleiter 4a, 4b. Ströme fließen in derselben Richtung aus Ausgabeteilen 12a, 12b der Verdrahtungsleiter 4a, 4b. Das Eingabeteil 11a und das Eingabeteil 11b sind zu einem Eingabeteil IN1 kombiniert. Das Ausgabeteil 12a und das Ausgabeteil 12b sind zu einem Ausgabeteil OUT1 kombiniert.
  • Der erste Verdrahtungsleiter 4a und der zweite Verdrahtungsleiter 4b dieses Leistungshalbleiterbauelements 100 sind jeweils durch eine erste flache Platte 1a und eine zweite flache Platte 1b gebildet, die dieselbe Außenumfangsform aufweisen. Im ersten Verdrahtungsleiter 4a sind erste Kerben 7a abwechselnd entlang mehrerer gerader Linien 5a ausgebildet, die sich parallel von einer der gegenüberliegenden Seitenwände 2a, 3a der ersten flachen Platte 1a zur anderen Seitenwand auf eine solche Weise erstrecken, dass sie sich über zentrale Punkte 6a hinaus zwischen den Seitenwänden 2a, 3a, von der Seitenwand 2a zur Seitenwand 3a und von der Seitenwand 3a zur Seitenwand 2a, ausdehnen.
  • Im zweiten Verdrahtungsleiter 4b sind zweite Kerben 7b abwechselnd entlang gerader Linien 5b der zweite flachen Platte 1b, auf der die geraden Linien 5a projiziert sind, auf eine solche Weise ausgebildet, dass sie sich über zentrale Punkte 6b hinaus, von einer Seitenwand 3b zu einer Seitenwand 2b und von der Seitenwand 2b zur Seitenwand 3b, ausdehnen, wobei die Seitenwand 3b unter der Seitenwand 3a positioniert ist, die der Seitenwand 2a gegenüberliegt, mit welcher die ersten Kerben 7a der ersten flachen Platte 1a in Kontakt sind.
  • Die Länge und Breite von jeder der ersten Kerben 7a sind gleich der Länge und Breite von jeder der zweiten Kerben 7b, die unmittelbar unter den ersten Kerben 7a ausgebildet sind. Die ersten Kerben 7a und die zweiten Kerben 7b sind auf eine solche Weise gestapelt, dass sie teilweise eine Lücke in der Nähe der Mitte aufweisen. Die Richtung eines Stroms II, der in einen ersten Abschnitt 10a des ersten Verdrahtungsleiters 4a längs der ersten Kerben 7a fließt, ist entgegengesetzt der Richtung eines Stroms 12, der in einen zweiten Abschnitt 10b des zweiten Verdrahtungsleiters 4b längs der zweiten Kerben 7b fließt.
  • Daher kann eine gegenseitige Induktivität zwischen dem ersten Verdrahtungsleiter 4a und dem zweiten Verdrahtungsleiter 4b reduziert werden.
  • Es ist zu beachten, dass die Ströme 11, 12 in die Eingabeteile 11a, 11b fließen und aus den Ausgabeteilen 12a, 12b fließen. Aufgrund der in den flachen Platten 1a, 1b gebildeten Kerben 7a, 7b fließen die Ströme auf eine mäandernde Weise. Die Kerben 7a, 7b sind jeweils an den Abschnitten 8a, 8b in Kontakt mit den Seitenwänden 2a, 2b.
  • Wie vorstehend beschrieben, ist in den ersten und zweiten Abschnitten 10a und 10b, in denen die Ströme 11, 12 auf mäandernde Weise fließen, die Richtung des Stroms I1, die im ersten Verdrahtungsleiter 4a fließt, entgegengesetzt der Richtung des Stroms I2, der im zweiten Verdrahtungsleiter 4b fließt. Infolgedessen wird die gegenseitige Induktivität M niedrig.
  • Andererseits fließen die Ströme I1, I2 in den Böden 9a, 9b der Kerben 7a, 7b des ersten und zweiten Verdrahtungsleiters 4a und 4b in dieselbe Richtung, sind aber voneinander getrennt. Daher wird die gegenseitige Induktivität M auch in diesen Abschnitten niedrig.
  • Es ist zu beachten, dass die ersten und zweiten flachen Platten 1a und 1b normalerweise durch Schneiden einer großen flachen Platte erhalten werden.
  • Der erste und zweite Verdrahtungsleiter 4a und 4b kann mittels Antiefen ausgebildet werden, ohne die Schritte des Erhaltens der ersten und zweiten flachen Platten 1a und 1b aus einer großen flachen Platte durchzuführen.
  • Beispiel 2
  • 3 ist ein Konfigurationsdiagramm, das einen internen Verdrahtungsaufbau eines Leistungshalbleiterbauelements gemäß einem zweiten Beispiel der vorliegenden Erfindung zeigt. In dem Diagramm ist 3(a) eine substanzielle Draufsicht und 3(b) ist eine substanzielle perspektivische Ansicht. Der Unterschied zwischen dem internen Verdrahtungsaufbau dieses Leistungshalbleiterbauelements 200 und dem internen Verdrahtungsaufbau des in 1 gezeigten Leistungshalbleiterbauelements 100 besteht darin, dass das Eingabeteil IN1 und das Ausgabeteil OUT1 in der Mitte zu einem Eingabeteil IN2 und einem Ausgabeteil OUT2 verengt sind. Diese Konfiguration ist nachstehend im Detail beschrieben.
  • Die Ecken der in 1 gezeigten ersten flachen Platte 1a und der zweiten flachen Platte 1b sind abgeschnitten, um das Eingabeteil IN1 und das Ausgabeteil OUT1 zur Mitte zu verengen, um das in 3 gezeigte Eingabeteil IN2 und Ausgabeteil OUT2 zu erhalten. Durch Ausbilden des Eingabeteils IN2 und des Ausgabeteils OUT2 kann die gegenseitige Induktivität M in der in 3 gezeigten Konfiguration aufgrund des Fehlens eines Gegen-Verdrahtungsleiters in der Nähe des Eingabeteils IN2 und in der Nähe des Ausgabeteils OUT2 niedriger als in der in 1 gezeigten Konfiguration gemacht werden. Die Breite des Eingabeteils IN2, die Breite von jedem der Abstände zwischen den Kerben 7a, 7b und die Breite zwischen jedem unteren Endteil der Kerben 7a, 7b und der Seitenwand 3a des Verdrahtungsleiters, die ihm gegenüberliegt, sind einander gleich. Diese Breiten sind in einer Breite W1 der Verdrahtungsleiter 4a, 4b eingestellt.
  • Es ist zu beachten, dass „T“ in dem Diagramm für die Länge der Verdrahtungsleiter, „W1“ für die Breite der Verdrahtungsleiter, „W2“ für die Dicke der Verdrahtungsleiter, „t“ für die Lücke zwischen dem ersten und zweiten Verdrahtungsleiter, „S“ für die Breite jeder Kerbe, „Ts“ für die Länge jeder Kerbe und „Ts1“ für die Längen von Abschnitten steht, in denen sich die Kerben überlappen.
  • 4 ist ein Diagramm, welches Ergebnisse zeigt, die durch Berechnen der gegenseitigen Induktivität zwischen den in 3 gezeigten Verdrahtungsleitern erhalten werden. Zum Vergleich zeigt 4 die Berechnungsergebnisse, die von einem konventionellen flachen Verdrahtungsleiter erhalten werden, der keine Kerben hat.
  • 5 zeigt verschiedene Elemente, die für die Berechnung verwendet werden. Das Muster der in 5 gezeigten Kerben entspricht dem Muster der in 4 gezeigten Kerben. Stahl wird als Material für die Verdrahtungsleiter verwendet. Die Länge T der Verdrahtungsleiter beträgt 5 mm, die Breite W1 1 mm und die Dicke W2 0,18 mm. Die Lücke t zwischen den einander gegenüberliegenden Verdrahtungsleitern beträgt 0,05 mm, die Breite S jeder Kerbe 0,2 mm, die Länge Ts jeder Kerbe 3 mm und die Länge Tsl der Abschnitte, in denen sich die Kerben überlappen, 2 mm.
  • Wie aus 4 deutlich wird, beträgt die gegenseitige Induktivität zwischen dem ersten Verdrahtungsleiter 4a und dem zweiten Verdrahtungsleiter 4b, die die Kerben 7a aufweisen, ungefähr die Hälfte der gegenseitigen Induktivität zwischen den flachen konventionellen Verdrahtungsleitern 56a, 56b ohne Kerben.
  • Durch Ausbilden der Kerben 7a, 7b, wie vorstehend beschrieben, können die Richtungen der Ströme I1, I2, die entlang der Kerben fließen, einander im ersten Verdrahtungsleiter 4a und im zweiten Verdrahtungsleiter 4b entgegengesetzt gemacht werden, was die gegenseitige Induktivität M reduziert.
  • Wenn die Verdrahtungsleiter 4a, 4b breitere Dimensionen brauchen, kann die gegenseitige Induktivität M wirksamer reduziert werden, indem die Länge Ts der Kerben 7a, 7b erhöht und die Breite S der Kerben 7a, 7b verringert wird.
  • Wenn ein Strom derselben Dichte angelegt wird, sind die Dimensionen der Verdrahtungsleiter 4a, 4b mit den Kerben 7a, 7b größer als diejenigen der Verdrahtungsleiter ohne Kerben (flache Platte). Im Ergebnis kann eine verbesserte Wärmeverteilung erhalten werden.
  • Das Vorstehende hat den Fall beschrieben, in welchem die Außendimension der ersten flachen Platte 1a, die den ersten Verdrahtungsleiter 4a bildet, dieselbe wie die Außendimension der zweiten flachen Platte 1b ist, die den zweiten Verdrahtungsleiter 4b bildet. Wenn die Außendimensionen einander nicht gleich sind oder wenn beispielsweise die Breite W1 und die Dicke W2 der Verdrahtungen unterschiedlich sind, können die gleichen Wirkungen der vorliegenden Erfindung erhalten werden.
  • Darüber hinaus werden in den internen Verdrahtungsaufbauten des ersten und zweiten Beispiels der erste und zweite Verdrahtungsleiter 4a und 4b von derselben Form um 180° gedreht und gestapelt. Im ersten Beispiel werden der erste Verdrahtungsleiter 4a und der zweite Verdrahtungsleiter 4b jeweils durch Biegen eines bandartigen Leiters von konstanter Breite um 90° in die Form des Buchstabens „W“ geformt.“ Im zweiten Beispiel werden der erste Verdrahtungsleiter 4a und der zweite Verdrahtungsleiter 4b durch Biegen eines bandartigen Leiters mit der Breite W1 um 90° in die Form des Buchstabens „Ω“ geformt. Die ganzen Formen des ersten und zweiten Verdrahtungsleiters 4a und 4b liegen in den Formen von flachen Platten vor.
  • Der erste Verdrahtungsleiter 4a des zweiten Beispiels wird durch Biegen eines bandartigen Leiters mit der Breite W1 so, dass er symmetrisch ist, geformt, wobei eine Linie, die beide Enden verbindet, den bandartigen Leiter zweimal oder mehr schneidet. Jeweilige Endteile des bandartigen Leiters entsprechen dem Eingabeteil IN2 und dem Ausgabeteil OUT2. Lücken, die zwischen den gebogenen Teilen der bandartigen Leiter geformt sind, entsprechen den Kerben 7a, 7b. Der zweite Verdrahtungsleiter 4b hat die gleiche Form. Der zweite Verdrahtungsleiter 4b wird um 180° einwärts in Bezug auf den ersten Verdrahtungsleiter 4a gedreht, wobei Endteile der beiden Verdrahtungsleiter einander überlappen und so angeordnet sind, dass sie in den gesamten bandartigen Leitern parallel zueinander sind. Die Endteile des ersten Verdrahtungsleiters 4a und des zweiten Verdrahtungsleiters 4b sind mit externen Eingabe-/Ausgabeanschlüssen, die sich die Verdrahtungsleiter teilen, elektrisch verbunden.
  • Gemäß solchen internen Verdrahtungsaufbauten sind Wege, in welchen Ströme in einander entgegengesetzten Richtungen fließen, im ersten Verdrahtungsleiter 4a und zweiten Verdrahtungsleiter 4b ausgebildet. Wenn sich die Spitzenenden der Kerben 7a, 7b, die von den Seitenflächen der flachen Platten gebildet sind, über die zentralen Punkte hinaus ausdehnen, welche die Punkte auf den Linien sind, die die flachen Platten in zwei Teile teilen, oder mit anderen Worten, wenn die Länge Ts der Kerben größer als die Breite W1 ist, werden die Wege, in welchen die Ströme in den einander entgegengesetzten Richtungen fließen, lang, was beträchtlich zu einer Senkung der gegenseitigen Induktivität beiträgt. Daher sind die vorstehend beschriebenen internen Verdrahtungsaufbauten von Vorteil.
  • Anders als im zweiten Beispiel entsprechen im ersten Beispiel eine der Seitenflächen jedes bandartigen Leiters und die andere Seitenfläche auf der gegenüberliegenden Seite dem Eingabeteil und dem Ausgabeteil. Jedoch ist das erste Beispiel darin das gleiche wie das zweite Beispiel, dass die Wege, in welchen Ströme in den einander entgegengesetzten Richtungen fließen, im ersten Verdrahtungsleiter 4a und im zweiten Verdrahtungsleiter 4b ausgebildet sind.
  • Beispiel 3
  • 6 ist ein Konfigurationsdiagramm, das einen internen Verdrahtungsaufbau eines Leistungshalbleiterbauelements gemäß einem dritten Beispiel der vorliegenden Erfindung zeigt. 6(a) ist eine substanzielle Draufsicht und 6(b) ist eine substanzielle Querschnittsansicht längs der Linie X-X der 6(a). In diesem Beispiel ist ein interner Verdrahtungsaufbau eines Leistungshalbleitermoduls als der interne Verdrahtungsaufbau des Leistungshalbleiterbauelements veranschaulicht.
  • 7 ist ein Konfigurationsdiagramm eines Verdrahtungsleiters der 6. 7(a) ist eine substanzielle Draufsicht auf einen ersten Verdrahtungsleiter 76a und 7(b) eine substanzielle Draufsicht auf einen zweiten Verdrahtungsleiter 77a. Der Unterschied zwischen dem Leistungshalbleiterbauelement 200 und einem Leistungshalbleitermodul 600 der 10 besteht darin, dass die Verdrahtungsleiter 76, 77 in den ersten und zweiten Verdrahtungsleiter 76a, 77a geändert sind. Es ist zu beachten, dass dieselben Bezugszeichen bei den Abschnitten verwendet werden, die die gleichen wie diejenigen der in 10 gezeigten Konfiguration sind.
  • In einem Leistungshalbleiterbauelement 300 ist die rückwärtige leitende Schicht 72, die eine Metallfolie ist, auf der ersten Hauptfläche der Isolierplatte 71 ausgebildet und zumindest ein leitendes Muster 73, das aus einer anderen Metallfolie hergestellt ist, ist auf der zweiten Hauptfläche der Isolierplatte 71 ausgebildet. Das Leistungshalbleiterbauelement 300 weist auch die Leiterplatte 75 auf, die so angeordnet ist, dass sie einem Halbleiterchip 74 zugewandt ist, der ein an die andere Metallfolie gebondetes Halbleiterelement darstellt, und so, dass sie einer Hauptfläche der Isolierplatte 71 zugewandt ist, in welcher der Halbleiterchip 74 angeordnet ist. Der aus einer Metallfolie hergestellte erste Verdrahtungsleiter 76a, der eine erste Hauptfläche (Vorderseite) mit der Leiterplatte 75 aufweist, der aus einer anderen Metallfolie hergestellte zweite Verdrahtungsleiter 77a, der eine zweite Hauptfläche (Rückseite) mit der Leiterplatte 75 aufweist, und eine Hauptelektrode des Halbleiterchips 74 sind durch mehrere Pfostenelektroden 78 (Pfostenstifte) elektrisch miteinander verbunden. Durch Verbinden der zwei Verdrahtungsleiter 76a, 77a mit den Pfostenelektroden kann eine hohe Zuverlässigkeit erhalten werden, wie vorstehend beschrieben. Die Verdrahtungsleiter 76a, 77a sind beispielsweise durch einen externen Verbindungsanschluss in einem Abschnitt verbunden, der durch das Bezugszeichen „IN“ angegeben ist.
  • In dieser Konfiguration wird der erste Verdrahtungsleiter 76a durch abwechselndes Ausbilden von Kerben 30a von gegenüberliegenden Seitenwänden auf der Metallfolie erhalten, die auf der Vorderseite der Leiterplatte 75 angeordnet ist. Ferner wird der zweite Verdrahtungsleiter 77a durch abwechselndes Ausbilden von Kerben 30b von gegenüberliegenden Seitenwänden auf der Metallfolie erhalten, die auf der Rückseite der Leiterplatte 75 ausgebildet ist. Nicht nur eine gut bekannte Leiterplatte, sondern auch eine Harzschicht aus Polyimid oder dergleichen kann als die Leiterplatte 75 verwendet werden. Die Kerben 30a, 30b erstrecken sich weiter zurück vorbei an den zentralen Punkten 29a, 29b zwischen den einander gegenüberliegenden Seitenwänden. Der erste Verdrahtungsleiter 76a und der zweite Verdrahtungsleiter 77a sind so angeordnet, dass die Kerben 30a und die Kerben 30b einander überlappen und die zentralen Punkte 29a, 29b einander überlappen.
  • Ströme treten von IN über beispielsweise den externen Verbindungsanschluss ein, der nicht gezeigt ist, und fließen über den Halbleiterchip 74 zum leitenden Muster 73. Durch Ausbilden der Kerben 30a, 30b fließen die Ströme durch den ersten Verdrahtungsleiter 76a und den zweiten Verdrahtungsleiter 77a als Ströme 31a, 31b, um auf mäandernde Weise zu fließen (entlang der Kerben 30a, 30b zu fließen). Die Ströme 31a, 31b fließen auf mäandernde Weise in einander entgegengesetzte Richtungen. Daher kann die gegenseitige Induktivität zwischen dem ersten Verdrahtungsleiter 76a und dem zweiten Verdrahtungsleiter 77a reduziert werden.
  • Die Formen des ersten Verdrahtungsleiters 76a und des zweiten Verdrahtungsleiters 77a des vorliegenden Beispiels unterscheiden sich voneinander. Jedoch sind die Verdrahtungsleiter des ersten und zweiten Beispiels darin die gleichen, dass ihre bandartigen Leiter Abschnitte aufweisen, die zu U-Formen gebogen sind. Die gebogenen Abschnitte des ersten Verdrahtungsleiters 76a und des zweiten Verdrahtungsleiters 77a weisen Wege auf, in welchen die Ströme in einander entgegengesetzte Richtungen fließen, was zu einer Senkung der gegenseitigen Induktivität beiträgt.
  • Das Vorstehende veranschaulicht nur die Prinzipien der vorliegenden Erfindung. Ein Fachmann auf dem Gebiet kann eine große Anzahl von Modifikationen und Änderungen vornehmen.
  • Bezugszeichenliste
  • 1a
    Erste flache Platte
    1b
    Zweite flache Platte
    2a, 2b
    Seitenwand gegenüber der ersten flachen Platte
    3a, 3b
    Seitenwand gegenüber der zweiten flachen Platte
    4a, 76a
    Erster Verdrahtungsleiter
    4b, 77a
    Zweiter Verdrahtungsleiter
    5a, 5b
    Gerade Linie
    6a, 6b, 29a, 29b
    Zentraler Punkt
    7a, 7b, 30a, 30b
    Kerbe
    8a, 8b
    Abschnitt
    9a, 9b
    Unterer Teil
    10a
    Erster Abschnitt
    10b
    Zweiter Abschnitt
    11a, 11b, IN1, IN2
    Eingabeteil
    12a, 12b, OUT1, OUT2
    Ausgabeteil
    71
    Isolierplatte
    72
    Rückwärtiger leitender Film
    73
    Leitendes Muster
    74
    Halbleiterchip
    75
    Leiterplatte
    78
    Pfostenelektrode
    100, 200, 300
    Leistungshalbleiterbauelement der vorliegenden Erfindung
    11, 31a
    Strom, der im ersten Verdrahtungsleiter fließt
    I2, 31b
    Strom, der im zweiten Verdrahtungsleiter fließt
    T
    Länge des Verdrahtungsleiters
    W1
    Breite des Verdrahtungsleiters
    W2
    Dicke des Verdrahtungsleiters
    t
    Lücke zwischen dem ersten Verdrahtungsleiter und dem zweiten Verdrahtungsleiter
    S
    Breite der Kerben
    Ts
    Länge der Kerben
    Ts1
    Länge des Abschnitts, worin die Kerben einander überlappen

Claims (3)

  1. Interner Verdrahtungsaufbau eines Halbleiterbauelements, der einen ersten Verdrahtungsleiter (4a; 76a) und einen zweiten Verdrahtungsleiter (4b; 77a) aufweist, die so angeordnet sind, dass sie einander gegenüberliegen und in einem Fall parallel zueinander sind und Ströme aufweisen, die von einem Eingabeteil (11a) zu einem Ausgabeteil (12a) in dieselbe Richtung fließen, wobei: der erste Verdrahtungsleiter (4a; 76a) und der zweite Verdrahtungsleiter (4b; 77a) aus flachen Platten ausgebildet sind; im ersten Verdrahtungsleiter (4a; 76a) erste Kerben (7a) abwechselnd entlang mehrerer gerader Linien ausgebildet sind, die parallel von einer von gegenüberliegenden Seitenwänden (2a, 2b; 3a, 3b) zur anderen Seitenwand (2a, 2b; 3a, 3b) auf eine solche Weise verlaufen, dass sie sich jenseits erster zentraler Punkte zwischen den Seitenwänden (2a, 2b; 3a, 3b) von einer der Seitenwände (2a, 2b; 3a, 3b) zur anderen Seitenwand (2a, 2b; 3a, 3b) und umgekehrt ausdehnen; im zweiten Verdrahtungsleiter (4b, 77a) zweite Kerben (7b) abwechselnd unmittelbar unter den mehreren geraden Linien (5a, 5b) auf eine solche Weise ausgebildet sind, dass sie sich jenseits zweiter zentraler Punkte zwischen Seitenwänden (2a, 2b; 3a, 3b) von einer der Seitenwände (2a, 2b; 3a, 3b) zur anderen Seitenwand (2a, 2b; 3a, 3b) und umgekehrt ausdehnen, wobei die eine Seitenwand (2a, 2b; 3a, 3b) an einer Seite gegenüber der Seitenwand (2a, 2b; 3a, 3b) mit den ersten Kerben (7a) positioniert ist; und eine Länge der ersten Kerben (7a) gleich derjenigen der zweiten Kerben (7b) ist, die unmittelbar unter den ersten Kerben (7a) ausgebildet sind, die ersten zentralen Punkte und die zweiten zentralen Punkte einander überlappen, die ersten Kerben (7a) und die zweiten Kerben (7b) einander teilweise überlappen, eine Richtung des Stroms, der durch den ersten Verdrahtungsleiter (4a, 76a) längs der ersten Kerben (7a) fließt, einer Richtung des Stroms entgegengesetzt ist, der durch den zweiten Verdrahtungsleiter (4b, 77a) längs der zweiten Kerben (7b) fließt und dadurch eine gegenseitige Induktivität zwischen dem ersten Verdrahtungsleiter (4a, 76a) und dem zweiten Verdrahtungsleiter (4b, 77a) reduziert wird.
  2. Interner Verdrahtungsaufbau eines Halbleiterbauelements nach Anspruch 1, wobei der erste Verdrahtungsleiter (4a, 76a) und der zweite Verdrahtungsleiter (4b, 77a) auf einer Vorderseite bzw. einer Rückseite einer Isolierplatte (71) ausgebildet sind.
  3. Interner Verdrahtungsaufbau eines Halbleiterbauelements nach Anspruch 1, wobei die ersten Kerben (7a) in gleichen Intervallen ausgebildet sind und ein Abstand zwischen einem unteren Endteil der ersten Kerben (7a) und einer Seitenwand (2a, 2b; 3a, 3b) des ersten Verdrahtungsleiters (4a, 76a), der dem unteren Bodenteil zugewandt ist, gleich dem Intervall der ersten Kerben (7a) ist.
DE112012000149.4T 2011-02-17 2012-01-25 Interner Verdrahtungsaufbau eines Halbleiterbauelements Active DE112012000149B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011031838 2011-02-17
JP2011-031838 2011-02-17
PCT/JP2012/051527 WO2012111397A1 (ja) 2011-02-17 2012-01-25 半導体装置の内部配線構造

Publications (2)

Publication Number Publication Date
DE112012000149T5 DE112012000149T5 (de) 2013-07-25
DE112012000149B4 true DE112012000149B4 (de) 2022-02-24

Family

ID=46672334

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012000149.4T Active DE112012000149B4 (de) 2011-02-17 2012-01-25 Interner Verdrahtungsaufbau eines Halbleiterbauelements

Country Status (5)

Country Link
US (1) US8710674B2 (de)
JP (1) JP5561380B2 (de)
CN (1) CN103155147B (de)
DE (1) DE112012000149B4 (de)
WO (1) WO2012111397A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104919589B (zh) * 2012-10-15 2019-01-29 富士电机株式会社 半导体装置
CN110164823B (zh) * 2012-11-09 2023-08-22 富士电机株式会社 半导体装置
WO2015033737A1 (ja) * 2013-09-06 2015-03-12 株式会社村田製作所 多層基板
US9655265B2 (en) * 2014-05-26 2017-05-16 Infineon Technologies Ag Electronic module
CN105992505B (zh) * 2015-03-24 2018-06-12 杭州迪普科技股份有限公司 网络设备
CN108598258B (zh) * 2018-04-27 2021-11-09 华南师范大学 一种具有静态负微分电阻特性的太赫兹器件
JP2022108967A (ja) 2021-01-14 2022-07-27 富士電機株式会社 スナバ装置および電力変換装置
CN116864494B (zh) * 2023-09-01 2023-12-05 甬矽电子(宁波)股份有限公司 扇出型封装结构和扇出型封装结构制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441317B1 (en) 1999-11-04 2002-08-27 Hitachi, Ltd. Semiconductor module and inverter device
US20050121783A1 (en) 2003-12-03 2005-06-09 Nissan Motor Co., Ltd. Semiconductor device mounting structure
JP2006060986A (ja) 2004-08-24 2006-03-02 Fuji Electric Device Technology Co Ltd 電力変換装置の導体構造
JP2008166421A (ja) 2006-12-27 2008-07-17 Nippon Inter Electronics Corp パワーモジュール
JP2009064852A (ja) 2007-09-05 2009-03-26 Okutekku:Kk 半導体装置及び半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2605506B2 (ja) * 1991-07-10 1997-04-30 三菱電機株式会社 半導体装置
JP3047572B2 (ja) * 1991-10-25 2000-05-29 住友電装株式会社 フラット回路体
JPH07249735A (ja) 1994-03-08 1995-09-26 Hitachi Ltd 半導体素子の並列接続方法
JPH0819267A (ja) * 1994-06-27 1996-01-19 Okuma Mach Works Ltd インバータ制御装置
JP3006585B2 (ja) 1998-06-01 2000-02-07 富士電機株式会社 半導体装置
JP2000243876A (ja) * 1999-02-23 2000-09-08 Fujitsu Ltd 半導体装置とその製造方法
US7227240B2 (en) * 2002-09-10 2007-06-05 Semiconductor Components Industries, L.L.C. Semiconductor device with wire bond inductor and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441317B1 (en) 1999-11-04 2002-08-27 Hitachi, Ltd. Semiconductor module and inverter device
US20050121783A1 (en) 2003-12-03 2005-06-09 Nissan Motor Co., Ltd. Semiconductor device mounting structure
JP2006060986A (ja) 2004-08-24 2006-03-02 Fuji Electric Device Technology Co Ltd 電力変換装置の導体構造
JP2008166421A (ja) 2006-12-27 2008-07-17 Nippon Inter Electronics Corp パワーモジュール
JP2009064852A (ja) 2007-09-05 2009-03-26 Okutekku:Kk 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN103155147B (zh) 2016-02-10
JP5561380B2 (ja) 2014-07-30
US20130277849A1 (en) 2013-10-24
JPWO2012111397A1 (ja) 2014-07-03
WO2012111397A1 (ja) 2012-08-23
DE112012000149T5 (de) 2013-07-25
CN103155147A (zh) 2013-06-12
US8710674B2 (en) 2014-04-29

Similar Documents

Publication Publication Date Title
DE112012000149B4 (de) Interner Verdrahtungsaufbau eines Halbleiterbauelements
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE60131677T2 (de) I-kanal-oberflächenmontage-verbinder
DE69730587T2 (de) Biegsame gedruckte Schaltungen mit pseudo-verdrillten Leitern
DE19507573C2 (de) Leiterstruktur für ein Halbleitergehäuse und Halbleitergehäuse mit einer solchen Leiterstruktur
DE19927948B4 (de) Chipthermistoren und Verfahren zum Herstellen derselben
DE10019838A1 (de) Mehrschichtkondensator, Verdrahtungssubstrat, Entkopplungsschaltung und Hochfrequenzschaltung
DE2328974A1 (de) Elektrisch leitendes flachkabelgebilde
DE10019839A1 (de) Mehrschichtkondensator, Verdrahtungssubstrat, Entkopplungsschaltung und Hochfrequenzschaltung
DE2439853A1 (de) Als uebertragungsleitungen verwendbare flexible flachkabel
DE2619312A1 (de) Halbleiter-heizelement
DE10350137B4 (de) Halbleitereinrichtung
DE112015006984B4 (de) Halbleitervorrichtung und halbleitermodul, das mit derselben versehen ist
DE2726040A1 (de) Hochfrequenz-halbleitereinrichtung
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE4027072A1 (de) Halbleiteranordnung
DE69921430T2 (de) Hochfrequenzinduktivität mit hohem Q-Faktor
DE10122931A1 (de) Halbleitermodul
DE112019005234T5 (de) Leistungshalbleitervorrichtung
DE2938712A1 (de) Bedruckte schaltungsplatte
DE102018206482B4 (de) Halbleiterbauelement mit einem Verbundwerkstoffclip aus Verbundmaterial
DE10207957A1 (de) Verfahren für hochdichtes Entkoppeln einer Kondensatorplazierung mit geringer Anzahl von Kontaktlöchern
DE112021002909T5 (de) Halbleiterbauteil
EP1764832B1 (de) Bondverbindung für Leistungshalbleiterbauelemente
DE10105086A1 (de) Leistungsmodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H05K0001020000

Ipc: H01L0023480000

R012 Request for examination validly filed

Effective date: 20140314

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H05K0001020000

Ipc: H01L0023480000

Effective date: 20140325

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final