CN104620379A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104620379A
CN104620379A CN201380047421.3A CN201380047421A CN104620379A CN 104620379 A CN104620379 A CN 104620379A CN 201380047421 A CN201380047421 A CN 201380047421A CN 104620379 A CN104620379 A CN 104620379A
Authority
CN
China
Prior art keywords
terminal conductor
conductor
collets
insulated substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380047421.3A
Other languages
English (en)
Inventor
高桥秀明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to CN201910500748.0A priority Critical patent/CN110164823B/zh
Publication of CN104620379A publication Critical patent/CN104620379A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

半导体装置(1)包括安装有半导体元件的绝缘基板(11)、以及收纳绝缘基板(11)的外围壳体(20)。在外围壳体(20)的侧壁(20a、20b)设置有两端被固定的两片端子导体(30-1、30-2)，端子导体(30-1、30-2)上设置有分别向绝缘基板(11)侧突起的连接端子(31-1、31-2)。连接端子(31-1、31-2)与绝缘基板(11)上的导电箔相焊接。在端子导体(30-2)的中央部附近，设置有用于确保相邻端子导体间的距离在一定距离以上的绝缘块(32-1、32-2)。因焊接时的热膨胀而引起的端子导体(30-1)的变形因绝缘块(32-1、32-2)而得以抑制。由此，能够力图实现稳定的焊接，并能够防止连接不良的产生。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
以往，具有IGBT(Insulated Gate Bipolar Transistor:绝缘栅双极型晶体管)等功率半导体元件的半导体装置是公知的。具有功率半导体元件的半导体装置通常具有下述结构，即：安装有半导体元件的绝缘基板搭载于散热用的金属底板，利用与金属底板的边缘相粘接的外围壳体来覆盖绝缘基板。
作为这种半导体装置的现有技术，公开有下述结构，即：以使得一对正负直流输入端子的同电极端子彼此隔着绝缘基板相对的方式将该一对正负直流输入端子排列在形成具有大致矩形的平面形状的外围壳体的相对两条边的侧壁(例如，参照下述专利文献1。)。
此外，作为其他的现有技术，公开有下述结构，即：将电流流向相反的两片板状的端子导体以其板面彼此平行且相互接近的状态配置在外围壳体内，由此来抵消因从半导体元件的各电极流向外部连接用端子的电流而产生的布线电感(例如，参照下述专利文献2。)。
目前，现有半导体装置所使用的外围壳体具有下述结构，即：采用这些现有技术，在形成外围壳体的周围四条边中的相对两条边的侧壁分别配置两个同极性的外部连接用端子，且在内部具备隔着一定间隔相对的两片端子导体。端子导体上形成有用于与绝缘基板上的电路图案状的导体箔相连接的连接端子。绝缘基板一般使用陶瓷基板，该陶瓷基板通过在由属于绝缘性材料的氧化铝(Al2O3)或氮化铝(AlN)等构成的绝缘层的两面粘贴由铜(Cu)形成的电路图案状的导体箔而得到。
在使用上述外围壳体来制造半导体装置的情况下，首先，在金属底板上搭载并固定安装有半导体元件的绝缘基板。接着，在将外围壳体覆盖金属底板并进行定位之后，利用粘接剂粘接金属底板的边缘与外围壳体，由此将外壳壳体安装到金属底板。接着，使用锡膏对设置于外围壳体的端子导体的连接端子与绝缘基板上的导体箔进行焊接。
接着，对具备上述外围壳体的现有半导体装置的结构进行说明。图7是表示现有半导体装置的结构的说明图。图7中，(a)是平面结构，(b)是剖面结构。如图7所示，现有的半导体装置100包括散热用金属底板40、绝缘基板41、以及外围壳体50。绝缘基板41搭载在金属底板40上，金属底板40的边缘与外围壳体50相粘接。绝缘基板41上安装有省略图示的半导体元件。
外围壳体50是由树脂成型得到的壳体，具备通过插入成型而形成为一体的金属制的外部连接用端子63-1、63-2、63-3、63-4以及端子导体60-1、60-2。外部连接用端子63-1、63-2、63-3、63-4以及端子导体60-1、60-2例如通过对铜板等金属板进行加工并成型得到。外部连接用端子63-1、63-2与端子导体60-1、以及外部连接用端子63-3、63-4与端子导体60-2分别电连接。
在具有大致矩形的平面形状的外围壳体50周围的四条边中的相对两条边的侧壁50a、50b上设置有同极性的外部连接用端子63-1、63-2及63-3、63-4，外部连接用端子63-1、63-2及63-3、63-4均隔着端子导体60-1、60-2相对。端子导体60-1、60-2与外围壳体50一体成型，端子导体60-1、60-2各自的两个端部共计4个部位通过树脂被固定于外围壳体50的侧壁50a、50b。通常，在常温状态下将外围壳体50放置于金属底板40上时，以端子导体60-1、60-2的板面与绝缘基板41的表面平行的方式将端子导体60-1、60-2配置于外围壳体50。
端子导体60-1配置在绝缘基板41的上侧及端子导体60-2的下侧。端子导体60-1的平面形状呈大致直线形状。端子导体60-2的平面形状呈以形成梯形的下底边以外的轮廓的方式进行弯折而得到的形状(以下，称为梯形框状)。此外，在端子导体60-1、60-2上分别设置有内部布线用的连接端子61-1、61-2。连接端子61-1、61-2以从端子导体60-1、60-2所在高度向绝缘基板41所在的下方突起的状态形成在端子导体60-1、60-2上(以下，将绝缘基板41侧作为下侧，端子导体60-2侧作为上侧来进行说明)。
连接端子61-1、61-2与绝缘基板41上的导体箔(未图示)通过锡膏来进行焊接。通过对连接端子61-1、61-2与绝缘基板41上的导体箔进行焊接，从而使得从外部壳体50突出至外部的外部连接用端子63-1、63-2、63-3、63-4与铺设有电路图案或导电材料的绝缘基板41相导通。由此，能经由外部连接用端子63-1、63-2、63-3、63-4来使得半导体装置100内部的安装有半导体元件的绝缘基板41与外部的其他系统电连接。
现有技术文献
专利文献
专利文献1：日本专利特开平7－111310号公报
专利文献2：日本专利特公平7－83087号公报
发明内容
发明所要解决的技术问题
然而，在图7所示的现有半导体装置100中，在对连接端子61-1、61-2与绝缘基板41上的导体箔进行焊接时，由于金属制的端子导体会因焊接时的加热而发生热膨胀从而变形，因此，产生了以下问题。图8是表示图7的端子导体变形时的状态的剖视图。图8(a)中示出常温时半导体装置100的外围壳体50的内部状态。图8(b)中示出焊接时半导体装置100的外围壳体50的内部状态。图8(a)示出常温时(例如，25℃)，端子导体60-1、60-2的板面位于与绝缘基板40的表面相平行的位置(未发生热变形的状态)。
另一方面，图8(b)示出端子导体60-1因焊接时的加热而发生热变形的状态。在将安装有半导体元件的绝缘基板41组装入外围壳体50，并对设置于端子导体60-1、60-2的连接端子61-1、61-2与绝缘基板41上的导体箔进行焊接时，金属制的端子导体60-1、60-2会因焊接时的加热而发生热膨胀。由于端子导体60-1、60-2的两端固定于外围壳体50的侧壁50a、50b，因此，在外围壳体50的侧壁50a、50b上由热膨胀的端子导体60-1、60-2施加与该侧壁50a、50b的内侧的表面大致垂直的方向的应力，在端子导体60-1、60-2上施加有外围壳体50的侧壁50a、50b上所施加的应力的反作用力。因此，在常温状态下位于与绝缘基板41平行的位置的端子导体60-1、60-2发生与热膨胀的量相应的变形。
端子导体因热膨胀而产生的变形的程度也取决于端子导体的平面形状。例如，若是直线状的端子导体60-1，热膨胀的影响直接关系到其向上方的变形。与此相对，若是梯形框状的端子导体60-2，由于梯形框的角部(折弯的部分)会使热膨胀分量的方向分散，从而不易产生向上向下方向的变形。因此，梯形框状的端子导体60-2的端部间未被固定的部分的位置往往不易在上下方向上发生偏差。因此，在如图7所示将直线状的端子导体60-1配置在梯形框状的端子导体60-2的下侧的情况下，上侧的端子导体60-2的上下方向上的位置偏差较小，而下侧的端子导体60－1向上方发生变形，向上方的位置偏差较大，因此，特别是外部连接用端子间的绝缘不良、电路短路的问题会变大。
即，在焊接时进行加热的情况下，端子导体60-1的端部间的未固定的部分会因热膨胀而发生变形，向端子导体60-2所在的上方凸出成弓状。另一方面，端子导体60-2的端部间的未固定的部分由于端子导体60-2的形状的原因而使得因热膨胀而在上下方向上产生的偏差较小，因此，基本仍保持在加热前的位置。于是，若因导体加热而产生金属的热膨胀，则端子导体60-1会向上方变形弯曲并凸出成弓状，从而在与端子导体60-1相连的连接端子61-1与绝缘基板41上的导体箔之间会产生间隔(间隙)。并且，端子导体60-1与端子导体60-2相靠近，最差会发生两者相接触的情况。
因此，可以确认在现有的半导体装置100中，由于对连接端子61-1、61-2与绝缘基板41进行焊接时的加热，连接端子61-1与绝缘基板41上的导体箔之间有可能会产生间隙。并且，还可确认端子导体60-1有可能会靠近端子导体60-2。在连接端子61-1与绝缘基板41上的导体箔之间产生间隙的情况下，焊接性会变差从而导致接触不良。并且，由于隔开一定间隔相对的两片端子导体60-1、60-2彼此靠近，因此，有可能导致绝缘不良或电路短路。
本发明的目的在于，为了解决上述现有技术所存在的问题点，提供一种能够实现稳定焊接、且能够防止端子导体间出现绝缘不良或产生电路短路的半导体装置。
解决技术问题所采用的技术方案
为了解决上述问题，达成本发明的目的，本发明所涉及的半导体装置具有如下特征。配置安装有半导体元件的绝缘基板。配置包围所述绝缘基板的外围壳体。在所述绝缘基板的上部以下述方式配置至少两片金属制的板状端子导体，即：使得所述至少两片金属制的板状端子导体与所述绝缘基板的表面平行，且其分别与所述绝缘基板之间的间隔互不相同，并彼此分离相对。所述端子导体的两端固定于所述外围壳体的侧壁。相邻所述端子导体之间配置有用于确保相邻所述端子导体间的距离在一定距离以上的绝缘块。
本发明所涉及的半导体装置的特征在于，在上述发明中，所述绝缘块以包围所述端子导体的一部分的方式进行设置。
本发明所涉及的半导体装置的特征在于，在上述发明中，所述绝缘块由聚苯硫醚树脂或环氧树脂形成。
本发明所涉及的半导体装置的特征在于，在上述发明中，由所述绝缘块所保持的所述端子导体间的距离为0.5mm以上5mm以下。
在上述发明中，本发明所涉及的半导体装置还具有下述特征。在所述绝缘基板上形成有规定图案的导体箔。在所述端子导体上形成有连接端子。所述连接端子焊接于所述导体箔。于是，所述绝缘块与所述端子导体相接触，从而对因焊接所述连接端子与所述导体箔时的加热而发生热膨胀的所述端子导体的热变形进行抑制。
根据上述发明，通过在隔开一定间隔相对的至少两片端子导体之间设置用于确保相邻端子导体间的距离在一定距离以上的绝缘块，从而能够将焊接时因端子导体的热膨胀而引起的变形抑制在最小限度。由此，不仅能够使连接端子的焊接稳定，减少连接不良，还能够防止隔开一定间隔相对的至少两片端子导体间的绝缘不良或短路。
发明效果
根据本发明所涉及的半导体装置，获得以下效果：能够提供一种可实现端子导体与其他构件之间的稳定焊接，且可防止端子导体间出现绝缘不良或发生电路短路的半导体装置。
附图说明
图1是表示本发明的实施方式1所涉及的半导体装置的结构的说明图。
图2是表示图1的绝缘块的形状的侧视图。
图3是表示图1的绝缘块的形状的另一示例的侧视图。
图4是表示图1的绝缘块的形状的另一示例的侧视图。
图5是表示图1的绝缘块的安装位置的一个示例的侧视图。
图6是表示本发明的实施方式所涉及的半导体装置的制造工序的概要的流程图。
图7是表示现有半导体装置的结构的说明图。
图8是表示图7的端子导体变形时的状态的剖视图。
具体实施方式
下面参照附图，对本发明所涉及的半导体装置的优选实施方式进行详细说明。此外，在以下实施方式的说明以及附图中，对于同样的结构标注相同的标号，并省略重复说明。
(实施方式)
对本发明的实施方式所涉及的半导体装置的结构进行说明。图1是表示本发明的实施方式所涉及的半导体装置的结构的说明图。图1中，(a)是平面结构，(b)是剖面结构。如图1所示，实施方式所涉及的半导体装置1包括散热用金属底板10、绝缘基板11、以及外围壳体20。绝缘基板11搭载在金属底板10上。外围壳体20与金属底板10的边缘相粘接。在绝缘基板11的两个表面设置有未图示的导体箔的电路图案。在绝缘基板11的金属底板10侧的相反侧的表面的导体箔上安装有半导体元件(未图示)。
外围壳体20是由树脂成型得到的壳体，例如具有大致矩形的平面形状。外围壳体20具备金属制的外部连接用端子33-1、33-2、33-3、33-4以及端子导体30-1、30-2。外部连接用端子33-1、33-2、33-3、33-4以及端子导体30-1、30-2例如通过对铜(Cu)板等金属板进行加工并成型得到。外部连接用端子33-1、33-2与端子导体30-1、以及外部连接用端子33-3、33-4与端子导体30-2分别电连接。
在与外围壳体20周围的四条边中相对两条边相抵接的侧壁20a、20b上设置外部连接用端子33-1、33-2、33-3、33-4。外部连接用端子33-1、33-2、33-3、33-4是一对正负直流输入端子，排列成同电极彼此隔着端子导体30-1、30-2相互面对(相对)。端子导体30-1、30-2与外围壳体20一体成型，其各自的两个端部共计4个部位通过树脂被固定于外围壳体20的侧壁20a、20b。通常，在常温状态下将外围壳体20放置于金属底板10上时，以端子导体30-1、30-2的板面与绝缘基板11的表面平行的方式将端子导体30-1、30-2配置于外围壳体20即可。
端子导体30-1和端子导体30-2以其板面彼此相对且相互靠近的方式进行配置，以减小布线的电感。在将端子导体30-1与端子导体30-2配置为相互靠近时，其靠近的间隔优选为例如约0.5mm以上5mm以下。其理由如下所述。这是因为若将相对的两片电极(端子导体30-1、30-2)的间隔设为0.5mm以下，则在用于组装半导体装置1的后述制造工序中的后段，例如在将环氧树脂注入到外围壳体20内从而对绝缘基板11与半导体元件进行气密密封的工艺中容易产生不良。另一方面，若将相对的两片电极的间隔设为5mm以上，则存在减小电感的效果较弱的问题。例如，将相对的两片电极(端子导体30-1、30-2)的间隔设为2mm。
端子导体30-1配置在绝缘基板11的上侧且端子导体30-2的下侧。端子导体30-2例如位于外围壳体20内的最上侧。端子导体30-1的平面形状例如呈大致直线形状。端子导体30-2的平面形状例如呈以形成梯形的下底边以外的轮廓的方式进行弯折而得到的形状(梯形框状)。端子导体30-1、30-2上分别设置有内部布线用的连接端子31-1、31-2。连接端子31-1、31-2以向绝缘基板11所在的下方突起的状态来形成(以下，将绝缘基板11侧作为下侧，将端子导体30-2侧作为上侧来进行说明)。此外，在端子导体30-2上的外围壳体20的侧壁20a、20b之间的位置、例如中央附近的位置，配置有例如使用环氧类树脂而得到的绝缘块32-1、32-2。
从端子导体30-1、30-2向下方突起的连接端子31-1、31-2、与绝缘基板11上的导体箔通过锡膏来进行焊接。通过对连接端子31-1、31-2与绝缘基板11上的导体箔进行焊接，从而使得从外部壳体20突出至外部的外部连接用端子33-1、33-2、33-3、33-4与铺设有电路图案或导电材料的绝缘基板11相导通。由此，能经由外部连接用端子33-1、33-2、33-3、33-4来使得半导体装置1内部的安装有半导体元件的绝缘基板11与外部的其他系统电连接。
在隔开一定间隔相对配置的相邻端子导体30-1、30-2之间配置有绝缘块32-1、32-2。绝缘块32-1、32-2以在上侧的端子导体30-2的规定部位将端子导体30-2的一部分包围在内的方式彼此分离地进行设置。绝缘块32-1、32-2的形状及厚度等详细说明将在后文中阐述。在对连接端子31-1、31-2与绝缘基板11上的导体箔进行焊接时，因热膨胀而变形的端子导体30-1与绝缘块32-1、32-2相接触，端子导体30-1被绝缘块32-1、32-2按压。由此，端子导体30-1的变形得到抑制，绝缘块32-1、32-2具有确保相邻端子导体30-1、30-2之间的距离在一定距离以上的功能。
具体而言，在对连接端子31-1、31-2与绝缘基板11上的导体箔进行焊接时，金属制的端子导体30-1、30-2因焊接时的加热而发生热膨胀。此时，端子导体30-1如上述那样因其直线状的形状而向端子导体30-2所在的上方凸出从而变形成例如弓状。该端子导体30-1向上方的变形可通过设置于端子导体30-2的绝缘块32-1、32-2来进行抑制。此外，在端子导体30-2与端子导体30-1同样地出现热膨胀从而在向上方发生变形的情况下，由于端子导体30-2位于最上表面，因此，例如可通过利用其他构件(未图示)从上方按压等物理手段来抑制端子导体30-2的变形。
由此，绝缘块32-1、32-2对于焊接连接端子31-1、31-2与绝缘基板11上的导体箔时因焊接的加热而引起的端子导体30-1的变形，具有以下效果，即：抑制端子导体30-1向端子导体30-2靠近这样的热变形。由此，能够抑制焊接时的加热过程中端子导体30-1的连接端子31-1与绝缘基板11上的导体箔之间产生间隔(间隙)。因此，能够使连接端子31-1、31-2与绝缘基板11上的导体箔之间的焊接变得稳定，且能够防止连接不良的产生。并且，利用绝缘块32-1、32-2，能够确保端子导体30-1与端子导体30-2之间的距离(间隔)在一定值以上，因此，能够防止因相对的两片端子导体30-1、30-2彼此靠近而引起的绝缘不良或电路短路。
作为绝缘块32-1、32-2所使用的材料，例如优选为聚苯硫醚树脂(Polyphenylene Sulfide)、或环氧树脂。其理由是因为聚苯硫醚树脂、环氧树脂是在高温下稳定的绝缘材料，且容易进行成型。
接着，对绝缘块32-1、32-2的形状进行说明。图2是表示图1的绝缘块的形状的侧视图。图2中以绝缘块32a来示出图1的绝缘块32-1、32-2，并放大半导体装置1的绝缘块32a附近来进行表示。如图2所示，可以是四边形的绝缘块32a。通过采用四边形，从而能够容易地形成绝缘块32a。绝缘块32a的从端子导体30-2的表面突出至端子导体30-1侧的部分的厚度优选为相对的端子导体30-1、30-2之间所需的间隔即0.5mm以上5mm以下，例如设定为1.5mm。
图3、图4是表示图1的绝缘块的形状的另一示例的侧视图。图3、图4中以绝缘块32b、32c来示出图1的绝缘块32-1、32-2的形状的变形。图3所示的绝缘块32b的从端子导体30-2的表面突出的部分为圆形。图4所示的绝缘块32c的从端子导体30-2的表面突出的部分为梯形。这些绝缘块30a～30c形成为将端子导体30-2包围在内。此外，绝缘块30a～30c只要形成于端子导体30-2上的至少一个部位即可，可以配置在端子导体30-2上的两个部位，还可以形成在端子导体30-2上的多个部位。
接着，对绝缘块32的安装位置进行说明。图5是表示图1的绝缘块的安装位置的一个示例的侧视图。图5中以绝缘块32来示出图1的绝缘块32-1、32-2，并放大半导体装置1的绝缘块32附近来进行表示。从外围壳体的侧壁20a到绝缘块32的中心为止的距离A通过考虑下述因素来决定，即：常温时(未发生变形的状态)的端子导体30-1与端子导体30-2之间的间隔d、端子导体30-1在热膨胀时的变形量、以及绝缘块32的从端子导体30-2的表面向端子导体30-1侧突出的部分的厚度。即，将绝缘块32的位置设定在下述位置，即：即使端子导体30-1因热膨胀而变形并与绝缘块32相接触时，也能确保端子导体30-1与端子导体30-2之间的绝缘耐压为所需值的位置。例如，可以基于端子导体30-1、30-2两端的固定部中心地将半导体装置的结构和组装性考虑在内，来决定绝缘块32的最佳位置。
为了在无论端子导体30-1的变形量如何的情况下都能确保端子导体30-1与30-2之间的绝缘耐压，优选为将厚度大于相当于所需绝缘耐压的端子导体30-1与端子导体30-2之间的间隔d的绝缘块32配置在端子导体30-1在热变形时最靠近端子导体30-2的部位，即端子导体30-2的中央附近。
上述绝缘块的形状是一个示例，其并不限于此，可进行各种变更。例如，只要能够抑制端子导体30-1因热膨胀而向上方变形，并确保端子导体30-1与端子导体30-2之间的间隔在一定间隔以上即可，绝缘块的形状就可以是任意的。
此外，绝缘块以包围端子导体30-2的方式来形成，设置在端子导体30-2上。并且，绝缘块32a～32c设置在固定端子导体30-2的两端树脂面(外围壳体侧壁的内侧的面)之间的中心位置、即端子导体30-2的中央部附近即可。另外，绝缘块32a～32c与两端树脂面之间的距离例如约为50mm左右。
如上所述，通过将绝缘块32设置在端子导体30-2的中央部附近，从而即使端子导体30-1因热膨胀而变形，也能控制其不向端子导体30-2靠近。此外，通过利用绝缘块32来抑制端子导体30-1的变形，能够抑制连接端子31-1、31-2与绝缘基板11上的导体箔之间产生间隙。
另外，在上述说明中，以将绝缘块32设置在端子导体30-2的中央部附近的两个部位的情况为例进行了说明，但也可以构成为在端子导体30-2的与端子导体30-1的中央部附近相对的部分设置绝缘块32。此外，也可以构成为以既跨过端子导体30-1又跨过端子导体30-2的方式来设置绝缘块32。在构成为以既跨过端子导体30-1又跨过端子导体30-2的方式设置绝缘块32的情况下，由于能够将隔开间隔相对的两片端子导体30-1、30-2之间的距离(间隔)保持为一定距离，因此，具有减少布线电感的偏差的效果。
接着，参照流程图对实施方式所涉及的半导体装置1的制造工序进行说明。图6是表示本发明的实施方式所涉及的半导体装置的制造工序的概要的流程图。首先，在绝缘基板11上安装半导体元件(步骤S1)。接着，通过焊接在金属底板10上安装绝缘基板11(步骤S2)。然后，通过将外围壳体20粘接到金属底板10的边缘，从而将外围壳体20安装到金属底板10(步骤S3)。
外围壳体20中预先设置有以位于相对侧壁20a、20b之间的方式一体成型得到的金属制的端子导体30-1、30-2。端子导体30-2中在例如外围壳体20的相对侧壁20a、20b之间的中央部附近的位置预先设置有绝缘块32-1、32-2。该绝缘块32-1、32-2具有如下效果：能够抑制因热膨胀而引起的端子导体30-1的变形，使得在焊接连接端子31-1、31-2与绝缘基板11上的导体箔时，端子导体30-1不会因焊接时的加热而向上方变形从而向端子导体30-2靠近。
接着，对端子导体30-1、30-2上所形成的连接端子31-1、31-2与绝缘基板11上的导体箔进行焊接(步骤S4)。此时，通过在端子导体30-2上设置绝缘块32-1、32-2，能够抑制端子导体30-1的变形，使得即使在焊接时进行加热，端子导体30-1也不会向端子导体30-2所在的上方靠近。然后，向外围壳体20的内部注入例如环氧树脂(未图示)等，对半导体元件和绝缘基板11进行气密密封，再用粘接剂对外围壳体20的上盖(未图示)进行固接(步骤S5)。由此，完成图1所示的半导体装置1。
如上所述，根据本发明，通过在端子导体设置绝缘块，能抑制隔开一定间隔与该端子导体相对的端子导体因焊接加热时产生的热膨胀而引起的变形。因此，能够形成下述结构，即：因焊接加热时产生的热膨胀而发生变形的端子导体不会向隔开一定间隔相对的另一端子导体所在的上方弯曲。由此，在焊接时，能够抑制从端子导体突起的连接端子与绝缘基板上的导体箔之间产生间隙。因此，能够避免焊接时连接端子从绝缘基板分离并露出。由此，能够使连接端子与绝缘基板上的导体箔之间的焊接变得稳定，且能够防止连接不良的产生。并且，还能够防止隔开一定间隔相对的至少两片端子导体间的绝缘不良或短路。
以上本发明不限于上述实施方式，可以在不脱离本发明主旨的范围内进行各种变更。例如，在上述实施方式中，以配置有直线状的下侧端子导体和梯形框状的上侧端子导体的结构，即隔开一定间隔相对的端子导体容易相靠近的结构为例进行了说明，但在端子导体是其他形状的情况下也具有相同的效果。即，若在上侧配置直线状的端子导体来取代梯形框状的上侧端子导体，则在将连接端子焊接到绝缘基板上的导体箔时，可利用省略图示的构件来对直线状的上侧端子导体的变形进行物理上的按压，在这种情况下，直线状的下侧端子导体会向上方变形成弓状，从而有可能产生与现有技术相同的问题。在这种情况下，由于按压直线状的下侧端子导体较为困难，因此优选应用本发明。此外，若在下侧配置梯形框状的端子导体来取代直线状的下侧端子导体，则在某种程度上仍然有可能与现有技术一样端子导体向上方变形成弓状，因此优选应用本发明。
上述实施方式所示出的半导体装置的各结构部可置换为具有相同功能的其他结构部。在上述半导体装置的各结构部以外可以设置其他任意的结构部，也可以为了设置该任意的结构部而在上述半导体装置的制造工序中增加其他的工序。此外，上述实施方式中以具备两片端子导体的情况为例进行了说明，但并不限于此，对于例如具备三片以上的端子导体且相邻端子导体隔开一定间隔相对的情况也同样有效。
工业上的实用性
如上所述，本发明所涉及的半导体装置对于具有下述结构的功率半导体装置是有用的，即：将安装有半导体元件的绝缘基板搭载于散热用的金属底板，利用与金属底板的边缘相粘接的外围壳体来覆盖绝缘基板而得到的结构。
标号说明
1、100 半导体装置
10、40 金属底板
11、41 绝缘基板
20、50 外围壳体
20a、20b、50a、50b 外围壳体的侧壁
30-1、30-2 端子导体
31-1、31-2 连接端子
32、32-1、32-2、32a、32b、32c 绝缘块
33-1、33-2、33-3、33-4、63-1、63-2、63-3、63-4 外部连接用端子

Claims (5)

1.一种半导体装置，其特征在于，包括：
安装有半导体元件的绝缘基板；
包围所述绝缘基板的外围壳体；
至少两片金属制的板状端子导体，该至少两片金属制的板状端子导体以下述方式配置在所述绝缘基板的上部，即：使得该至少两片金属制的板状端子导体与所述绝缘基板的表面平行，且以与所述绝缘基板之间的间隔互不相同的方式彼此分离并相对，且其两端固定于所述外围壳体的侧壁；以及
绝缘块，该绝缘块配置在相邻的所述端子导体之间，用于确保相邻的所述端子导体间的距离在一定距离以上。
2.如权利要求1所述的半导体装置，其特征在于，
所述绝缘块以包围所述端子导体的一部分的方式进行设置。
3.如权利要求1所述的半导体装置，其特征在于，
所述绝缘块由聚苯硫醚树脂或环氧树脂形成。
4.如权利要求1所述的半导体装置，其特征在于，
由所述绝缘块所保持的所述端子导体间的距离为0.5mm以上5mm以下。
5.如权利要求1至4的任一项所述的半导体装置，其特征在于，还包括：
在所述绝缘基板上以规定图案形成的导体箔；以及
形成于所述端子导体、并焊接于所述导电箔的连接端子，
所述绝缘块与所述端子导体相接触，从而对因焊接所述连接端子与所述导体箔时的加热而发生热膨胀的所述端子导体的热变形进行抑制。
CN201380047421.3A 2012-11-09 2013-10-08 半导体装置 Pending CN104620379A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910500748.0A CN110164823B (zh) 2012-11-09 2013-10-08 半导体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-246805 2012-11-09
JP2012246805 2012-11-09
PCT/JP2013/077395 WO2014073311A1 (ja) 2012-11-09 2013-10-08 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910500748.0A Division CN110164823B (zh) 2012-11-09 2013-10-08 半导体装置

Publications (1)

Publication Number Publication Date
CN104620379A true CN104620379A (zh) 2015-05-13

Family

ID=50684428

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201380047421.3A Pending CN104620379A (zh) 2012-11-09 2013-10-08 半导体装置
CN201910500748.0A Active CN110164823B (zh) 2012-11-09 2013-10-08 半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910500748.0A Active CN110164823B (zh) 2012-11-09 2013-10-08 半导体装置

Country Status (5)

Country Link
US (1) US9953890B2 (zh)
JP (1) JP6028808B2 (zh)
CN (2) CN104620379A (zh)
DE (1) DE112013005355B4 (zh)
WO (1) WO2014073311A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6891621B2 (ja) 2017-04-27 2021-06-18 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2022092960A (ja) * 2020-12-11 2022-06-23 株式会社村田製作所 高周波モジュール

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201696B1 (en) * 1997-12-08 2001-03-13 Kabushiki Kaisha Toshiba Package for semiconductor power device and method for assembling the same
WO2012111397A1 (ja) * 2011-02-17 2012-08-23 富士電機株式会社 半導体装置の内部配線構造

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2979923B2 (ja) * 1993-10-13 1999-11-22 富士電機株式会社 半導体装置
JPH0783087B2 (ja) 1994-04-19 1995-09-06 富士電機株式会社 半導体装置
JP3396566B2 (ja) * 1995-10-25 2003-04-14 三菱電機株式会社 半導体装置
JPH1041460A (ja) 1996-05-20 1998-02-13 Fuji Electric Co Ltd 半導体装置
JP2000077603A (ja) * 1998-08-31 2000-03-14 Toshiba Corp 半導体装置及びその製造方法
JP4301096B2 (ja) * 2004-06-29 2009-07-22 富士電機デバイステクノロジー株式会社 半導体装置
JP4985012B2 (ja) * 2007-03-22 2012-07-25 富士電機株式会社 半導体装置およびその製造方法
JP5176507B2 (ja) * 2007-12-04 2013-04-03 富士電機株式会社 半導体装置
JP2012015222A (ja) * 2010-06-30 2012-01-19 Hitachi Ltd 半導体装置
JP5437943B2 (ja) 2010-07-26 2014-03-12 日立オートモティブシステムズ株式会社 パワー半導体ユニット、パワーモジュールおよびそれらの製造方法
JP5813963B2 (ja) * 2011-02-28 2015-11-17 ローム株式会社 半導体装置、および、半導体装置の実装構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201696B1 (en) * 1997-12-08 2001-03-13 Kabushiki Kaisha Toshiba Package for semiconductor power device and method for assembling the same
WO2012111397A1 (ja) * 2011-02-17 2012-08-23 富士電機株式会社 半導体装置の内部配線構造

Also Published As

Publication number Publication date
CN110164823A (zh) 2019-08-23
JPWO2014073311A1 (ja) 2016-09-08
US20150187668A1 (en) 2015-07-02
CN110164823B (zh) 2023-08-22
US9953890B2 (en) 2018-04-24
DE112013005355B4 (de) 2023-06-07
DE112013005355T5 (de) 2015-07-23
WO2014073311A1 (ja) 2014-05-15
JP6028808B2 (ja) 2016-11-24

Similar Documents

Publication Publication Date Title
CN101577262B (zh) 功率半导体模块系统
CN101996968A (zh) 带电路载体和负载连接件的功率半导体模块及其制造方法
CN104157635A (zh) 功率半导体模块和具有该功率半导体模块的系统
CN102835193A (zh) 基板以及基板的制造方法
NL2023711A (en) Semiconductor device and semiconductor device manufacturing method
JP4848252B2 (ja) 端子要素を備えたパワー半導体モジュール
US8994164B2 (en) Semiconductor device and semiconductor device manufacturing method
CN104620379A (zh) 半导体装置
CN110771027B (zh) 功率半导体装置及使用该装置的电力转换装置
JP2012142466A (ja) 半導体装置
US10229884B2 (en) Semiconductor device
US10998132B1 (en) Capacitor and electronics module assembly with low-inductance connection features
US11495527B2 (en) Semiconductor module
JP5544767B2 (ja) 半導体装置
CN103794594A (zh) 半导体封装件
WO2016013363A1 (ja) 回路構成体
JP2010199514A (ja) 回路構成体
JPWO2018190184A1 (ja) 電力変換装置
JP2010056291A (ja) 半導体装置、端子用リードフレーム、接続子用フレーム、及び、半導体装置の製造方法
JP2009171762A (ja) バスバ
JP6376467B2 (ja) バスバー回路体
CN103890934B (zh) 半导体装置以及半导体装置制造方法
US20230369725A1 (en) Busbar module
JP2008098293A (ja) 圧接型大電力用サイリスタモジュール
CN102360809A (zh) 电子元件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150513