JPWO2012111397A1 - 半導体装置の内部配線構造 - Google Patents

半導体装置の内部配線構造 Download PDF

Info

Publication number
JPWO2012111397A1
JPWO2012111397A1 JP2012557864A JP2012557864A JPWO2012111397A1 JP WO2012111397 A1 JPWO2012111397 A1 JP WO2012111397A1 JP 2012557864 A JP2012557864 A JP 2012557864A JP 2012557864 A JP2012557864 A JP 2012557864A JP WO2012111397 A1 JPWO2012111397 A1 JP WO2012111397A1
Authority
JP
Japan
Prior art keywords
wiring conductor
wiring
side wall
conductor
notch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012557864A
Other languages
English (en)
Other versions
JP5561380B2 (ja
Inventor
恭平 福田
恭平 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012557864A priority Critical patent/JP5561380B2/ja
Publication of JPWO2012111397A1 publication Critical patent/JPWO2012111397A1/ja
Application granted granted Critical
Publication of JP5561380B2 publication Critical patent/JP5561380B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Conversion In General (AREA)
  • Structure Of Printed Boards (AREA)
  • Inverter Devices (AREA)

Abstract

対向して配置され、電流の流れる向きが同じ方向である２個の配線導体で、この配線導体間の相互インダクタンスを低減でき、また熱放散効果を大きくできる電力用半導体装置の内部配線構造を提供すること。２枚の平板（１ａ，１ｂ）の側壁（２ａ，３ａ，２ｂ，３ｂ）から交互に切り込み（７ａ，７ｂ）をそれぞれの平板（１ａ，１ｂ）に入れて２個の配線導体（４ａ，４ｂ）を形成し、切り込み（７ａ，７ｂ）に沿って流れる電流（Ｉ１，Ｉ２）が互いに逆向きに流れるように、２個の配線導体（４ａ，４ｂ）を対向させて平行に配置することで、相互インダクタンス（Ｍ）を小さくすることができる。また、切り込み（７ａ，７ｂ）を入れて形成される配線導体（４ａ，４ｂ）の平面の面積が大きくなるので、放熱性を向上させることができる。

Description

この発明は、パワー半導体モジュールなどの半導体装置の内部配線構造に関する。
図８は、従来のパワー半導体モジュールの模式的な要部断面図である。このパワー半導体モジュール５００は、ＩＧＢＴチップ５５ａとＦＷＤチップ５５ｂである半導体チップ５５が各６個樹脂ケース内に収納された三相インバータ回路を構成している。但し、図８では、模式的に１個のＩＧＢＴチップ５５ａと１個のＦＷＤチップ５５ｂの要部断面図を示した。また、ＩＧＢＴチップ５５ａおよびＦＷＤチップ５５ｂはボンディングワイヤ５６ｃで接続され、導電パターン付絶縁基板５３の導電パターンと外部導出端子５７を接続する配線導体５６は、例えば、銅板など平板が用いられる。さらに詳しく説明する。
このパワー半導体モジュール５００は、放熱用ベース５１と、この放熱用ベース５１上に裏面の導電膜が半田５２を介して固着した導電パターン付絶縁基板５３と、この導電パターン付絶縁基板５３の表面の導電パターンに半田５４を介して固着したＩＧＢＴチップ５５ａやＦＷＤチップ５５ｂなどの半導体チップ５５とからなる。
また、半導体チップ５５同士および半導体チップ５５と導電パターンを接続するボンディングワイヤ５６ｃと、導電パターン付絶縁基板５３の導電パターンに一端が固着した配線導体５６と、配線導体５６の他端が接続した外部導出端子５７と、外部導出端子５７が固着し放熱用ベース５１の外周に固着した樹脂ケース５８と、樹脂ケース５８内を充填するゲル５９とからなる。
このパワー半導体モジュール５００は、前記したように三相インバータ回路を構成しているため、配線導体５６は、Ｐ端子配線、Ｎ端子配線、Ｕ端子配線、Ｖ端子配線、Ｗ端子配線として銅板などの平板で樹脂ケース５８内に配置される。
このパワー半導体モジュール５００の内部配線構造において、前記の各端子配線を構成する配線導体５６である銅板は部分的には対向して平行に配置され、互いの配線導体５６に流れる電流の向きが同じである箇所（例えばＡ部）が存在する場合がある。
図９は、第１、第２配線導体５６ａ，５６ｂが対向して平行に配置され、第１、第２配線導体５６ａ，５６ｂに流れる電流６０ａ（実線の矢印）、電流６０ｂ（点線矢印）が同じである箇所（Ａ部）の要部斜視図である。この箇所の第１、第２配線導体５６ａ，５６ｂの配線インダクタンスＬは、自己インダクタンスＬｓと相互インダクタンスＭの和からなり、Ｌ＝Ｌｓ±Ｍとなる。プラスは対向して平行する配線導体５６ａ，５６ｂに流れる電流が同じ向きの場合であり、−は逆向きの場合である。
Ｌｓ＝（μＴ／２π）×（ｌｏｇ（２Ｔ／ａ）−（３／４））
Ｍ＝（μＴ／２π）×（ｌｏｇ（２Ｔ／ｄ）−（３／４））
但し、Ｔは配線導体の長さ、ａは配線導体（断面が円形の場合）の半径（図９では断面積を等価円に換算しその半径）、μは配線導体の誘磁率、ｄは配線導体の中心軸間隔である。
前記の箇所では、相互インダクタンスＭが大きくなり、配線導体５６ａ，５６ｂの配線インダクタンスＬは大きくなる。
また、特許文献１では、従来の単体の直線状の配線導体に対し、単体の配線導体の側面にスリット（切り込み）を形成することにより、単体の配線導体を流れる電流を蛇行させて単体の配線導体の高周波抵抗分を大きくし、放射ノイズの低減効果を増大させるようにする。この構造とすることで、回路や装置を特に大型化することなく、ＩＧＢＴなどの半導体素子（半導体チップ）のスイッチングによる放射ノイズを低減できる。また、スリットの他に、表皮効果を利用する別の例なども記載されている。
このように、単体の配線導体でも電流の流れる向きが逆向きになるスリットを形成することで、放射ノイズの低減を図ることができることが記載されている。
また、特許文献２では、図１０に示すように、絶縁板７１の第１の主面に金属箔である裏面導電膜７２が形成され、絶縁板７１の第２の主面に、少なくとも一つの別の金属箔である導電パターン７３が形成されたパワー半導体モジュール６００が開示されている。また、別の金属箔上に接合された（少なくとも一つの）半導体素子である半導体チップ７４と、半導体素子が配置された絶縁板７１の主面に対向するようにプリント基板７５が配置される。そして、プリント基板７５の第１の主面（表側）に形成された配線導体７６である金属箔またはプリント基板７５の第２の主面（裏側）に形成された別の配線導体７７である金属箔と、半導体素子の主電極とが複数のポスト電極７８により電気的に接続される。配線導体７６，７７を同一方向に電流が流れる２層の金属箔とすることで、接触信頼性を高めて、優れた動作特性を有し、且つ高い生産性を有する半導体装置が実現できることが記載されている。
この場合、プリント基板７５を挟んで形成される前記の金属箔である配線導体７６，７７には電流が同一の向きに常に流れることになる。
特開２００６−６０９８６号公報 特開２００９−６４８５２号公報
前記したように、配線インダクタンスＬが大きくなると、半導体チップ５５，７４がオン・オフするとき、半導体チップ５５，７４に大きなサージ電圧（−Ｌ（ｄｉ／ｄｔ））が印加され、半導体チップ５５，７４は破損したり、磁気的に作用するノイズが大きくなり誤動作することがある。また、スイッチング損失が増大して、半導体チップ５５，７４の発熱量を増大させる。
図１１は、対向して平行に配置される２個の配線導体の模式的な斜視図である。例えば、配線導体５６ａ，５６ｂの長さＴが５ｍｍ、幅Ｗ１が１ｍｍ、厚さＷ２が０．１８ｍｍ、隙間ｔが０．０５ｍｍと設定したとき、相互インダクタンスＭは図１２に示すように２．０ｎＨと大きい。
また、前記の特許文献２では、プリント基板７５の第１の主面に形成された配線導体７６である金属箔とプリント基板７５の第２の主面に形成された配線導体７７である別の金属箔とは近接して対向し、電流の向きが同じであるために、相互インダクタンスＭが大きくなる。この上下に対向して配置される配線導体７６，７７である金属箔を特許文献２の図１８に示すように互いに絡まるように配置することで、相互インダクタンスＭを小さくできることが記載されている。
しかし、特許文献１、２を含めた従来例では、対向して平行に配置され、入力（および出力）される電流の向きが同じ方向である２個の配線導体において、電流の流れる向きが部分的に逆方向になる箇所を作って、２個の配線導体の間の相互インダクタンスＭを低減することについては記載されていない。
この発明の目的は、前記の課題を解決して、対向して配置され、電流の流れる向きが同じ方向である２個の配線導体で、この配線導体間の相互インダクタンスを低減でき、また熱放散効果を大きくできる電力用半導体装置の内部配線構造を提供することである。
前記の目的を達成するために、請求の範囲の第１項に記載の発明によれば、ケース内に対向して平行に配置され、入力部から出力部に向かう方向が同じである第１配線導体および第２配線導体を有する半導体装置の内部配線構造において、前記第１配線導体と前記第２配線導体がそれぞれ平板から形成され、前記第１配線導体には、互いに対向する側壁の一方から他方に向かって平行に延びる複数の直線に沿って両側壁間の第１の中央点を超えて一方の側壁から他方の側壁へまたは他方の側壁から一方の側壁へ向かって交互に第１の切り込みが入れられ、前記第２配線導体には、前記複数の直線直下に前記第１の切り込みが入れられる側とは反対側の側壁から両側壁間の第２の中央点を超えるようにして、一方の側壁から他方の側壁へまたは他方の側壁から一方の側壁へ向かって交互に第２の切り込みが入れられ、前記第１の切り込みの長さと該第１の切り込み直下の前記第２の切り込みの長さが等しく、前記第１の中央点と前記第２の中央点とが互いに重なり、前記第１の切り込みと前記第２の切り込みが部分的に互いに重なり、前記第１の切り込みに沿って前記第１配線導体を流れる電流の向きと前記第２の切り込みに沿って前記第２配線導体を流れる電流の向きが互いに逆向きになり、前記第１配線導体と前記第２配線導体の間の相互インダクタンスが小さくなる構成とする。
また、請求の範囲の第２項記載の発明によれば、第１項に記載の発明において、前記第１配線導体と前記第２配線導体を絶縁板の表側および裏側にそれぞれ形成するとよい。
また、請求の範囲の第３項記載の発明によれば、第１項に記載の発明において、前記第１の切り込み同士の間の間隔が等しく、前記第１の切り込みの底端部とこれと対向する前記第１配線導体の側壁の間の間隔が前記第１の切り込み同士の間の間隔に等しいとよい。
この発明によれば、２枚の平板の側壁から交互に切り込みをそれぞれの平板に入れて２個の配線導体を形成し、切り込みに沿って流れる電流が互いに逆向きに流れるように、２個の配線導体を対向させて平行に配置することで、相互インダクタンスＭを小さくすることができる。
また、切り込みを入れて形成される配線導体の平面の面積が大きくなるので、放熱性を向上させることができる。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
この発明の第１実施例の電力用半導体装置の内部配線構造の要部斜視図である。 この発明の第１実施例の電力用半導体装置の内部配線構造の要部構成図であり、（ａ）は第１配線導体の要部平面図、（ｂ）は第２配線導体の要部平面図、（ｃ）は第１配線導体と第２配線導体を対向させて上下に平行に重ね合せて配置した要部平面図である。 この発明の第２実施例の電力用半導体装置の内部配線構造の構成図であり、（ａ）は要部平面図、（ｂ）は要部斜視図である。 図３の配線導体について相互インダクタンスを計算した結果を示す図である。 図４の計算に用いた諸元を示す図である。 この発明の第３実施例の電力用半導体装置の内部配線構造の構成図であり、（ａ）は要部平面図、（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。 図６の配線導体の構成図であり、（ａ）は第１配線導体の要部平面図、（ｂ）は第２配線導体の要部平面図である。 従来のパワー半導体モジュールの模式的な要部断面図である。 ２個の配線導体が対向して平行に配置され、配線導体に流れる電流の向きが同じである箇所の要部斜視図である。 特許文献２に示すパワー半導体モジュールの構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。 対向して平行に配置される２個の配線導体の模式的な斜視図である。 従来の内部配線構造の相互インダクタンスの値を示す図である。
実施の形態を以下の実施例で説明する。
図１および図２は、この発明の第１実施例の電力用半導体装置の内部配線構造の要部構成図であり、図１は要部斜視図、図２（ａ）は第１配線導体の要部平面図、図２（ｂ）は第２配線導体の要部平面図、図２（ｃ）は第１配線導体と第２配線導体を対向させて上下に平行に重ね合せて配置した要部平面図である。尚、この第１配線導体４ａと第２配線導体４ｂは、図９に示す第１配線導体５６ａと第２配線導体５６ｂに対応し、２個の配線導体４ａ，４ｂがそれぞれ対向して平行に重ねて配置され、互いの入力部１１ａ，１１ｂへ流れ込む電流の向きが同一であり、また、出力部１２ａ，１２ｂから流れ出す電流の向きも同一である。また、入力部１１ａと入力部１１ｂを合せて入力部ＩＮ１とし、出力部１２ａと出力部１２ｂを合せて出力部ＯＵＴ１とする。
この電力用半導体装置１００の第１配線導体４ａと第２配線導体４ｂは、外周形状が同一の第１平板１ａと第２平板１ｂからそれぞれ形成される。第１配線導体４ａは、第１平板１ａの互いに対向する側壁２ａ，３ａの一方から他方に向かって平行に延びる複数の直線５ａ上に両側壁２ａ，３ａ間の中央点６ａを超えて一方の側壁２ａから他方の側壁３ａへまたは他方の側壁３ａから一方の側壁２ａへ向かって交互に第１の切り込み７ａを入れて形成される。
また、第２配線導体４ｂは、前記直線５ａが投影される第２平板１ｂ上の直線５ｂに沿って第１平板１ａに形成され第１の切り込み７ａが接する側の側壁２ａとは反対の側壁３ａ下の側壁３ｂから中央点６ｂを超えて一方の側壁３ｂから他方の側壁２ｂへまたは他方の側壁２ｂから一方の側壁３ｂへ向かって交互に第２の切り込み７ｂを入れて形成される。
第１の切り込み７ａの長さおよび幅とこの第１の切り込み７ａ直下の第２の切り込み７ｂの長さおよび幅を等しくし、第１の切り込み７ａと第２の切り込み７ｂが中央付近で部分的に互いに隙間を設けて重なるようにする。第１の切り込み７ａに沿って第１配線導体４ａの第１箇所１０ａを流れる電流Ｉ１の向きと第２の切り込み７ｂに沿って第２配線導体４ｂの第２箇所１０ｂを流れる電流Ｉ２の向きが互いに逆向きになる。
そのため、第１配線導体４ａと第２配線導体４ｂの間の相互インダクタンスを小さくすることができる。
尚、電流Ｉ１，Ｉ２は入力部１１ａ，１１ｂから流入し出力部１２ａ，１２ｂから流出する。また、平板１ａ，１ｂに切り込み７ａ，７ｂを形成することで、電流Ｉ１，Ｉ２は蛇行して流れるようになる。また、切り込み７ａ，７ｂは箇所８ａ，８ｂで側壁２ａ，２ｂにそれぞれ接する。
前記したように、電流Ｉ１，Ｉ２が蛇行して流れる第１、第２箇所１０ａ，１０ｂでは第１配線導体４ａの電流Ｉ１と第２配線導体４ｂの電流Ｉ２の向きは逆向きとなり、相互インダクタンスＭは小さくなる。
一方、第１配線導体４ａと第２配線導体４ｂの切り込み７ａ，７ｂの底９ａ，９ｂに流れる電流Ｉ１，Ｉ２は同一方向に流れるが離れているため、この箇所での相互インダクタンスＭも小さくなる。
尚、前記の第１、第２平板１ａ，１ｂは、通常、大きな平板から切り出して形成する。
また、第１、第２配線導体４ａ，４ｂを大きな平板から第１、第２平板１ａ，１ｂの段階を経ないで直接打ち出しにより形成する場合もある。
図３は、この発明の第２実施例の電力用半導体装置の内部配線構造の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は要部斜視図である。この電力用半導体装置２００の内部配線構造と図１の電力用半導体装置１００の内部配線構造との違いは、入力部ＩＮ１と出力部ＯＵＴ１を中央に絞って入力部ＩＮ２と出力部ＯＵＴ２にした点である。以下に詳しく説明する。
図１の第１平板１ａおよび第２平板１ｂの隅を切り落として入力部ＩＮ１と出力部ＯＵＴ１を中央に絞り、図３の入力部ＩＮ２と出力部ＯＵＴ２にする。入力部ＩＮ２と出力部ＯＵＴ２とすることで、入力部ＩＮ２近傍と出力部ＯＵＴ２近傍では、相手側の配線導体が無いため、図１の場合より図３の場合の方が相互インダクタンスＭを小さくできる。入力部ＩＮ２の幅寸法と、切り込み７ａ，７ｂに挟まれる間の幅寸法と、切り込み７ａ，７ｂの底端部とこれに対向する配線導体の側壁３ａの間の幅寸法をすべて同一にする。これらの寸法を配線導体４ａ，４ｂの幅Ｗ１にする。
尚、図中の符号でＴは配線導体の長さ、Ｗ１は配線導体の幅、Ｗ２は配線導体の厚さ、ｔは第１、第２配線導体の間の隙間、Ｓは切り込みの幅、Ｔｓは切り込みの長さ、Ｔｓ１は切り込みが重なった箇所の長さである。
図４は、図３の配線導体について相互インダクタンスを計算した結果を示す図である。比較の意味で従来の切り込みがない平板状の配線導体についても示した。
また、図５には計算に用いた諸元を示す。図５の切り込みのパターンは図４の切り込みのパターンに相当する。配線導体の材料は鋼材、配線長さＴが５ｍｍ、配線幅Ｗ１が１ｍｍ、配線厚さＷ２が０．１８ｍｍである場合である。また、対向する配線導体の隙間ｔは０．０５ｍｍであり、切り込みの幅Ｓは０．２ｍｍであり、切り込みの長さＴｓは３ｍｍであり、切り込みが重なって空洞となる箇所（接続導体がない箇所）の長さＴｓ１は２ｍｍである。
図４から分かるように、切り込み７ａを形成した第１配線導体４ａと第２配線導体４ｂの間の相互インダクタンスは、切り込みが入らない平板で形成された従来の配線導体５６ａ，５６ｂ間の相互インダクタンスの約半分になる。
このように、切り込み７ａ，７ｂを入れることで切り込みに沿って流れる電流Ｉ１，Ｉ２の向きが第１配線導体４ａと第２配線導体４ｂで逆向きになり、相互インダクタンスＭを減少させることができる。
このことは、広い面積が必要となる配線導体４ａ，４ｂの場合、切り込み７ａ，７ｂの長さＴｓを長くして切り込み７ａ，７ｂの幅Ｓを狭くすると、相互インダクタンスＭの低減効果をより大きくすることができる。
さらに、同一の電流密度を流す場合、切り込み７ａ，７ｂを形成した配線導体４ａ，４ｂの面積は切り込みがない場合（平板状）の配線導体に比べて、大きくなるので放熱性を向上させることができる。
尚、前記の第１配線導体４ａを形成する第１平板１ａの外形寸法と第２配線導体４ｂを形成する第２平板１ｂの外形寸法が同一の場合について説明したが、異なった場合、例えば配線の幅Ｗ１や厚さＷ２が異なる場合でも本発明による効果は得られる。
さらに説明を加えると、第１および第２実施例の内部配線構造は、同じ形状の第１配線導体４ａおよび第２配線導体４ｂを互いに１８０度回転して重ねた構造をしている。第１配線導体４ａおよび第２配線導体４ｂは、第１実施例では一定幅の帯状導体をＷ字状に９０度ずつ折り曲げた形状を、第２実施例では幅Ｗ１の帯状導体をΩ字状に９０度ずつ折り曲げた形状をしていて、それぞれ全体として平板形状をなしている。
第２実施例の第１配線導体４ａは、幅Ｗ１の帯状導体を対称性を有するように折り曲げた形状をしており、その両端を結ぶ線と帯状導体が２回以上交差する形状をしている。帯状導体の端部は入力部ＩＮ２および出力部ＯＵＴ２に相当し、折れ曲がった帯状導体の間に形成される隙間が切り込み７ａ，７ｂに相当する。第２配線導体４ｂも同じ形状である。第２配線導体４ｂは、第１配線導体４ａに対して１８０度面内に回転され、それぞれの両端部が重なり、かつ、帯状導体全体に渡って互いに平行になるよう配置されている。第１配線導体４ａおよび第２配線導体４ｂの端部は、それぞれ共通の外部入出力端子に電気的に接続されている。
このような内部配線構造によれば、第１配線導体４ａおよび第２配線導体４ｂに互いに逆方向に電流が流れる経路が形成される。平板形状の側面から形成された切り込み７ａ，７ｂの先端が、中央点、すなわち平板形状の主面を２等分する線上の点を超えていると、言い換えれば、切り込みの長さＴｓが幅Ｗ１より大きいと逆方向電流が流れる経路が長くなり相互インダクタンス低減への寄与が大きくなり好ましい。
なお、第１実施例は、帯状導体の一の側面とこれに対向する他の側面がそれぞれ入力部と出力部に相当し、この点で第２実施例と異なるが、第１配線導体４ａおよび第２配線導体４ｂに逆方向に電流が流れる経路が形成されている点で第２実施例と共通している。
図６は、この発明の第３実施例の電力用半導体装置の内部配線構造の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。ここでは、電力用半導体装置の内部配線構造としてパワー半導体モジュールの内部配線構造を例として挙げた。
図７は、図６の配線導体の構成図であり、同図（ａ）は第１配線導体７６ａの要部平面図、同図（ｂ）は第２配線導体７７ａの要部平面図である。この電力用半導体装置２００と図１０のパワー半導体モジュール６００との違いは、配線導体７６，７７を第１、第２配線導体７６ａ，７７ａに変更した点である。尚、図１０の構成と同一部位には同一の符号を付した。
電力用半導体装置３００では、絶縁板７１の第１の主面に金属箔である裏面導電膜７２が形成され、絶縁板７１の第２の主面に、少なくとも一つの別の金属箔である導電パターン７３が形成される。また、別の金属箔上に接合された半導体素子である半導体チップ７４と、半導体チップ７４が配置された絶縁板７１の主面に対向するようにプリント基板７５が配置される。そして、プリント基板７５の第１の主面（表側）に形成された第１配線導体７６ａである金属箔またはプリント基板７５の第２の主面（裏側）に形成された別の第２配線導体７７ａである金属箔と、半導体チップ７４の主電極とが複数のポスト電極７８（ポストピン）により電気的に接続される。このように、２枚の配線導体７６ａ，７７ａがポスト電極に接続することで、前記したように高い信頼性が得られる。配線導体７６ａ，７７ａは符号ＩＮの部分において例えば外部接続端子に接続されている。
この構成において、プリント基板７５の表側に配置される金属箔にその対向する側壁から交互に切り込み３０ａを入れて第１配線導体７６ａとする。また、プリント基板７５の裏側に配置される金属箔にその対向する側壁から交互に切り込み３０ｂを入れて第２配線導体７７ａとする。プリント基板７５には公知のものが用いられる他、ポリイミド等の樹脂フィルムも用いられる。切り込み３０ａ，３０ｂとも対向する側壁の中央点２９ａ，２９ｂより奥に入れる。また、切り込み３０ａと切り込み３０ｂを重ね、中央点２９ａ，２９ｂが重なるよう第１配線導体７６ａと第２配線導体７７ａを配置する。
電流はＩＮから、例えば図示しない外部接続端子を介して入り、半導体チップ７４を介して導電パターン７３へ流れて行く。切り込み３０ａ，３０ｂを入れることで第１配線導体７６ａと第２配線導体７７ａに流れる電流がそれぞれの蛇行した電流３１ａ，３１ｂ（切り込み３０ａ，３０ｂに沿って流れる電流）となって流れる。この蛇行して流れる電流３１ａ，３１ｂの向きは互いに逆向きになるため、第１配線導体７６ａと第２配線導体７７ａの間の相互インダクタンスを減少させることができる。
本実施例の第１配線導体７６ａおよび第２配線導体７７ａは、互いに同じ形状ではないが、それぞれに帯状導体がＵ字状に屈曲した部分を備えている点で第１，２実施例の配線導体と共通している。第１配線導体７６ａおよび第２配線導体７７ａのそれぞれの屈曲部分が逆方向に電流が流れる経路を形成しており、この部分が相互インダクタンス減少に寄与している。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
１ａ 第１平板
１ｂ 第２平板
２ａ，２ｂ 第１平板の対向する側壁
３ａ，３ｂ 第２平板の対向する側壁
４ａ，７６ａ 第１配線導体
４ｂ，７７ａ 第２配線導体
５ａ，５ｂ 直線
６ａ，６ｂ，２９ａ，２９ｂ 中央点
７ａ，７ｂ，３０ａ，３０ｂ 切り込み
８ａ，８ｂ 箇所
９ａ，９ｂ 底部
１０ａ 第１箇所
１０ｂ 第２箇所
１１ａ，１１ｂ，ＩＮ１，ＩＮ２ 入力部
１２ａ，１２ｂ，ＯＵＴ１，ＯＵＴ２ 出力部
７１ 絶縁板
７２ 裏面導電膜
７３ 導電パターン
７４ 半導体チップ
７５ プリント基板
７８ ポスト電極
１００，２００，３００ 本発明の電力用半導体装置
Ｉ１，３１ａ 第１配線導体に流れる電流
Ｉ２，３１ｂ 第２配線導体に流れる電流
Ｔ 配線導体の長さ
Ｗ１ 配線導体の幅
Ｗ２ 配線導体の厚さ
ｔ 第１配線導体と第２配線導体の間の隙間
Ｓ 切り込みの幅
Ｔｓ 切り込みの長さ
Ｔｓ１ 切り込みが重なった箇所の長さ

Claims (3)

  1. ケース内に対向して平行に配置され、入力部から出力部に向かう方向が同じである第１配線導体および第２配線導体を有する半導体装置の内部配線構造において、
    前記第１配線導体と前記第２配線導体がそれぞれ平板から形成され、
    前記第１配線導体には、互いに対向する側壁の一方から他方に向かって平行に延びる複数の直線に沿って両側壁間の第１の中央点を超えて一方の側壁から他方の側壁へまたは他方の側壁から一方の側壁へ向かって交互に第１の切り込みが入れられ、
    前記第２配線導体には、前記複数の直線直下に前記第１の切り込みが入れられる側とは反対側の側壁から両側壁間の第２の中央点を超えるようにして、一方の側壁から他方の側壁へまたは他方の側壁から一方の側壁へ向かって交互に第２の切り込みが入れられ、
    前記第１の切り込みの長さと該第１の切り込み直下の前記第２の切り込みの長さが等しく、前記第１の中央点と前記第２の中央点とが互いに重なり、前記第１の切り込みと前記第２の切り込みが部分的に互いに重なり、前記第１の切り込みに沿って前記第１配線導体を流れる電流の向きと前記第２の切り込みに沿って前記第２配線導体を流れる電流の向きが互いに逆向きになり、前記第１配線導体と前記第２配線導体の間の相互インダクタンスが小さくなることを特徴とする半導体装置の内部配線構造。
  2. 前記第１配線導体と前記第２配線導体を絶縁板の表側および裏側にそれぞれ形成することを特徴とする請求の範囲第１項に記載の半導体装置の内部配線構造。
  3. 前記第１の切り込み同士の間の間隔が等しく、前記第１の切り込みの底端部とこれと対向する前記第１配線導体の側壁の間の間隔が前記第１の切り込み同士の間の間隔に等しいことを特徴とする請求の範囲第１項に記載の半導体装置の内部配線構造。
JP2012557864A 2011-02-17 2012-01-25 半導体装置の内部配線構造 Active JP5561380B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012557864A JP5561380B2 (ja) 2011-02-17 2012-01-25 半導体装置の内部配線構造

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011031838 2011-02-17
JP2011031838 2011-02-17
PCT/JP2012/051527 WO2012111397A1 (ja) 2011-02-17 2012-01-25 半導体装置の内部配線構造
JP2012557864A JP5561380B2 (ja) 2011-02-17 2012-01-25 半導体装置の内部配線構造

Publications (2)

Publication Number Publication Date
JPWO2012111397A1 true JPWO2012111397A1 (ja) 2014-07-03
JP5561380B2 JP5561380B2 (ja) 2014-07-30

Family

ID=46672334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012557864A Active JP5561380B2 (ja) 2011-02-17 2012-01-25 半導体装置の内部配線構造

Country Status (5)

Country Link
US (1) US8710674B2 (ja)
JP (1) JP5561380B2 (ja)
CN (1) CN103155147B (ja)
DE (1) DE112012000149B4 (ja)
WO (1) WO2012111397A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014061211A1 (ja) * 2012-10-15 2014-04-24 富士電機株式会社 半導体装置
WO2014073311A1 (ja) 2012-11-09 2014-05-15 富士電機株式会社 半導体装置
CN105309056B (zh) * 2013-09-06 2018-04-03 株式会社村田制作所 多层基板
US9655265B2 (en) * 2014-05-26 2017-05-16 Infineon Technologies Ag Electronic module
CN105992505B (zh) * 2015-03-24 2018-06-12 杭州迪普科技股份有限公司 网络设备
CN108598258B (zh) * 2018-04-27 2021-11-09 华南师范大学 一种具有静态负微分电阻特性的太赫兹器件
JP2022108967A (ja) 2021-01-14 2022-07-27 富士電機株式会社 スナバ装置および電力変換装置
CN116864494B (zh) * 2023-09-01 2023-12-05 甬矽电子(宁波)股份有限公司 扇出型封装结构和扇出型封装结构制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2605506B2 (ja) * 1991-07-10 1997-04-30 三菱電機株式会社 半導体装置
JP3047572B2 (ja) * 1991-10-25 2000-05-29 住友電装株式会社 フラット回路体
JPH07249735A (ja) 1994-03-08 1995-09-26 Hitachi Ltd 半導体素子の並列接続方法
JPH0819267A (ja) * 1994-06-27 1996-01-19 Okuma Mach Works Ltd インバータ制御装置
JP3006585B2 (ja) 1998-06-01 2000-02-07 富士電機株式会社 半導体装置
JP2000243876A (ja) * 1999-02-23 2000-09-08 Fujitsu Ltd 半導体装置とその製造方法
JP3695260B2 (ja) 1999-11-04 2005-09-14 株式会社日立製作所 半導体モジュール
US7227240B2 (en) * 2002-09-10 2007-06-05 Semiconductor Components Industries, L.L.C. Semiconductor device with wire bond inductor and method
JP4385747B2 (ja) 2003-12-03 2009-12-16 日産自動車株式会社 半導体装置の実装構造
JP2006060986A (ja) 2004-08-24 2006-03-02 Fuji Electric Device Technology Co Ltd 電力変換装置の導体構造
JP4875977B2 (ja) 2006-12-27 2012-02-15 日本インター株式会社 パワーモジュール
JP5241177B2 (ja) 2007-09-05 2013-07-17 株式会社オクテック 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN103155147A (zh) 2013-06-12
CN103155147B (zh) 2016-02-10
JP5561380B2 (ja) 2014-07-30
US20130277849A1 (en) 2013-10-24
DE112012000149T5 (de) 2013-07-25
WO2012111397A1 (ja) 2012-08-23
DE112012000149B4 (de) 2022-02-24
US8710674B2 (en) 2014-04-29

Similar Documents

Publication Publication Date Title
JP5561380B2 (ja) 半導体装置の内部配線構造
KR101926854B1 (ko) 반도체 장치
US9795049B2 (en) Semiconductor device
JP4660214B2 (ja) 電力用半導体装置
JP6096614B2 (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
JP7010167B2 (ja) 半導体装置
JP6864713B2 (ja) パワーモジュール構造
JP3958156B2 (ja) 電力用半導体装置
JP2012074543A (ja) 半導体装置
WO2021261508A1 (ja) 半導体装置
JP2009105454A (ja) パワー半導体モジュール
JP5481104B2 (ja) 半導体装置
JP2021158232A (ja) 半導体モジュール
JP5054755B2 (ja) 半導体装置
JP7034043B2 (ja) パワーモジュール及びパワーモジュールを有する電気装置
JP5429413B2 (ja) 半導体装置
JP5177174B2 (ja) 半導体装置
JP6701878B2 (ja) 電力変換装置
JP2020167749A (ja) スイッチング素子モジュール
WO2022137811A1 (ja) 半導体ユニット及び半導体装置
WO2024090418A1 (ja) 平面アレイインダクタを備えたスイッチング電源システム装置
JP7192886B2 (ja) 半導体装置
JP2018037452A (ja) パワー半導体モジュール
KR102052762B1 (ko) 공통모드필터 및 공통모드필터가 구비된 전자장치
JP2015070161A (ja) リードフレーム、半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140526

R150 Certificate of patent or registration of utility model

Ref document number: 5561380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250