CN101730939A - 以晶体管特定的接触设计来增强晶体管性能的技术 - Google Patents

以晶体管特定的接触设计来增强晶体管性能的技术 Download PDF

Info

Publication number
CN101730939A
CN101730939A CN200880013012.0A CN200880013012A CN101730939A CN 101730939 A CN101730939 A CN 101730939A CN 200880013012 A CN200880013012 A CN 200880013012A CN 101730939 A CN101730939 A CN 101730939A
Authority
CN
China
Prior art keywords
contact
transistor
drain
semiconductor device
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880013012.0A
Other languages
English (en)
Other versions
CN101730939B (zh
Inventor
M·热拉尔
R·里希特
T·费乌德
U·格里布诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN101730939A publication Critical patent/CN101730939A/zh
Application granted granted Critical
Publication of CN101730939B publication Critical patent/CN101730939B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

藉由例如局部调适在个别晶体管(210、210A、210B)内接触结构(230A、230B)的尺寸和/或密度，或者以更总体的方式，可以增加先进半导体装置(200)的总性能。因此，该接触结构(230A、230B)与局部装置特性之间的彼此互动可以列入考虑。另一方面，可以保持与习知制程策略的高度兼容性。

Description

以晶体管特定的接触设计来增强晶体管性能的技术
技术领域
本发明大体上系关于集成电路的制造，且尤系关于连接到包含多个接触插塞(contact plug)的接触结构的高度复杂的场效晶体管(譬如MOS晶体管结构)的制造。
背景技术
对于集成电路的制程持续朝不断努力缩小个别电路元件的特征尺寸而驱使的几个方向来进行改善。目前，以及于可预见的未来，由于硅基板的高可利用性和由于过去数十年发展的已发展的广为接受的制程技术的关系，大多数的集成电路是(且将会是)基于硅装置。发展增加的装填密度(packing density)和提升性能的集成电路方面的关键问题一直以来系在于缩小晶体管元件，譬如MOS晶体管元件，以提供可能需要用来生产现代CPU和内存装置的大量的晶体管元件。于制造具有减小尺寸的场效晶体管的一个重要的态样是缩减闸极电极的长度，该闸极电极控制形成分隔该晶体管的源极和漏极区的导电沟道。该晶体管元件的源极和漏极区为导电半导体区，相比于在周围的结晶主动区(crystalline active region)(例如，基板或井区(well region))中的掺杂剂(dopant)，该源极和漏极区包含了相反导电率类型的掺杂剂。
虽然缩减闸极电极长度对于获得较小和较快速的晶体管元件而言一直被视为是必须的，然而结果是为了维持缩减后的闸极电极长度的适当晶体管性能会额外牵扯到许多的附带问题。
举例而言，对于缩减闸极长度而言，典型地，亦将缩减闸极绝缘层的个别厚度以便维持导电沟道的可控制性。因为包括二氧化硅的闸极绝缘层的厚度一般系接近于关于撃穿电压(breakthrough voltage)和漏电流(leakage current)的实际限制，而譬如增加介电系数(permittivity)的介电材料等的其它策略则可能遭遇可靠度的降低，因此已经提出藉由于沟道区中产生各自应变(strain)以便适当地修正其中的电荷载子移动率的方式，来对于给定的设计尺寸增强先进场效晶体管的驱动电流能力。例如，于沟道区中产生实质上单轴的压缩或拉张应变可以分别造成电洞和电子的增加的移动率。一个用来于场效晶体管的沟道区中产生各自应变的有效机制包含提供覆盖晶体管的高度受应力的介电材料，其中本征应力可被转移至下方半导体材料中，以便最后获得于沟道区中各自的应变。例如，可藉由电浆辅助化学蒸气沉积(PECVD)技术制成已经广为认可的材料，譬如二氧化硅、氮化硅、富含碳的氮化硅(carbon enriched silicon nitride)、等等，其中可充分控制个别的制程参数，以便获得所希望的本征应力的程度和类型。例如，可以用高达3GPa或者更高的高本质压缩应力来沉积氮化硅，因此可有利地使用该沉积的氮化硅以便增强P型晶体管的性能。类似情况，亦可使用1GPa或者更高范围的适当的高拉张应力来沉积氮化硅，由此提供增加N沟道晶体管的驱动电流能力的可能性。这些高度受应力材料可以并入用来覆盖及钝化晶体管元件的层间介电材料(interlayer dielectricmaterial)中，其中个别的接线层(wiring level)(所谓的金属化层(metallization layer))可以形成于层间介电材料上和其上方。结果，结合缩减的晶体管尺寸，各自的应力引发机制可以允许制造高性能的晶体管元件。然而，最后获得的集成电路和个别晶体管元件的性能可能不只是视特定晶体管特性而定，而是可能亦由个别接线方式所决定，该接线方式依照特定电路布局提供个别电路元件的相互电连接。由于每单位面积所增加的电路元件数目的缘故，一般可能必须提供在这些电路元件之间更为增加的连接数目，而这些连接可能需要复杂的互连结构，其中剖面面积的持续缩小需要高度导电的材料和邻接导体之间减少的寄生电容。结果，于各自的金属化层中可以使用高度导电的材料，譬如结合有低k介电材料的铜。
然而，对于个别晶体管元件的总体性能而言，各自的接触结构也是非常重要的，该接触结构提供漏极和源极区与金属化层之间的电连接。于是，各自的接触插塞或接触元件可能必须提供低接触电阻且同时不会不当地影响其它的晶体管特性，譬如切换速度(switching speed)等。然而，结果是，于习知策略中很难同时苻合此二个需求，如以下将参照图1a和图1b说明者。
图1a示意地显示半导体装置100的剖面图，该半导体装置100包括基板101，例如硅基(silicon-based)的基板或任何其它在其上已形成有硅基的半导体层102的适当的载子材料。再者，场效晶体管110系形成在半导体层102中或之上。晶体管110可以包括形成在闸极绝缘层115上的闸极电极114，该闸极绝缘层115将闸极电极114与位于该半导体层102中的沟道区116予以分隔。再者，个别的间隔件(spacer)结构113可以设在闸极电极114的侧壁上。晶体管110还包括高度掺杂的半导体区111、112分别作用为漏极和源极。因此，区111可以表示源极区，而区112可以表示漏极区。应了解的是，源极和漏极区111、112的配置可以实质上与许多广为接受的闸极电极架构大体上相同，其中，源极区111相对于漏极区112的不同功能可以藉由电路布局而予以定义，也就是说，源极区111相比于漏极区112典型可以连接至不同的电压节点以用于特定类型的晶体管。举例而言，对于N沟道晶体管，源极区111可以实际上作用为电子的来源，其中在从源极侧至漏极侧施加适当的控制电压至闸极电极114后，可以建立各自的导电沟道于沟道区116中，其中个别电子于开始对应的切换操作时，藉由在源极区111与漏极区112之间的电压差加速后，可以具有最大动能于漏极侧。而且，金属硅化物区117可以形成在源极和漏极区111、112中以及于闸极电极114上，以减少于闸极电极114中的讯号传播延迟并且减少于源极和漏极区111、112中的接触电阻。
半导体装置100还包括层间介电材料120，该层间介电材料120封闭并钝化晶体管110，并且该层间介电材料120可以由二种或多种材料组成。通常，可以层122的形式提供基于二氧化硅的材料，该层122提供了所希望的钝化特性。而且，蚀刻终止层121典型位于晶体管110之上，该蚀刻终止层121表现出关于层122的材料的高度蚀刻选择性，以便允许有效控制用于图案化该层122的个别蚀刻制程的，以利于形成分别连接于源极区111和漏极区112的各自的接触插塞131、132。例如，蚀刻终止层121可以由氮化硅组成，该氮化硅对于用来蚀刻基于二氧化硅材料的多个非等向性蚀刻配方可以具有高度蚀刻选择性。可以根据任何适当的导电材料来形成接点或接触插塞131、132，其中，如前所述，金属一般可用来提供低接触电阻，以便对晶体管110的总体性能不会有不当的不良影响。例如，典型可使用钨、铜、铝、或任何其它的金属，其中可结合个别的导电材料提供适当的导电阻障层(barrier layer)(未图标)。
可以根据下列的制程形成如图1a所示的半导体装置100。可以根据广为接受的制程技术来图案化半导体层102，以便定义适当的主动区用来于其中形成一个或多个晶体管元件，譬如晶体管110，或其它的电路元件。对于此目的，可以藉由微影(lithography)、蚀刻、沉积和平坦化技术来形成浅沟槽隔离(shallow trench isolation)结构。之后，可在个别主动区内依照各自的晶体管特性而产生基本掺杂浓度。之后，可根据广为接受的策略(包含沉积和/或氧化作用或其它的基材的修正)形成闸极电极114和闸极绝缘层115以获得具有所希望厚度的闸极绝缘层115，该厚度可以是约1至2奈米(nm)用于基于二氧化硅层的高度先进场效晶体管。可以藉由沉积和随后的复杂图案化技术来形成闸极电极114。之后，可根据适当的设计植入循环(implantation cycle)使用间隔件结构113来形成漏极和源极区112、111，该间隔件结构113于个别植入制程期间可以具有不同的横向尺寸。以间歇方式，并于植入制程后，可以执行适当的退火制程以活化掺杂剂并再结晶该漏极和源极区112、111。如果需要的话，然后可以在闸极电极114和漏极和源极区112、111中形成金属硅化物区117。接着，可以形成蚀刻终止层121，其中典型地于先进应用中，可以于层121中产生高内部应力，以便于沟道区116中提供所需类型和数量的应变，由此增进其中的电荷载子移动率并因此增进驱动电流能力。如前所述，可以有利地沉积氮化硅和其它的材料，以便表现出高本征应力。之后，可以藉由适当的沉积技术形成介电层122，可能接着施行平坦化步骤以便对于后续的微影和图案化顺序提供优越的表面特性，以利于在层间介电材料120中形成个别的开口。其后，可用适当的材料(譬如，钨)填满个别开口，其中可以提供适当的阻障材料，如前所述。
于晶体管110操作期间，藉由接点131通过硅化物区117进入源极区111、沟道区116进入漏极区112、以及经由金属硅化物区117和接触元件132回到形成于层间介电材料120上方的金属化层中对应的金属线的接点132所定义的导电路径的特性而决定晶体管110的性能。例如，藉由在沟道区116中产生各自的应变并增强于漏极和源极区112、111中的掺杂浓度分布，可以达成优越的切换特性和电流驱动能力。为了维持所希望的低接触电阻，典型为提供多个连接至源极区111的个别接触元件131和多个连接至漏极区112的多个接触元件132。另一方面，接触元件131、132于总体应力转移至沟道区116中后可能具有显着的影响，因为于这些区域中可以去除蚀刻终止层121的高度受应力材料，因此此影响可能不会提供所希望的增强驱动电流能力。再者，由接点131、132所引起的关于闸极电极114的边缘电容(fringingcapacitance)可能也会对总体晶体管性能有不良的影响。于是，从减少接触电阻的观点来看，具有适度大的横向目标尺寸的大量的个别接触元件131、132是令人期望的，同时鍳于应变特性和关于闸极电极114的边缘电容，接触元件131、132的缩减的数目和/或尺寸是令人期望的。因此，接触元件131、132的设计系于这些要求之间的折衷方案。
图1b示意地显示半导体装置100的上视图，其中于源极侧的各别的接触元件131和于漏极侧的各别的接触元件132系设有由接触元件的横向尺寸(表示为L)和个别距离(表示为D)所定义的特定的布局，其中这些尺寸L、D将被理解为设计尺寸(亦即为目标值)，该等设计尺寸可依照实际装置中的制程变动而稍加改变。个别横向尺寸L和横向距离D对于在半导体装置100中的所有电路元件系典型相同。结果，藉由装置缩小尺寸和先进的应变引发机制所获得的晶体管性能的个别增益可以明显地视接触结构而定，并且可能由于上述说明的对特定晶体管特能的不利影响而得到低于期望的性能增益。
本发明系关于可以避免，或至少减少一个或多个上述问题的影响的各种技术和装置。
发明内容
为了提供对本发明的一些态样的基本理解，兹提出以下的简化概要。此概要并非本发明广泛的详尽综论。它不是想要识别本发明的关键或重要元件或者是描绘本发明的范畴。其唯一的目的是要以简化的形式提出一些概念作为以下更详细的说明的前言。
一般而言，此处所揭示的标的内容系关于半导体装置和用来形成该半导体装置的技术，其中，于半导体装置中接触结构的布局可以局部地改变，以便局部地获得特定设计的装置特性。以此方式，可以高度局部的方式(例如，甚至在单一晶体管元件内)调适接触结构和各自的电路元件之间的彼此互动，以便适当地权衡低欧姆接触与负面影响其它晶体管特性(譬如应变引发机制、产生的高边缘电容等)的优点。例如，于一些情况中，由关于在层间介电材料中受应力的介电材料的接触元件所引起的应力减缓可能对于P沟道晶体管而言会更加严重，因为典型上藉由目前可取得的沉积技术所获得的压缩应力值可以明显地较高于对应的拉张应力值。另一方面，总体接触电阻对于P沟道晶体管较不紧要，因为其本质电阻(亦即，由电荷载子移动率所定义者)较高于N沟道晶体管者。如此一来，增加的接触电阻可能不会必然地负面影响总体串联电阻，因为主要的因素可能是P沟道晶体管的高度掺杂半导体区的电阻，而同一时间增量的应变可以引发于各自的沟道区中。于其它情况中，已发现到由于增加接触电阻的电压降的缘故，于源极测相比于漏极测可能更强烈地冲击总体晶体管性能。另一方面，漏极接点和闸极电极之间的电容耦接(capacitive coupling)(以及因此的边缘电容)对总体切换性能可具有较高的影响，因为漏极侧典型为晶体管的切换节点。结果，于漏极侧提供减少的接触电阻以便减少边缘电容的做法可由切换性能的增益所补偿或甚至过度补偿，同时于源极侧减少的接触电阻会造成增强的晶体管性能而不会不适当地影响切换行为。如此一来，就其它方面相同设计准则和制程技术而言，在设计接触结构时若考虑到局部地改变对晶体管的操作行为的影响，可以藉由局部改变各自接触结构的特性而获得增强的晶体管性能。
此处所揭示的一个例示半导体装置，包括：具有漏极区和源极区和连接到该漏极区的多个漏极接点的第一晶体管，其中各该多个漏极接点具有第一横向目标尺寸。再者，该半导体装置包括连接到该源极区的多个源极接点，其中各该多个源极接点具有不同于该第一横向目标尺寸的第二横向目标尺寸。
此处所揭示的另一个例示半导体装置，包括：具有漏极区和源极区和连接到该漏极区的第一多个漏极接点的第一晶体管。而且，该半导体装置包括连接到该源极区的第二多个源极接点，其中该第一多个接点的数目不同于该第二多个接点的数目。
此处所揭示的又另一个例示半导体装置，包括：具有漏极区和源极区的第一晶体管，以及具有漏极区和源极区的第二晶体管。该半导体装置还包括覆盖该第一和第二晶体管的层间介电材料。再者，设有第一接触结构，连接至第一晶体管的漏极区和源极区，并且包括延伸穿过层间介电材料的接触元件，其中系依照由该接触元件的横向目标尺寸和接触元件之间的目标距离所定义的第一布局来设计该第一接触结构。该半导体装置还包括：第二接触结构，连接至该第二晶体管的漏极区和源极区并且包括接触元件延伸穿过层间介电材料，其中系依照由接触元件的横向目标尺寸和接触元件之间的目标距离所定义的第二布局来设计该第二接触结构，以及其中该第二布局系不同于该第一布局。
附图说明
藉由参照以上叙述结合随附图式可了解本发明，其中相似的元件符号识别相似的元件，且其中：
图1a示意地显示依照习知技术形成的包含晶体管和接触结构的半导体装置的剖面图；
图1b示意地显示图1a中所示的习知半导体装置的上视图；
图2a示意地显示依照此处所揭示的例示实施例具有不同尺寸接触元件于漏极侧和源极侧的晶体管的上视图；
图2b示意地显示图2a的装置的剖面图；
图2c至图2d示意地显示依照又另一例示实施例，关于接触结构于漏极侧和源极侧藉由分别改变接触元件的数目和横向尺寸，具有非对称组构的另一晶体管元件的上视图；
图2e示意地显示依照又另一例示实施例包括不同装置区(譬如不同晶体管)的半导装置的上视图，该等装置区具有根据不同布局所形成的接触结构；
图2f示意地显示图2e的半导体装置的剖面图；以及
图2g至图2h示意地显示依照又另一例示实施例包含关于不同设计的接触结构的不同晶体管的半导体装置的上视图。
虽然本发明容许各种修改和替代形式，然其特定实施例已藉由图式中实例的方式显示和予以详细说明。然而，应了解到的是，此处特定实施例的说明并不欲限制本发明于所揭示的特定形式，反之，本发明将涵盖所有落于由所附的申请专利范围所界定的精神和范围内的所有的修饰、等效、和改变者。
具体实施方式
以下叙述本发明的各种例示实施例。为求清楚，在此说明书中并未描述实际实作的所有特征。当然，将了解到在任何此种实际实施例的开发中，必须作出许多实作特定的决定以达成开发者的特定目标，譬如符合系统相关或商业相关的限制，这些决定将依实作而变化。此外，将了解到，此种开发效果可能是复杂且耗时的，不过这对受惠于此揭露的该技术领域中具有通常知识者而言将会是例行工作。
现将参考附图来说明本发明。各种结构、系统和装置系以示意方式描绘于各图式中仅用于说明的目的，以便不会被熟悉此项技术者所熟知的细节而模糊本发明内容。不过，附图系被包括用来说明与解释本发明的例示范例。应以熟悉该项技艺者所认定的意义来理解本文中的字汇与词。本文前后一致使用的术语以及词汇并无暗示特别的定义，特别定义系指与熟悉该项技艺者认知的普通惯用的定义所不同的定义。如果一个术语或词汇具有特别定义，亦即非为熟悉该项技艺者所了解的义意时，本说明书将会直接且明确的提供其定义。
一般而言，此处所揭示的发明标的内容系关于用于增强先进半导体装置的晶体管性能的装置和技术，其系藉由局部改变接触结构的特性以便考虑到接触结构与晶体管装置之间的局部和装置特定互动来达成的。已了解到的是，对于不同类型的晶体管而言，具有晶体管特性的各自接点的互动可以不相同，并且甚至在个别晶体管内可以不同，由此以适当方式提供用于局部调适各自接触结构(亦即，横向尺寸和接点之间的距离)的特性的可能性，以便减少接触结构的负面冲击。可以根据局部不同的制程条件，例如藉由分别采用的微影屏蔽、蚀刻制程等所引起者，来完成接触结构的特性的各自局部调适(localadaptation)。于其它情况中，可以局部改变各自接触结构的设计，例如，藉由适当调适“接触密度(contact density)”，也就是说，沿着晶体管宽度方向减少接触元件的数目，由此减少于各自晶体管侧所存有的接触材料的有效量。
应了解到，此处所揭示的原理系极有利于包含高度缩小的晶体管元件的复杂半导体装置的情况，因为此处藉由其它高度复杂机制(譬如应力转移机制)所获得的进一步性能增益在结合习知的接触方式时，可能会低于所期望者。而且，晶体管特性的各自不对称行为对于高度缩小尺寸的装置可能会更显着，而使得对应的调适相比于较不紧要的半导体装置可以具有显着增强的效果。然而，因为接触方式的个别修正可容易以许多习知的制程策略来实作而不需明显的调适，因此对于半导体装置和具有约100nm和更多的较小关键尺寸的晶体管而言亦可获得各自的性能增益。结果，除非特别于所附申请专利范围或者说明书中提出，否则此处所揭示的标的内容不应被视为限制于特定的装置尺寸和个别的技术节点。
图2a示意地显示半导体装置200的上视图，该半导体装置200包括具有接触结构230的晶体管210，该接触结构230包含多个源极接触元件231和多个漏极接触元件232。个别的接触元件231、232可以沿着晶体管宽度方向(表示为W)以实质的直线配置，其中个别的接点231、232可以藉由晶体管210的闸极电极214分隔。应了解到闸极电极214，以及整个晶体管210，可以被个别层间介电材料所包覆，这将参照图2b所示的剖面图而作详细说明。于所示实施例中，接触结构230在其设计上可以不对称，以便增强晶体管210的性能。如前面的说明，于晶体管210的源极侧处的实际晶体管210之外侧电压降相比于漏极侧处的相似电压降，可能会导致装置210的电流驱动能力减少至较高程度，而使得当相符于个别设计规则和制程要求时，接点231的导电材料量可选择适当地高。也就是，当考虑到实质环状的接点时，可选择代表横向尺寸，例如于特定高度位置处个别接触开口231的直径，而使得可获得所希望的低接触电阻。于其它情况中，视接触元件231、232的实际剖面形状而定，可以使用任何其它的代表横向尺寸。此外，亦可以选择结构230的二个相邻接点之间的横向距离，以便获得所希望的总体电阻特性。也就是，横向距离D可以实质上表示朝晶体管宽度方向的每单位长度的接触元件的数目。于所示实施例中，对应的横向距离D和每单位长度的接点的各自数目或“接点密度”于漏极侧和源极侧可以是相同的，亦即，源极接点231的数目可以相等于漏极接点232的数目，而横向尺寸可以减少，如1所示，以便减少于漏极侧关于闸极电极214的边缘电容，该边缘电容可能会对所产生的切换行为造成影响，如前所述。结果，相比于漏极侧和源极侧具有相同接触布局的习知晶体管，如图1a和图1b中所示，对于晶体管210的其它方面相同的晶体管特性而言，可以获得增强的晶体管性能。举例而言，相比于用于相同技术节点的习知设计，若相符于所使用的技术标准，则接触元件231的横向尺寸L可以增加，同时藉由形成接触结构230时所包含的制程技术而在限制组内可以减少接点232的横向尺寸l。
图2b示意地显示装置200沿着图2a的IIb-IIb线的剖面图。如所示，装置200可以包括基板201，该基板201具有形成在其上的半导体层202。基板201可以代表用来形成在其上的半导体层202的任何适当的载子材料，该半导体层202可以是硅基的半导体层或适合形成在其中和在其上的晶体管210的任何其它半导体材料。于一些例示实施例中，基板201结合半导体层202可以形成绝缘体上覆硅(silicon-on-insulator；SOI)组构，其中半导体层202可以形成在对应的埋置介电材料(buried dielectric material)(未显示)上，譬如二氧化硅层等。再者，晶体管210可以包括形成在闸极绝缘层215上的闸极电极214，该闸极绝缘层215分隔闸极电极214与沟道区216。再者，设有源极区211和漏极区212，该源极区211和漏极区212系藉由各自的金属硅化物区217而分别与个别的接触元件231、232接触。再者，可以提供各自的间隔件结构213。可以形成可包括二个或更多个不同材料或次层(譬如蚀刻终止层221和介电层222)的层间介电材料220，以便封闭并钝化晶体管210。关于目前所说明的元件，相比于具有实质相同尺寸和间隔开的接触元件的习知装置，除了关于接点231、232不对称之外，则如前面参照装置100的说明而采用相同的准则。
再者，可以根据实质相同的制程技术形成装置200，其中，与习知的制程策略相反，于形成层间介电材料220后，可以修改后续的图案化顺序以便获得接触结构230的所希望的非对称组构。例如，可以提供个别的微影屏蔽以定义用于接点231和232之间的横向尺寸和/或距离的不同的目标值。应了解到，对于接点231和232的各自横向尺寸可被理解为于特定位置处(例如，于接点231和232的底部或于其顶部)的至少一个代表横向距离，其中由于各自的制程变动等等原因而可能无心地发生一定的偏离量。应了解到，于图案化用于接点231和232的各自开口期间，蚀刻终止层221可以提供充分的处理裕度(margin)以便提供对应的图案化顺序的可靠控制。举例而言，由于用于元件231和232的对应开口的不同的纵横比(aspect ratio)，可能局部地发生不同的蚀刻率，然而，可以藉由蚀刻终止层221来适应该蚀刻率。因此，相对于习知策略(如前面参考装置100的说明)可以达成高度的制程兼容性，同时藉由减少于漏极侧的边缘电容以及亦减少于源极侧的接触电阻而仍能获得增强的性能。应了解到，亦可藉由仅修改关于相同技术节点的晶体管的习知设计的其中一个横向目标尺寸，而达成关于接点231和232的非对称接触结构。例如，若进一步减少横向尺寸L可能不相符于总体制程策略，则于源极侧的该尺寸可能会增加，因为于此情况中，此时此尺寸的增加可能较不紧要。
图2c示意地显示依照另一例示实施例的半导体装置200。于此情况中，可以减少于漏极侧的各自接触材料的量，以便藉由修改接点231和232的给定横向目标尺寸的对应的接触密度而减少边缘电容。也就是说，对于各接点231和232的横向尺寸L可以是实质相同的，而相邻的接点232之间的距离可以增加，由此减少可置于晶体管210的漏极侧的接触元件的数目。于此情况中，对于接点231和232在图案化接触结构230期间各自的制程条件可以是实质相同的，由此提供高度的制程一致性，同时仍显着地减少边缘电容并维持于源极侧所希望的低电阻，如前面的说明。应了解到，可用与所包含的个别技术符合的方式来选择横向目标尺寸L，以便于某些例示实施例中于相符于装置要求和技术能力的源极侧提供最大导电率。
图2d示意地显示依照另一例示实施例的半导体装置200。如所示，接触结构230现在可以包括于源极侧具有适当横向目标尺寸L和各自横向目标距离D的接触元件231，以便获得结合有适当图案化状况的所希望的低接触电阻。于此情况中，接触元件232可以他们的横向目标尺寸l和他们的横向目标距离d而有所不同。举例而言，若于源极侧明显减少的横向尺寸L可以不相符于各自的设计和制程技术来获得于漏极侧接点232的各自修正的横向尺寸l，则可以施行各自适度的减少并相对于在接触结构230的个别布局中的距离D可额外地增加对应的横向距离，以便获得所希望增加的距离d。因此，关于横向距离和横向尺寸可以执行各自“轻微的”调适，同时仍提供所希望的显着减少于源极侧的各自的边缘电容和/或电压降。
图2e示意地显示依照进一步例示实施例的半导体装置200的上视图。于此情况中，各自接触结构的布局的局部变化(替代地或额外地修改于单一晶体管元件内接触结构的设计)可应用于譬如不同晶体管210A、210B的较大装置区。举例而言，晶体管210A(可以具有与图1a、图1b、图2a和图2b中所示基本相同组构)可以表示特定导电率类型的晶体管(譬如N沟道晶体管)，或者可以表示相比于晶体管210B(其可以表示P沟道晶体管等)具有不同组构的晶体管。于所示实施例中，各自的接触结构230A、230B可以于个别接触元件的横向尺寸彼此不同，以便减少于第二晶体管210B中的接触材料量，由此亦减少关于边缘电容、应力转移机制等的不利的影响。
图2f示意地显示如由图2e中的线IIf所示的半导体装置200的剖面图。装置200可以包括位于该第一晶体管210A(表示N沟道晶体管)上方的高本质拉张应力的介电材料，由此给予各自的拉张应变至晶体管的沟道区216。如前面所说明的，可以对应的蚀刻终止层221A的形式提供高度受应力材料，可能结合具有拉张应力且设置在介电层222内的额外的材料。类似情况，表示P沟道晶体管的第二晶体管210B可能在其上方已形成有高压缩应力的介电材料，该高压缩应力的介电材料可以例如各自蚀刻终止层221B的形式来提供，从而于第二晶体管210B的沟道区216中产生各自的压缩应变。如前面的讨论，由于P沟道晶体管的减少的电荷载子移动率，因此P沟道晶体管的本质驱动电流能力相比于N沟道晶体管者可以较低。结果，由接触结构230B和晶体管210B的内部元件(也就是，漏极和源极区212、211和沟道区216)所定义的总串联电组可能较不依赖于接触结构230B的电阻，由此可允许接触结构230B的电阻增加而不会实质影响总串联电组。于是，于此情况中，可以有效地减少边缘电容，如前面的说明。再者，由于相比于各自的拉张应力值由各自化学气相沉积(CVD)技术所获得明显较高的压缩应力值，因此由例如蚀刻终止层221B所提供的应变引发机制可以明显地较高，并因此可以相比于晶体管210A而在晶体管210B中提供较高的相对性能增益，而于是对应的接触元件231B和/或232B的对应减少的尺寸和/或密度因此可以于第二晶体管210B中产生减少的应力减缓。结果，可以提升装置200的总性能。
图2g示意地显示依照进一步例示实施例的装置200，其中可以藉由减少于结构230B中的接点数目而获得接触结构230A、230B之间的对应不对称，也就是，于结构230B中相邻接触元件之间的个别距离D相比于接触结构230A中对应距离D可以减少。因此，于结构230B中各自的“接触密度”相比于在结构230A中会减少，无关于晶体管210A、210B的实际宽度。也就是，例如，若晶体管210B的宽度由于一般减少的电流驱动能力而可以较高，则即使个别接点的总数可以相等或甚至大于结构230A中接点的对应数目，可藉由增加其中接点的个别的横向距离而相比于晶体管210A来缩减接触密度。
图2h示意地显示依照进一步例示实施例的装置200，其中接触结构230B相比于接触结构230A中的个别尺寸可以有不同的横向尺寸和横向距离。应了解到，各晶体管210A、210B亦可以包含关于对称接触元件的各自的“精细(fine)”结构。也就是，晶体管210A本身可以如前面关于图2a至图2d中所示接触结构230所说明的此种形式而包含结构230A。相似情况，接触结构230B亦可以依照关于接触结构230所概述的原理而改变。结果，可以藉由此处所揭示的原理而提供高度的设计弹性，以便局部调整个别晶体管元件与相关联的接触结构之间的彼此互动。于其它例示实施例中，可以以更总体的方式(globalmanner)执行接触结构的设计或布局的各自变化，也就是，例如，将半导体装置200的延伸区设计成可以接受某种类型的接触结构，以便获得最大操作速度，而于其它区域中，可于制造接点期间获得增强的可靠度。举例而言，于增加的装填密度的区域中，譬如随机存取内存(RAM)区，各自的接点可以具有减少的尺寸，以便避免相邻晶体管元件之间不当的短路，反之，于其它的区域中，譬如逻辑区块，可以形成个别的调适以便获得增强的操作速度。
结果，本发明藉由局部地调适接触结构关于个别晶体管特性的特性，其中可以调适个别的布局，亦即各自的横向目标尺寸和目标距离，以便减少由个别接触元件所引起的任何负面冲击，同时不会不当地增加由该晶体管和接触结构所定义的导电路径中的总串联电阻，而提供增强的装置性能。因此，甚至在单一晶体管元件内，可以提供不同尺寸的接触元件和/或具有不同密度的接触元件，以便获得总性能增益。本接触结构布局的局部调适原理亦可应用于不同的晶体管，该等晶体管可额外地被个别提供各自的调适接触结构，由此增强设计弹性并亦提供明显的性能增益。
以上所揭示的特定实施例系仅作例示用，因为对于熟悉该技术领域者而言，藉助于此处的教示而能以不同但等效的方式修改及实施本发明是显而易见的。例如，以上所提出的制程步骤可以不同顺序执行。再者，在此所示的架构或设计细节并非意欲限制，除了以下附加的申请专利范围所叙述者之外。因此，很明显的是，可在本发明的精神和范畴内改变或修改以上所揭示的特定实施例及所思及的所有此等变化。由此，本发明所要求保护者系如附加的申请专利范围所提出者。

Claims (16)

1.一种半导体装置(200)，包括：
具有漏极区(212)和源极区(211)的第一晶体管(210、210A)；
连接至该漏极区(212)的多个漏极接点(232、232A)，每一个该多个漏极接点(232、232A)具有第一横向目标尺寸；以及
连接至该源极区(211)的多个源极接点(231、231A)，每一个该多个源极接点(232、232A)具有第二横向目标尺寸，该第一横向目标尺寸不同于该第二横向目标尺寸。
2.如权利要求1所述的半导体装置(200)，其中，该第一横向目标尺寸小于该第二横向目标尺寸。
3.如权利要求1所述的半导体装置(200)，其中，该漏极接点(232、232A)的数目不同于该源极接点(231、231A)的数目。
4.如权利要求3所述的半导体装置(200)，还包括层间介电材料(222)，该层间介电材料封闭该第一晶体管(210、210A)和该多个漏极接点(232、232A)和该多个源极接点(231、231A)，该层间介电材料(222)具有本征应力以在该第一晶体管(210、210A)的沟道区(216)中引发特定应变。
5.如权利要求1所述的半导体装置(200)，还包括：
具有漏极区(212)和源极区(211)的第二晶体管(210B)；
连接至该漏极区(212)的多个漏极接点(232B)；以及
连接至该源极区(211)的多个源极接点(231B)，该第二晶体管(210B)的该漏极和源极接点(232B、231B)具有少于该第一和第二横向目标尺寸的其中较大者的横向目标尺寸。
6.一种半导体装置(200)，包括：
具有漏极区(212)和源极区(211)的第一晶体管(210、210A)；
连接至该漏极区(212)的第一多个漏极接点(232、232A)；以及
连接至该源极区(211)的第二多个源极接点(231、231A)，该第一多个漏极接点的数目不同于该第二多个源极接点的数目。
7.如权利要求10所述的半导体装置(200)，其中，该漏极接点(232、232A)相比于该源极接点(231、231A)具有不同的横向目标尺寸。
8.如权利要求12所述的半导体装置(200)，其中，该漏极接点(232、232A)的该横向目标尺寸小于该源极接点(231、231A)的该横向目标尺寸。
9.如权利要求6所述的半导体装置(200)，还包括：
具有漏极区(212)和源极区(211)的第二晶体管(210B)；
连接至该漏极区(212)的多个漏极接点(232B)；以及
连接至该源极区(211)的多个源极接点(231B)，其中，该第二晶体管(210B)中每单位长度的该漏极接点(232B)的数目与每单位长度的该源极接点(231B)的数目的其中之一，少于该第一晶体管(230A)中每单位长度的该漏极接点(232A)的数目与每单位长度的该源极接点(231A)的数目的其中较大者。
10.如权利要求6所述的半导体装置(200)，还包括：
具有漏极区(212)和源极区(211)的第二晶体管(210B)；
连接至该漏极区(212)的多个漏极接点(232B)；以及
连接至该源极区(211)的多个源极接点(231B)，其中，该第二晶体管(210B)的该漏极接点(232B)的横向目标尺寸和该源极接点(231B)的横向目标尺寸的至少其中之一不同于该第一晶体管(210A)的该漏极接点(232A)的横向目标尺寸和源极接点(231A)的横向目标尺寸的至少其中之一。
11.一种半导体装置(200)，包括：
具有漏极区(212)和源极区(211)的第一晶体管(210A)；
具有漏极区(212)和源极区(211)的第二晶体管(210B)；
覆盖该第一和第二晶体管(210A、210B)的层让介电材料(222)；
连接至该第一晶体管(210B)的该漏极区(212)和源极区(211)的第一接触结构(230A)，并且该第一接触结构包括延伸穿过该层间介电材料(222)的接触元件(232A、231A)，依照由该接触元件(232A、231A)的横向目标尺寸和该接触元件(232A、231A)之间的目标距离所定义的第一布局设计该第一接触结构(230A)；以及
连接至该第二晶体管(210B)的该漏极区(212)和该源极区(211)的第二接触结构(230B)，并且该第二接触结构包括延伸穿过该层间介电材料(222)的接触元件(232B、231B)，依照由该接触元件(232B、231B)的横向目标尺寸和该接触元件(232B、231B)之间的目标距离所定义的第二布局设计该第二接触结构(230B)，该第二布局不同于该第一布局。
12.如权利要求11所述的半导体装置(200)，其中，该层间介电材料(222)包括：
形成在该第一晶体管(210A)上方并且具有第一类型的本征应力的第一介电层(221A)；以及
形成在该第二晶体管(210B)上方并且具有不同于该第一类型的本征应力的第二类型的本征应力的第二介电层(221B)。
13.如权利要求16所述的半导体装置(200)，其中，该第一晶体管为P沟道晶体管而该第二晶体管为N沟道晶体管，以及其中该第二布局的最小目标距离小于该第一布局的最小目标距离。
14.如权利要求16所述的半导体装置(200)，其中，该第一晶体管为P沟道晶体管而该第二晶体管为N沟道晶体管，以及其中该第一布局中的最小横向目标尺寸小于该第二布局中的最小横向目标尺寸。
15.如权利要求15所述的半导体装置(200)，其中，对于该第一接触结构的至少两个该接触元件，该第一接触结构的该接触元件的横向目标尺寸不同。
16.如权利要求19所述的半导体装置(200)，其中，对于该第二接触结构的至少两个该接触元件，该第二接触结构的该接触元件的横向目标尺寸不同。
CN200880013012.0A 2007-04-30 2008-04-17 以晶体管特定的接触设计来增强晶体管性能的技术 Active CN101730939B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102007020258.1A DE102007020258B4 (de) 2007-04-30 2007-04-30 Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung
DE102007020258.1 2007-04-30
US11/964,494 US7964970B2 (en) 2007-04-30 2007-12-26 Technique for enhancing transistor performance by transistor specific contact design
US11/964,494 2007-12-26
PCT/US2008/004958 WO2008133832A1 (en) 2007-04-30 2008-04-17 A technique for enhancing transistor performance by transistor specific contact design

Publications (2)

Publication Number Publication Date
CN101730939A true CN101730939A (zh) 2010-06-09
CN101730939B CN101730939B (zh) 2012-09-26

Family

ID=39809495

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880013012.0A Active CN101730939B (zh) 2007-04-30 2008-04-17 以晶体管特定的接触设计来增强晶体管性能的技术

Country Status (8)

Country Link
US (2) US7964970B2 (zh)
JP (1) JP2010526437A (zh)
KR (1) KR101380880B1 (zh)
CN (1) CN101730939B (zh)
DE (1) DE102007020258B4 (zh)
GB (1) GB2461209A (zh)
TW (1) TWI443828B (zh)
WO (1) WO2008133832A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107851583A (zh) * 2015-08-21 2018-03-27 日立汽车系统株式会社 半导体装置、半导体集成电路以及负载驱动装置
CN109728071A (zh) * 2017-10-30 2019-05-07 台湾积体电路制造股份有限公司 掺杂具有导电部件的半导体器件

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5148932B2 (ja) * 2006-06-30 2013-02-20 株式会社半導体エネルギー研究所 半導体装置
US7968952B2 (en) * 2006-12-29 2011-06-28 Intel Corporation Stressed barrier plug slot contact structure for transistor performance enhancement
JP2008218564A (ja) 2007-03-01 2008-09-18 Matsushita Electric Ind Co Ltd 半導体装置
DE102009031111B4 (de) * 2009-06-30 2011-04-28 Globalfoundries Dresden Module One Llc & Co. Kg Kontaktoptimierung zur Verbesserung der Verspannungsübertragung in dicht liegenden Transistoren
CN102299096B (zh) * 2010-06-22 2017-08-01 中国科学院微电子研究所 半导体器件的接触的制造方法及具有该接触的半导体器件
US8487376B2 (en) 2010-08-18 2013-07-16 Intel Corporation High-voltage transistor architectures, processes of forming same, and systems containing same
JP2012059945A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体装置およびその製造方法
US8518811B2 (en) 2011-04-08 2013-08-27 Infineon Technologies Ag Schottky diodes having metal gate electrodes and methods of formation thereof
US20130240997A1 (en) * 2012-03-19 2013-09-19 International Business Machines Corporation Contact bars for modifying stress in semiconductor device and related method
US8981481B2 (en) 2012-06-28 2015-03-17 Intel Corporation High voltage three-dimensional devices having dielectric liners
JP5923046B2 (ja) * 2013-01-11 2016-05-24 株式会社東芝 半導体装置の製造方法
US9449986B1 (en) 2015-10-13 2016-09-20 Samsung Electronics Co., Ltd. 3-dimensional memory device having peripheral circuit devices having source/drain contacts with different spacings
KR102450572B1 (ko) * 2015-10-13 2022-10-11 삼성전자주식회사 메모리 장치
KR102620597B1 (ko) 2016-09-23 2024-01-03 삼성전자주식회사 반도체 장치
US10522423B2 (en) 2017-08-30 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for fin-like field effect transistor
GB2570318B (en) 2018-01-19 2022-03-09 X Fab Semiconductor Foundries Gmbh Ohmic contacts in semiconductor devices
US10854518B2 (en) 2018-10-30 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Configuring different via sizes for bridging risk reduction and performance improvement
TWI716865B (zh) * 2019-05-06 2021-01-21 世界先進積體電路股份有限公司 半導體裝置結構
US11264274B2 (en) * 2019-09-27 2022-03-01 Tokyo Electron Limited Reverse contact and silicide process for three-dimensional logic devices
US11476207B2 (en) 2019-10-23 2022-10-18 Vanguard International Semiconductor Corporation Semiconductor device structure comprising source and drain protective circuits against electrostatic discharge (ESD)
US11328957B2 (en) * 2020-02-25 2022-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11489053B2 (en) 2020-04-09 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
KR20210129795A (ko) 2020-04-20 2021-10-29 삼성전자주식회사 반도체 소자
KR20210130566A (ko) 2020-04-22 2021-11-01 에스케이하이닉스 주식회사 페이지 버퍼를 구비하는 반도체 메모리 장치
US20220310445A1 (en) * 2021-03-26 2022-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor Gate Contacts and Methods of Forming the Same

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192989A (en) * 1989-11-28 1993-03-09 Nissan Motor Co., Ltd. Lateral dmos fet device with reduced on resistance
JPH07131003A (ja) 1993-11-04 1995-05-19 Ricoh Co Ltd 半導体装置
JP2800748B2 (ja) 1995-12-19 1998-09-21 日本電気株式会社 半導体装置
TW320773B (en) * 1996-11-25 1997-11-21 Winbond Electronics Corp Multi-finger MOS component
JP3047850B2 (ja) * 1997-03-31 2000-06-05 日本電気株式会社 半導体装置
JP4033957B2 (ja) 1997-12-04 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
US5965917A (en) * 1999-01-04 1999-10-12 Advanced Micro Devices, Inc. Structure and method of formation of body contacts in SOI MOSFETS to elimate floating body effects
JP2002050767A (ja) * 2000-08-04 2002-02-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
GB2374200A (en) 2000-12-21 2002-10-09 Europ Org For Nuclear Research Radiation tolerant MOS layout
JP2003007844A (ja) * 2001-04-09 2003-01-10 Seiko Instruments Inc 半導体装置
JP3997089B2 (ja) 2002-01-10 2007-10-24 株式会社ルネサステクノロジ 半導体装置
US6573172B1 (en) * 2002-09-16 2003-06-03 Advanced Micro Devices, Inc. Methods for improving carrier mobility of PMOS and NMOS devices
JP4232584B2 (ja) * 2002-10-15 2009-03-04 株式会社デンソー 半導体装置
JP4396200B2 (ja) * 2002-10-30 2010-01-13 株式会社デンソー 半導体装置
CN1230891C (zh) * 2003-03-04 2005-12-07 统宝光电股份有限公司 互补式金属氧化物半导体薄膜晶体管组件的制造方法
US7037764B2 (en) * 2004-02-26 2006-05-02 Micron Technology, Inc. Method of forming a contact in a pixel cell
DE102004020593A1 (de) * 2004-04-27 2005-11-24 Infineon Technologies Ag Fin-Feldeffekttransistor-Anordnung und Verfahren zum Herstellen einer Fin-Feldeffektransistor-Anordnung
US7227205B2 (en) * 2004-06-24 2007-06-05 International Business Machines Corporation Strained-silicon CMOS device and method
US7161199B2 (en) * 2004-08-24 2007-01-09 Freescale Semiconductor, Inc. Transistor structure with stress modification and capacitive reduction feature in a width direction and method thereof
US7265399B2 (en) * 2004-10-29 2007-09-04 Cree, Inc. Asymetric layout structures for transistors and methods of fabricating the same
US7088000B2 (en) * 2004-11-10 2006-08-08 International Business Machines Corporation Method and structure to wire electronic devices
JP4833544B2 (ja) 2004-12-17 2011-12-07 パナソニック株式会社 半導体装置
US7768014B2 (en) * 2005-01-31 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method thereof
US8203185B2 (en) * 2005-06-21 2012-06-19 Cree, Inc. Semiconductor devices having varying electrode widths to provide non-uniform gate pitches and related methods
WO2007043128A1 (ja) * 2005-10-03 2007-04-19 Fujitsu Limited 強誘電体メモリ装置およびその製造方法、半導体装置の製造方法
US7888214B2 (en) * 2005-12-13 2011-02-15 Globalfoundries Singapore Pte. Ltd. Selective stress relaxation of contact etch stop layer through layout design
US7750403B2 (en) * 2006-06-30 2010-07-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
JP4534164B2 (ja) * 2006-07-25 2010-09-01 エルピーダメモリ株式会社 半導体装置の製造方法
JP2008218564A (ja) * 2007-03-01 2008-09-18 Matsushita Electric Ind Co Ltd 半導体装置
US7935588B2 (en) * 2007-03-06 2011-05-03 International Business Machines Corporation Enhanced transistor performance by non-conformal stressed layers

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107851583A (zh) * 2015-08-21 2018-03-27 日立汽车系统株式会社 半导体装置、半导体集成电路以及负载驱动装置
CN109728071A (zh) * 2017-10-30 2019-05-07 台湾积体电路制造股份有限公司 掺杂具有导电部件的半导体器件
US11450741B2 (en) 2017-10-30 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Doping for semiconductor device with conductive feature
US11742386B2 (en) 2017-10-30 2023-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Doping for semiconductor device with conductive feature

Also Published As

Publication number Publication date
KR20100051588A (ko) 2010-05-17
TW200849596A (en) 2008-12-16
US7964970B2 (en) 2011-06-21
KR101380880B1 (ko) 2014-04-02
TWI443828B (zh) 2014-07-01
DE102007020258B4 (de) 2018-06-28
US8541885B2 (en) 2013-09-24
US20110215415A1 (en) 2011-09-08
JP2010526437A (ja) 2010-07-29
US20080265330A1 (en) 2008-10-30
DE102007020258A1 (de) 2008-11-06
GB2461209A (en) 2009-12-30
WO2008133832A1 (en) 2008-11-06
GB0918041D0 (en) 2009-12-02
CN101730939B (zh) 2012-09-26

Similar Documents

Publication Publication Date Title
CN101730939B (zh) 以晶体管特定的接触设计来增强晶体管性能的技术
CN108666268B (zh) 形成气隙及在晶体管的主动区上面的栅极接触的方法
CN101971325B (zh) Nmos晶体管具有凹陷的漏极与源极区而pmos晶体管的漏极与源极区具有硅/锗材料的cmos器件
CN102683192B (zh) 用后期鳍片蚀刻形成于图案化sti区上的鳍式管
CN108777257B (zh) 用于集成电路晶体管器件的背侧源极-漏极接触及其制作方法
US6204532B1 (en) Pillar transistor incorporating a body contact
US7153745B2 (en) Recessed gate transistor structure and method of forming the same
JP7427012B2 (ja) フィン形ブリッジ領域によって結合された垂直に積み重ねられたナノシートを有するトランジスタ・チャネル
US20160163583A1 (en) Isolation scheme for high voltage device
TWI748737B (zh) 利用犧牲閘極覆蓋間隔壁形成自對準閘極與源/汲接觸以及所得裝置
CN101304044B (zh) 半导体器件及其形成方法
JP2001168337A (ja) Ｓｏｉ半導体集積回路及びその製造方法
US7875550B2 (en) Method and structure for self-aligned device contacts
JPH11274496A (ja) 改良されたインプラントを有する電界効果トランジスタおよびその製造方法
US9425095B2 (en) Distributed metal routing
US20060244094A1 (en) Semiconductor device and method of manufacturing the same
US20060246656A1 (en) Manufacturing method for a trench capacitor having an isolation collar electrically connected with a substrate on a single side via a buried contact for use in a semiconductor memory cell
US6380589B1 (en) Semiconductor-on-insulator (SOI) tunneling junction transistor SRAM cell
US20070170499A1 (en) Semiconductor device and manufacturing method thereof
US10304839B2 (en) Metal strap for DRAM/FinFET combination
US20120070987A1 (en) Semiconductor device having decreased contact resistance
US10079248B2 (en) Field-effect transistors with a buried body contact
KR102435160B1 (ko) 반도체 디바이스 및 그 제조 방법
US20230163020A1 (en) Buried power rail after replacement metal gate
US6358803B1 (en) Method of fabricating a deep source/drain

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: GLOBALFOUNDRIES COMPANY

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC.

Effective date: 20100715

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: CALIFORNIA STATE, THE USA TO: GRAND CAYMAN, CAYMAN ISLANDS(BRITISH OVERSEAS TERRITORY)

TA01 Transfer of patent application right

Effective date of registration: 20100715

Address after: Grand Cayman, Cayman Islands

Applicant after: Globalfoundries Semiconductor Inc.

Address before: American California

Applicant before: Advanced Micro Devices Inc.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210407

Address after: Hsinchu City, Taiwan, China

Patentee after: Taiwan Semiconductor Manufacturing Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Patentee before: GLOBALFOUNDRIES Inc.