CN107851583A - 半导体装置、半导体集成电路以及负载驱动装置 - Google Patents

半导体装置、半导体集成电路以及负载驱动装置 Download PDF

Info

Publication number
CN107851583A
CN107851583A CN201680045783.2A CN201680045783A CN107851583A CN 107851583 A CN107851583 A CN 107851583A CN 201680045783 A CN201680045783 A CN 201680045783A CN 107851583 A CN107851583 A CN 107851583A
Authority
CN
China
Prior art keywords
wiring layer
layer
metal wiring
transistor
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680045783.2A
Other languages
English (en)
Other versions
CN107851583B (zh
Inventor
池谷克己
大岛隆文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Publication of CN107851583A publication Critical patent/CN107851583A/zh
Application granted granted Critical
Publication of CN107851583B publication Critical patent/CN107851583B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F7/00—Magnets
    • H01F7/06—Electromagnets; Actuators including electromagnets
    • H01F7/064—Circuit arrangements for actuating electromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Abstract

存在无法在二维扩展地配置的晶体管的整个区域中使电流密度均匀的缺点。在并列地配置有多个具有漏极、源极和栅极的晶体管(1)的晶体管层之上，并排设置有连接各晶体管(1)的漏极的作为输入侧布线层的金属布线层(10)以及连接各晶体管的源极的作为输出侧布线层的金属布线层(11)。还具备多个通孔(2、3)，该多个通孔(2、3)将作为输入侧布线层的金属布线层(10)与各晶体管的漏极连接，并且将作为输出侧布线层的金属布线层(11)与各晶体管的源极连接。而且，使多个通孔(2、3)的电阻值沿着输入侧布线层以及输出侧布线层的排列方向改变。由此，能够使二维扩展地配置的晶体管的电流密度均匀。

Description

半导体装置、半导体集成电路以及负载驱动装置
技术领域
本发明涉及一种半导体装置、半导体集成电路以及负载驱动装置。
背景技术
在车辆的电子控制中，广泛使用驱动负载的负载驱动装置。该负载驱动装置对开关元件进行ON/OFF控制，在被用作开关元件的晶体管中流过大电流。而且，晶体管被集成电路化，大量的晶体管密集排列，各个晶体管的漏极共同连接于漏极用焊盘，并且，各个晶体管的源极共同连接于源极用焊盘。
另一方面，为了降低负载驱动装置的成本，要求缩小晶体管的尺寸。但是，由于晶体管的缩小，连接各个晶体管的金属布线层的电流密度会变高，金属布线层的电流密度高的部位恐怕会由于电迁移而劣化。因此，需要使晶体管上的电流密度均匀。存在以这样的电流密度的均匀化为目的的记载于专利文献1的技术。专利文献1所记载的半导体装置具有将各晶体管的漏极端子与第1导电体层连接的漏极用通孔。还具有将各晶体管的源极端子与第2导电体层连接的源极用通孔。而且，使该源极用通孔以及漏极用通孔的配置分布根据距源极用焊盘以及漏极用焊盘的距离而改变。
现有技术文献
专利文献
专利文献1：日本特开2006－278677号公报
发明内容
发明要解决的技术问题
在上述专利文献1所记载的方法中，存在在第1导电体层与第2导电体层对置的边界附近的区域电流密度变高、无法在二维扩展地配置的晶体管的整个区域中使电流密度均匀的缺点。
解决技术问题的技术手段
本发明涉及一种半导体装置，具备：晶体管层，其二维状地配置有分别具有输入部、输出部和控制部的多个晶体管；多个布线层，其连接到输入端子以及输出端子，用于将多个晶体管的输入部电连接到输入端子，将输出部电连接到输出端子；以及多个层间连接导体群，其分别将多个布线层以及晶体管层之间连接，多个布线层具有第1布线层，所述第1布线层沿着规定的排列方向排列有连接到输入端子的至少1个输入侧布线层以及连接到输出端子的至少1个输出侧布线层，多个层间连接导体群的电阻值根据排列方向的位置而相互不同。
本发明的半导体集成电路是将至少一个半导体装置安装于同一半导体芯片而成的。
本发明的负载驱动装置将半导体装置作为开关元件，对开关元件的控制部施加电压，驱动连接到开关元件的负载。
发明效果
根据本发明，能够使二维扩展地配置的晶体管的电流密度均匀。
附图说明
图1是半导体装置的俯视图。
图2是图1的半导体装置的A－A’剖面图。
图3是图1的半导体装置的B－B’剖面图。
图4是金属布线层和通孔的等价电路。
图5是用于与实施方式进行比较的半导体装置的俯视图。
图6是图5的半导体装置的E－E’剖面图。
图7是图5的半导体装置的F－F’剖面图。
图8是第2实施方式中的半导体装置的俯视图。
图9是图8的半导体装置的J－J’剖面图。
图10是图8的半导体装置的K－K’剖面图。
图11是第3实施方式中的半导体装置的俯视图。
图12是示出负载驱动装置的电路结构的图。
具体实施方式
(第1实施方式)
参照图1至图4，说明本发明的第1实施方式。
图1是第1实施方式中的半导体装置的俯视图。在图1的半导体装置中，将多个布线层重叠于晶体管层1之上。晶体管层1通过二维状地配置大量的MOS晶体管而形成。晶体管层1的各晶体管具有作为控制部的多个栅极电极G、作为输入部的多个漏极电极D以及作为输出部的多个源极电极S。在晶体管层1之上，将作为第1层的布线层的金属布线层10以及金属布线层11交替地各并排设置有多个。多个金属布线层10经由由多个通孔构成的作为层间连接导体的通孔群2而与晶体管层1的多个晶体管的漏极电极D连接。多个金属布线层11也同样地经由由多个通孔构成的作为层间连接导体的通孔群3而与晶体管层1的多个晶体管的源极电极S连接。此外，在图1中，用正方形分别表示分别构成通孔群2、3的各通孔。
在金属布线层10以及金属布线层11之上，设置有作为第2层的布线层的金属布线层20以及金属布线层21。金属布线层20经由作为层间连接导体的多个通孔4连接于第1层的金属布线层10。金属布线层21也同样地经由作为层间连接导体的多个通孔5连接于第1层的金属布线层11。此外，在图1中，用记号分别表示各通孔4、5。另外，金属布线层20设置有注入漏极电流的输入端子用焊盘7，经由该输入端子用焊盘7连接到半导体装置的输入端子。金属布线层21设置有取出源极电流的输出端子用焊盘8，经由该输出端子用焊盘8连接到半导体装置的输出端子。这样，将第2层的布线层分割成漏极用的金属布线层20和源极用的金属布线层21这两部分。
在图1中，金属布线层20和21在图1所示的Y方向上延伸，金属布线层10和11在X方向上延伸。以覆盖二维扩展地配置有晶体管的晶体管层1整体的方式配置这些布线层。此外，金属布线层20和金属布线层21将X方向作为排列方向，沿着该排列方向排列。
图2是图1的半导体装置的A－A’剖面图，是沿着连接于漏极电极D的多个金属布线层10之一的剖面图。此外，在图1和图2中，将上述通孔群2中的、在这些附图中共同示出的通孔群示为通孔群201～206。图3是图1的半导体装置的B－B’剖面图，是沿着连接于源极电极S的多个金属布线层11之一的剖面图。此外，在图1和图3中，将上述通孔群3中的、在这些附图中共同示出的通孔群示为通孔群311～316。
在图2中，从输入端子用焊盘7(参照图1)流向晶体管层1的电流路径Id通过金属布线层20，并通过多个通孔4流到第1层的金属布线层10。进一步地，从金属布线层10经由多个通孔群201～206流到晶体管层1的各漏极电极。在这里，多个通孔群201～206等间隔地配置于金属布线层10。
如图2所示，对于配置于晶体管层1的多个晶体管中的处于通孔4的下方的晶体管，通过金属布线层10的电流路径短。相反地，对于处于离通孔4远的位置的晶体管，通过金属布线层10的电流路径长。通过金属布线层10的路径越长，则在金属布线层10中流过电流时的由布线电阻引起的压降就越大，所以，关于通孔群201～203的上表面的电位，通孔群201最低，按202、203的顺序依次变高。通孔群204、205、206均处于将金属布线层20与金属布线层10连接的通孔4的正下方，所以，这些通孔群204、205、206的上表面的电位是相同程度。
在图3中，从晶体管层1流向输出端子用焊盘8(参照图1)的电流路径Is从晶体管层1的各源极电极经由多个通孔群311～316流到金属布线层11。进一步地，从金属布线层11通过多个通孔5并经由金属布线层21流向输出端子用焊盘8(参照图1)。在这里，多个通孔群3311～316等间隔地配置于金属布线层11。
如图3所示，对于配置于晶体管层1的多个晶体管中的处于通孔5的下方的晶体管，通过金属布线层11的电流路径短。相反地，对于处于离通孔5远的位置的晶体管，通过金属布线层11的电流路径长。通过金属布线层11的路径越长，则在金属布线层11中流过电流时的由布线电阻引起的压降就越大，所以，关于图3中的多个通孔群311～313的上表面的电位，通孔群311最高，按312、313的顺序依次变低。通孔群314、315、316均处于将金属布线层21与金属布线层11连接的通孔5的正下方，所以，这些通孔群314、315、316的上表面的电位是相同程度。
接下来，对连接到漏极电极D的通孔群201～206的上表面和连接到夹着栅极电极位于与该漏极电极D相反的一侧的源极电极S的通孔群311～316的上表面的电位差进行比较。具体来说，对图1和图2所示的通孔群201与图1和图3所示的通孔群316的电位差进行比较。以下，同样地对图1和图2所示的通孔群202与图1和图3所示的通孔群315的电位差进行比较。对图1和图2所示的通孔群203与图1和图3所示的通孔群314的电位差进行比较。对图1和图2所示的通孔群204与图1和图3所示的通孔群313的电位差进行比较。对图1和图2所示的通孔群205与图1和图3所示的通孔群312的电位差进行比较。对图1和图2所示的通孔群206与图1和图3所示的通孔群311的电位差进行比较。
作为该比较结果，图2所示的处于离左端的通孔4A最远的位置的通孔群201和与它对应的通孔群316之间的电位差最小。同样地，图3所示的处于离右端的通孔5A最远的位置的通孔群311和与它对应的通孔群206之间的电位差最小。另一方面，图2所示的处于离通孔4A最近的位置的通孔群203和与它对应的通孔群314之间的电位差最大。同样地，图3所示的处于离通孔5A最近的位置的通孔群313和与它对应的通孔群204之间的电位差最大。其他通孔群的上表面之间的电位差为它们的中间值。
这样，通孔群201～206与通孔群311～316的上表面的电位差根据它们在晶体管层1上的位置的不同而不同。因此，为了使流到晶体管层1的各晶体管的电流值均匀化，需要使各漏极电极D和夹着栅极电极G处于与该漏极电极D相反的一侧的源极电极S的电位差在晶体管层1上的位置处成为均匀。
在本实施方式中，为了使电位差在晶体管层1上的位置处成为均匀，以使图2所示的左右两端的通孔群201、206和图3所示的左右两端的通孔群316、311的电阻值比其他通孔群低的方式，将这些通孔群中的通孔的分布密度设为高密度。关于其他的通孔群202～205、312～315，以使电阻值变高的方式，将这些通孔群中的通孔的分布密度设为低密度。由此，关于通孔群202～205、312～315，分别邻接的漏极电极D与源极电极S的电位差和通孔群201的底面与通孔群316的底面之间的电位差以及通孔群206的底面与通孔群311的底面之间的电位差就变得等同。即，在本实施方式中，为了使夹着栅极电极G的漏极电极D与源极电极S之间的电位差在各晶体管处等同，根据距连接金属布线层10、11与金属布线层20、21的通孔4A和5A的距离，来改变通孔群201～206、311～316的电阻值。换言之，以离金属布线层20与金属布线层21的边界越近则通孔群201～206、311～316的电阻值越高的方式，使构成这些通孔群的通孔的分布密度变化。此外，关于图2和图3所示的通孔群201～206、311～316以外的通孔群2、3，也是一样的。
图4是示出半导体装置中的通孔群2、3以及金属布线层10、11的布线电阻的等价电路。但是，在图4中，省略了和图1的连接金属布线层10、11与金属布线层20、21的通孔4、5对应的电阻。另外，还省略了栅极电极G的连接。
在图4中，电阻2011～2051是通孔群201～206的电阻，电阻3161～3111是通孔群316～311的电阻。另外，布线电阻101是与通过通孔4而和金属布线层20连接的部分对应的金属布线层10的布线电阻，相当于图2的右半部。布线电阻102是金属布线层10的左半部的布线电阻，相当于图2的左半部。另外，布线电阻111是与通过通孔5而和金属布线层21连接的部分对应的金属布线层11的布线电阻，相当于图3的左半部。布线电阻112是金属布线层11的右半部的布线电阻，相当于图3的右半部。
金属布线层20、21的布线电阻相比于金属布线层10、11的布线电阻是低电阻。在该情况下，金属布线层10的右半部的布线电阻101和金属布线层11的左半部的布线电阻111的部分经由通孔4、5连接于金属布线层20、21，所以，由这些布线电阻引起的压降小。另一方面，由金属布线层10的左半部的布线电阻102和金属布线层11的右半部的布线电阻112引起的压降使得配置于大面积的晶体管层1的各晶体管的漏极、源极间电压的面内分布产生。因此，在由这些布线电阻引起的压降不均匀的情况下，就成为使晶体管层1中的电流密度的面内分布不均匀的原因。
在本实施方式中，如上所述，根据距通孔4、5的距离、即根据金属布线层20、21的排列方向即图1的X方向的位置，改变构成通孔群2、3的通孔的分布密度。由此，使由金属布线层10的左半部的布线电阻102与金属布线层11的右半部的布线电阻112引起的压降相抵消，为了使晶体管层1的面内电流密度均匀化，分别调整与漏极侧的通孔群2对应的电阻2011～2064以及与源极侧的通孔群3对应的电阻3111～3164的电阻值。
接下来，为了与本实施方式相比较，参照图5、6、7，说明不使通孔群2、3的电阻值改变而在晶体管层1上实现均匀的情况。图5是不使通孔群2、3的电阻值改变而在晶体管层1上实现均匀的情况下的半导体装置的俯视图。对与图1相同的部位附加相同的符号，省略其说明。另外，图6是图5的E－E’剖面图，是沿着多个金属布线层10之一的剖面图。此外，在图5和图6中，将通孔群2中的、在这些附图中共同示出的通孔群示为通孔群621～626。图7是图5的F－F’剖面图，是沿着多个金属布线层11之一的剖面图。此外，在图5和图7中，将通孔群3中的、在这些附图中共同示出的通孔群示为通孔群631～636。
在图6中，从输入端子用焊盘7(参照图5)流向晶体管层1的电流路径Id’通过金属布线层20，并通过多个通孔4流到金属布线层10。进一步地，从金属布线层10经由多个通孔群621～626流到晶体管层1的各漏极电极。处于与通孔4A之间的金属布线层10的布线长度越长，则由布线电阻引起的压降越大，流过电流路径Id’的电流是越低的电流。
在图7中，从晶体管层1流向输出端子用焊盘8(参照图5)的电流路径Is’从晶体管层1的各源极电极经由多个通孔群631～636流到金属布线层11。进一步地，从金属布线层11通过多个通孔5并经由金属布线层21流向输出端子用焊盘8(参照图5)。流过该电流路径Is’的电流也与电流路径Id’同样地，处于与通孔5A之间的金属布线层11的布线长度越长，则由布线电阻引起的压降越大，电流越低。
如图5、6、7所示，由于未改变通孔群621～626以及通孔群631～636的电阻值，所以在该情况下，流到晶体管层1的各漏极、源极的电流值不均匀。
(第2实施方式)
接下来，参照图8、图9、图10，说明第2实施方式。
图8是第2实施方式中的半导体装置的俯视图。在该例子中，是将第2层的布线层分割成3个金属布线层20、21、22而并排设置的结构，将输入端子用焊盘7分别设置于金属布线层20、22。另外，将输出端子用焊盘8设置于金属布线层21。源极侧的金属布线层21是被漏极侧的金属布线层20、22从两侧夹着的结构。另外，第1层的金属布线层10以及金属布线层11配置成与第2层的金属布线层20、21、22交叉。
图9是图8的半导体装置的J－J’剖面图，图10是图8的半导体装置的K－K’剖面图。如图9所示，金属布线层10经由由多个通孔构成的作为层间连接导体的通孔群2，与晶体管层1的多个晶体管的作为输入部的多个漏极电极D连接。如图10所示，金属布线层11经由由多个通孔构成的作为层间连接导体的通孔群3，与晶体管层1的多个晶体管的作为输出部的多个源极电极S连接。
这样，在本实施方式中，将处于上层的第2层的布线层分割成比第1实施方式多的金属布线层20、21、22。然后，沿着排列方向(图8的上下方向)交替地配置连接于不同种类的电极的这些布线层。由此，在处于下层的第1层的金属布线层10、11处，通孔群2与通孔群3之间的布线长度就变短，所以，能够降低由第1层的金属布线层10、11的布线电阻引起的压降量。另外，在第1层的金属布线层10、11处，在各自的通孔群2与通孔群3之间的布线中，经由各通孔群2、3流过连接于它们之间的晶体管层1的各晶体管的电流。因此，在金属布线层10、11的布线长度长的情况下，大量的晶体管的电流就流过该布线。将这些电流合计而得到的电流经由通孔4、5流到金属布线层20、21、22。因此，通孔4、5附近的金属布线层10、11的电流密度变高。但是，由于通孔4与通孔5之间的金属布线层10、11的布线长度短，所以，能够降低电流密度。
如图9所示，从漏极侧的金属布线层20、22流到晶体管层1的电流Id通过通孔4，并通过金属布线层10而从通孔群2流向晶体管层1。由于由金属布线层10的布线电阻引起的压降，越接近距漏极侧的通孔4A的距离长的金属布线层10的中央部分，则通孔群2的上表面的电位就越低。因此，在源极侧的金属布线层21处，越接近与金属布线层20、21、22的排列方向(图8的上下方向)正交的中心线C，则越将通孔群2的分布密度设为高密度，越接近连接到两侧的漏极侧的金属布线层20、22的通孔4A，则使通孔群2的分布密度越低，从而调整电阻值。
如图10所示，从晶体管层1通过通孔群3流到金属布线层11的电流Is通过通孔5流向漏极侧的金属布线层21。关于漏极侧的金属布线层21之下的金属布线层11，离连接到金属布线层21的通孔5B越近则使通孔群3的分布密度越低，越远则使通孔群3的分布密度越高。通过这样调整通孔群3的分布密度，能够使晶体管层1的电流密度均匀化。此外，在上述第2实施方式中，说明了在设置有输入端子用焊盘7的2个金属布线层20、22之间配置设置有输出端子用焊盘8的1个金属布线层21的情况下的例子。但是，即使在与其相反地在设置有输出端子用焊盘的2个金属布线层之间配置设置有输入端子用焊盘的1个金属布线层的情况下，也能通过同样的方法调整通孔群的分布密度，从而使晶体管层1的电流密度均匀化。
(第3实施方式)
接下来，参照图11，说明第3实施方式。
图11是按3层构成金属布线层的第3实施方式中的半导体装置的俯视图。在第3层的漏极侧金属布线层30与第3层的源极侧金属布线层31相对的方向上，漏极侧的第2层的金属布线层20以及源极侧的第2层的金属布线层21进行延伸。以与第2层的金属布线层20、21交叉的方式，并排设置第1层的金属布线层10、11。
晶体管层1的作为输入部的多个漏极电极D经由由多个通孔构成的作为层间连接导体的通孔群2、金属布线层10、由多个通孔构成的作为层间连接导体的通孔群4、金属布线层20、通孔35、金属布线层30而连接于输入端子用焊盘7。晶体管层1的作为输出部的多个源极电极S经由由多个通孔构成的作为层间连接导体的通孔群3、金属布线层11、由多个通孔构成的作为层间连接导体的通孔群5、金属布线层21、通孔36、金属布线层31而连接到输出端子用焊盘8。
然后，为了使晶体管层1中的各晶体管的电流密度变得均匀，在金属布线层30、31对置的位置的金属布线层10、11处，使构成通孔群2、3的通孔的分布密度变低，离该位置越远，则使构成通孔群2、3的通孔的分布密度越高。进一步地，在金属布线层30、31对置的位置的金属布线层20、21处，也同样地使构成通孔群4、5的通孔的分布密度变低，离该位置越远，则使构成通孔群4、5的通孔的分布密度越高。在本实施方式中，利用通孔群2、3以及通孔群4、5进行电阻值的调整，所以，与第1、第2实施方式相比，能够增大利用通孔群的电阻值的可调整范围。因此，在由金属布线层10、11以及金属布线层20、21的电阻引起的压降大的情况下，也能够利用通孔群调整电阻值。
在上述第1～第3实施方式中，以金属布线层为2层或者3层的情况下的例子进行了说明，但金属布线层即使是4层以上，也能够同样地实施。另外，配置于各金属布线层的通孔的数量、形状是为了容易理解实施方式而示意性地示出的，并非限定于上述实施方式。
在上述第1～第3实施方式中，以MOS晶体管为例进行了说明。但是，不限定于MOS晶体管，也可以是双极型晶体管，多个晶体管也可以由绝缘体分离。
在上述第1～第3实施方式中，说明了将一个半导体装置安装于同一半导体芯片的例子。但是，即使是将两个以上的上述半导体装置安装于同一半导体芯片而成的半导体集成电路，也能够同样地实施。
在上述第1～第3实施方式中，具有以下效果。
(1)通过使晶体管层上的电流密度均匀化，从而能够针对连接到晶体管层的输入部或者输出部的金属布线层，抑制局部性的电流密度上升，能够抑制由电迁移导致的劣化。一般来说，在晶体管层的电流密度不均匀的情况下，与在晶体管层中配置于电流密度高的区域的晶体管连接的金属布线层的电流密度会变高，所以，该金属布线层会由于电迁移而寿命降低。另一方面，在本实施方式中，通过使晶体管层的电流密度均匀化，能够使金属布线层的受电迁移影响的寿命变长，能够提高作为半导体装置的可靠性。
(2)在半导体装置中，能够抑制由电迁移导致的布线寿命的降低，使芯片面积缩小化，所以，能够降低半导体装置的成本。一般来说，为了确保受电迁移影响的寿命，需要将金属布线层的电流密度设为容许值以下。但是，为了使晶体管的成本降低，要求芯片尺寸的缩小化，而芯片尺寸的缩小化会导致电流密度增加。因此，由于容许电流密度的限制，芯片尺寸的缩小化存在界限，但在本实施方式中，由于能够使晶体管层上的电流密度均匀化，所以能够将晶体管层上的金属布线层中的最大电流密度抑制为容许电流密度以下，使晶体管层整体的平均电流密度变高，能够缩小芯片面积。
(3)通过使晶体管层的电流密度均匀化，能够降低包括漏极端子与源极端子间的金属布线层和晶体管在内的电阻值。在这里，漏极端子相当于图1的输入端子用焊盘7，源极端子相当于图1的输出端子用焊盘8。在晶体管层的电流密度不均匀的情况下，电流值高的金属布线层的区域中压降大，施加于晶体管的电压降低。另外，由于电流密度不均匀，所以存在不被有效使用的晶体管。通过使晶体管层的电流密度均匀化，能够降低漏极端子与源极端间的电阻值。
(4)为了使通孔群的电阻值变低，将通孔的分布密度设为高密度，或者为了使通孔群的电阻值变高，将通孔的分布密度设为低密度，从而能够调整电流密度。因此，仅通过进行通孔的分布密度的变更，而不需要半导体制造工序中的变更，就能够容易地应用于既有的半导体制造工序中。
(第4实施方式)
接下来，说明将第1～第3实施方式所示的半导体装置应用于负载驱动装置的例子。图12是示出负载驱动装置91的电路结构的图。在该图中，第1～第3实施方式所示的半导体装置相当于开关元件92。
如图12所示，在开关元件92的输入端子处连接有电源VB。另外，将负载94连接于开关元件92的输出端子。进一步地，将栅极驱动电路93连接于开关元件92的控制端子。
通过从栅极驱动电路93对开关元件92的控制端子施加栅极控制用的电压，从而对开关元件92的输出电流进行接通、断开控制，控制向负载94的电流。
在通过开关元件92驱动车载电磁致动器等负载的情况下，开关元件92在半导体结温度为175℃的高温环境下，进行约1A的电流控制。一般来说，在这样的在高温、高电流下使用的开关元件92的情况下，恐怕会发生由金属布线层的电迁移导致的可靠性故障。但是，通过将第1～第3实施方式所示的半导体装置用作开关元件92，能够防止由于电迁移引起的故障，能够将金属布线层的电流密度抑制为容许电流以下。
另外，如果缩小晶体管的面积，则平均电流密度会变高，但是，通过将第1～第3实施方式所示的半导体装置用作开关元件92，能够抑制金属布线层局部地变成高的电流密度，相应地，能够缩小半导体装置的面积。
如驱动车载电磁致动器等负载的开关元件92那样流过大电流的晶体管需要几百微米以上的大小，在半导体装置中占据大的面积。但是，通过将第1～第3实施方式所示的半导体装置用作开关元件，能够缩小半导体装置的面积，降低半导体装置的芯片成本。
根据以上说明的实施方式，得到如下作用效果。
(1)半导体装置具备：晶体管层1，其二维状地配置有具有漏极电极D、源极电极S和栅极电极G的多个晶体管；多个布线层，其用于将晶体管层1的多个晶体管的漏极电极D电连接到输入端子，将源极电极S电连接到输出端子；以及多个层间连接导体，其分别将多个布线层以及晶体管层1之间连接。在多个布线层中，作为第2层的布线层，具有沿着规定的排列方向排列有经由输入端子用焊盘7连接到输入端子的作为输入侧布线层的金属布线层20以及经由输出端子用焊盘8连接到输出端子的作为输出侧布线层的金属布线层21的布线层。而且，多个层间连接导体的电阻值根据金属布线层20、21的排列方向的位置而相互不同。具体来说，多个布线层具有包括金属布线层20、21的第2层的布线层、以及设置于比该布线层更靠晶体管层1侧的位置并且具有多个金属布线层10、11的第1层的布线层。多个层间连接导体具有将金属布线层10、11与晶体管层1的多个晶体管的漏极电极D以及源极电极S连接的多个通孔群2、3。该多个通孔群2、3的电阻值根据金属布线层20、21的排列方向的位置而相互不同。由此，能够使二维扩展地配置的晶体管的电流密度均匀。
(2)多个通孔群2、3的电阻值至少根据金属布线层10、11的布线长度而变化。由此，能够根据通孔群2、3的各电阻值来调整基于布线长度的布线电阻。
(3)多个层间连接导体具有多个通孔群2、3以及将金属布线层20、21与金属布线层10、11连接的通孔4、5。金属布线层10、11的布线长度以通孔4、5的位置作为起点。由此，能够以通孔4、5的位置作为基准进行通孔群2、3的各电阻值的调整。
(4)越接近作为输入侧布线层的金属布线层20与作为输出侧布线层的金属布线层21的边界，则通孔群2、3的电阻值越高。由此，无论晶体管上的位置如何，都能够使通孔群2、3的上表面的电位差均匀。
(5)在第2实施方式中，第1层的布线层沿着图8的上下方向所示的排列方向交替地排列有作为输入侧布线层的2个金属布线层20、22以及作为输出侧布线层的1个金属布线层21。在配置于2个金属布线层20、22之间的一个金属布线层21处，越接近与排列方向正交的中心线C，则通孔群2、3的电阻值越低。由此，即使在将第1层的金属布线层分割成3个的情况下，也能够使通孔群2、3的上表面的电位差均匀。
(6)通过多个通孔分别构成多个通孔群2、3，多个通孔群2、3的电阻值根据构成各通孔群2、3的通孔的分布密度而变化。由此，能够调整通孔群的电阻值。
(7)金属布线层20、21的布线电阻比金属布线层10、11的布线电阻低。由此，能够仅考虑金属布线层10、11的布线电阻而调整通孔的电阻值。
(8)半导体集成电路是将至少一个半导体装置安装于同一半导体芯片而成的。由此，得到将2个以上的半导体装置安装于同一半导体芯片而成的半导体集成电路。
(9)负载驱动装置将半导体装置作为开关元件，对开关元件的栅极施加电压，驱动连接于开关元件的负载。通过将半导体装置用作开关元件，能够缩小半导体装置的面积，降低半导体装置的芯片成本。
本发明不限定于上述实施方式，只要不有损于本发明的特征，则在本发明的技术思想的范围内考虑到的其他方式也包括在本发明的范围内。另外，也可以做成将上述实施方式与多个变形例组合而成的结构。
符号说明
1 晶体管层
2、3 通孔群
7 输入端子用焊盘
8 输出端子用焊盘
10、11 第1层的金属布线层
20、21 第2层的金属布线层
30、31 第3层的金属布线层
Id、Is 电流
D 漏极电极
S 源极电极
G 栅极电极
91 负载驱动装置
92 开关元件
93 栅极驱动电路
94 负载。

Claims (10)

1.一种半导体装置，其特征在于，具备：
晶体管层，其二维状地配置有具有输入部、输出部和控制部的多个晶体管；
多个布线层，其用于将所述多个晶体管的所述输入部电连接到输入端子，将所述多个晶体管的所述输出部电连接到输出端子；以及
多个层间连接导体，其分别将所述多个布线层以及所述晶体管层之间连接，
所述多个布线层具有第1布线层，所述第1布线层沿着规定的排列方向排列有连接到所述输入端子的至少1个输入侧布线层以及连接到所述输出端子的至少1个输出侧布线层，
所述多个层间连接导体的电阻值根据所述排列方向的位置而相互不同。
2.根据权利要求1所述的半导体装置，其特征在于，
所述多个布线层具有所述第1布线层、以及设置于比所述第1布线层更靠所述晶体管层侧的位置的第2布线层，
所述多个层间连接导体具有将所述第2布线层与所述多个晶体管的所述输入部以及所述输出部连接的多个第1层间连接导体，
所述多个第1层间连接导体的电阻值根据所述排列方向的位置而相互不同。
3.根据权利要求2所述的半导体装置，其特征在于，
所述多个第1层间连接导体的电阻值至少根据所述第2布线层的布线长度而变化。
4.根据权利要求3所述的半导体装置，其特征在于，
所述多个层间连接导体具有所述多个第1层间连接导体、以及将所述第1布线层与所述第2布线层连接的第2层间连接导体，
所述第2布线层的布线长度以所述第2层间连接导体的位置作为起点。
5.根据权利要求2所述的半导体装置，其特征在于，
越接近所述输入侧布线层与所述输出侧布线层的边界，则所述第1层间连接导体的电阻值越高。
6.根据权利要求2所述的半导体装置，其特征在于，
所述第1布线层沿着所述排列方向交替地排列有2个所述输入侧布线层和1个所述输出侧布线层、或者1个所述输入侧布线层和2个所述输出侧布线层，
在配置于2个所述输入侧布线层之间的1个所述输出侧布线层处，越接近与所述排列方向正交的中心线，则所述第1层间连接导体的电阻值越低，或者在配置于2个所述输出侧布线层之间的1个所述输入侧布线层处，越接近与所述排列方向正交的中心线，则所述第1层间连接导体的电阻值越低。
7.根据权利要求2～6中的任一项所述的半导体装置，其特征在于，
通过多个连接导体分别构成所述多个第1层间连接导体，
所述多个第1层间连接导体的电阻值根据构成各第1层间连接导体的所述连接导体的分布密度而变化。
8.根据权利要求2～7中的任一项所述的半导体装置，其特征在于，
所述第1布线层的布线电阻比所述第2布线层的布线电阻低。
9.一种半导体集成电路，其特征在于，
所述半导体集成电路是将权利要求1～8中的任一项所述的半导体装置的至少一个安装于同一半导体芯片而成的。
10.一种负载驱动装置，其特征在于，
将权利要求1～8中的任一项所述的半导体装置作为开关元件，对所述开关元件的控制部施加电压，驱动连接于所述开关元件的负载。
CN201680045783.2A 2015-08-21 2016-07-25 半导体装置、半导体集成电路以及负载驱动装置 Active CN107851583B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015163319 2015-08-21
JP2015-163319 2015-08-21
PCT/JP2016/071658 WO2017033642A1 (ja) 2015-08-21 2016-07-25 半導体装置、半導体集積回路、及び負荷駆動装置

Publications (2)

Publication Number Publication Date
CN107851583A true CN107851583A (zh) 2018-03-27
CN107851583B CN107851583B (zh) 2021-04-02

Family

ID=58099903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680045783.2A Active CN107851583B (zh) 2015-08-21 2016-07-25 半导体装置、半导体集成电路以及负载驱动装置

Country Status (5)

Country Link
US (1) US10170415B2 (zh)
EP (1) EP3340284A4 (zh)
JP (1) JP6546995B2 (zh)
CN (1) CN107851583B (zh)
WO (1) WO2017033642A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015217426A1 (de) * 2015-09-11 2017-03-16 Zf Friedrichshafen Ag Mehrfunktionale Hochstromleiterplatte
CN108879634B (zh) * 2018-06-30 2022-03-04 唯捷创芯(天津)电子技术股份有限公司 一种浪涌保护器件及其组成的芯片、通信终端
JP6966983B2 (ja) 2018-09-13 2021-11-17 株式会社東芝 半導体装置
WO2022244700A1 (ja) * 2021-05-17 2022-11-24 株式会社村田製作所 半導体装置
US20230005906A1 (en) * 2021-06-30 2023-01-05 Alpha And Omega Semiconductor International Lp Low capacitance two channel and multi-channel tvs with effective inter-connection

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024141A1 (en) * 1999-01-22 2002-02-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including a plurality of interconnection layers, manufacturing method thereof and method of designing semiconductor circuit used in the manufacturing method
CN1706039A (zh) * 2000-08-08 2005-12-07 先进微装置公司 集成电路用的底面连接件及形成该底面连接件的方法
JP2006515956A (ja) * 2002-10-08 2006-06-08 グレイト・ウォール・セミコンダクター・コーポレイション パワーｍｏｓｆｅｔ
JP2006278677A (ja) * 2005-03-29 2006-10-12 Mitsumi Electric Co Ltd 半導体装置
JP2008227227A (ja) * 2007-03-14 2008-09-25 Seiko Epson Corp 半導体装置及びその製造方法
JP2009246076A (ja) * 2008-03-31 2009-10-22 Sanyo Electric Co Ltd パワー半導体装置
CN101730939A (zh) * 2007-04-30 2010-06-09 先进微装置公司 以晶体管特定的接触设计来增强晶体管性能的技术

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745829A (ja) * 1993-07-28 1995-02-14 Ricoh Co Ltd 半導体集積回路装置
KR100203900B1 (ko) * 1996-06-24 1999-06-15 김영환 정전기 보호회로를 구비한 반도체장치
JP2007173731A (ja) * 2005-12-26 2007-07-05 Mitsumi Electric Co Ltd 半導体装置
JP2009044085A (ja) * 2007-08-10 2009-02-26 Mitsumi Electric Co Ltd Ｍｏｓトランジスタ及びこれを用いた半導体集積回路装置
JP5438947B2 (ja) * 2007-11-27 2014-03-12 株式会社東芝 半導体装置
JP5603089B2 (ja) * 2009-02-23 2014-10-08 セイコーインスツル株式会社 半導体装置
US8138557B2 (en) * 2009-11-11 2012-03-20 Green Solution Technology Co., Ltd. Layout structure of MOSFET and layout method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024141A1 (en) * 1999-01-22 2002-02-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including a plurality of interconnection layers, manufacturing method thereof and method of designing semiconductor circuit used in the manufacturing method
CN1706039A (zh) * 2000-08-08 2005-12-07 先进微装置公司 集成电路用的底面连接件及形成该底面连接件的方法
JP2006515956A (ja) * 2002-10-08 2006-06-08 グレイト・ウォール・セミコンダクター・コーポレイション パワーｍｏｓｆｅｔ
JP2006278677A (ja) * 2005-03-29 2006-10-12 Mitsumi Electric Co Ltd 半導体装置
JP2008227227A (ja) * 2007-03-14 2008-09-25 Seiko Epson Corp 半導体装置及びその製造方法
CN101730939A (zh) * 2007-04-30 2010-06-09 先进微装置公司 以晶体管特定的接触设计来增强晶体管性能的技术
JP2009246076A (ja) * 2008-03-31 2009-10-22 Sanyo Electric Co Ltd パワー半導体装置

Also Published As

Publication number Publication date
JP6546995B2 (ja) 2019-07-17
JPWO2017033642A1 (ja) 2018-03-01
WO2017033642A1 (ja) 2017-03-02
CN107851583B (zh) 2021-04-02
US20180247892A1 (en) 2018-08-30
EP3340284A1 (en) 2018-06-27
EP3340284A4 (en) 2019-03-20
US10170415B2 (en) 2019-01-01

Similar Documents

Publication Publication Date Title
CN107851583A (zh) 半导体装置、半导体集成电路以及负载驱动装置
US11367738B2 (en) Semiconductor device
CN103403872B (zh) 绝缘栅双极型晶体管
US7687912B2 (en) Semiconductor component comprising interconnected cell strips
JP6507609B2 (ja) 半導体装置
EP3442020B1 (en) Power semiconductor module
CN1866506B (zh) 半导体器件
CN103779339A (zh) 功率半导体模块
CN105390484A (zh) 具有负载电流汇流导轨的低电感的电路装置
JP6348703B2 (ja) 半導体装置及びその製造方法
CN103367359B (zh) 包括功率晶体管单元和连接线的集成电路
WO2014155959A1 (ja) パワー半導体素子
JP2009295845A (ja) 半導体装置
US10347580B2 (en) Semiconductor component comprising copper metallizations
JP2007214397A (ja) 半導体集積回路
US9627527B2 (en) Semiconductor device
CN104350596A (zh) 半导体器件和半导体器件制造方法
US20230352578A1 (en) Trench-gate field effect transistor with improved electrical performances and corresponding manufacturing process
CN104838497B (zh) 半导体装置
US9893015B2 (en) Semiconductor device
CN108878532A (zh) 包含在接合衬垫之间的栅极指状物的宽带隙半导体器件
CN103094277B (zh) 半导体装置
US9190368B2 (en) Semiconductor device that attenuates high-frequency oscillation
JP6539225B2 (ja) 半導体装置
US20140138842A1 (en) Continuous via for power grid

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Ibaraki

Patentee after: Hitachi astemo Co.,Ltd.

Address before: Ibaraki

Patentee before: HITACHI AUTOMOTIVE SYSTEMS, Ltd.