CN104838497B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104838497B
CN104838497B CN201280077602.6A CN201280077602A CN104838497B CN 104838497 B CN104838497 B CN 104838497B CN 201280077602 A CN201280077602 A CN 201280077602A CN 104838497 B CN104838497 B CN 104838497B
Authority
CN
China
Prior art keywords
grid
pad
voltage
semiconductor device
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280077602.6A
Other languages
English (en)
Other versions
CN104838497A (zh
Inventor
广濑敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN104838497A publication Critical patent/CN104838497A/zh
Application granted granted Critical
Publication of CN104838497B publication Critical patent/CN104838497B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Conversion In General (AREA)

Abstract

本发明涉及具备栅极区域的半导体装置以及栅极电压调整电路和所述的半导体装置的组合。根据半导体基板内部位的不同热环境等不同，在特定部位有时会产生不良状况。能够针对栅极区域(30)使两个以上的焊盘(22、26)导通，并选择要施加栅极电压的焊盘。例如，在周边部容易产生过热的情况下，向第一焊盘(22)施加导通电压，使周边部比中央部延迟导通，向第二焊盘(26)施加截止电压，使周边部比中央部提前截止。能够应对在周边部容易产生过热的问题。在流过过大电流而升温的情况下，向第二焊盘(26)施加截止电压。能够应对在流过过大电流的情况下在周边部容易升温这样的问题。

Description

半导体装置
技术领域
在本说明书中公开具备栅极区域的半导体装置。
背景技术
已知一种半导体装置，通过调整施加给栅极区域的电压，来使发射极区域和集电极区域间、或者源极区域和漏极区域间的电阻发生变化。例如，在IGBT的情况下，通过向栅极区域施加电压，来使发射极和集电极间的电阻降低而在发射极和集电极间流过电流。或者在MOS的情况下，通过向栅极区域施加电压，来使源极和漏极间的电阻降低而在源极和漏极间流过电流。在本说明书中所述的栅极区域有时也被称作“基区”。
存在通过上述半导体装置来构成对通给电机的电流进行控制的逆变器(inverter)的情况。逆变器具备将多个串联电路以并联的方式进行连接的并联电路，所述串联电路是将上段的半导体装置和下段的半导体装置以串联的方式连接而成的。在该情况下，例如若产生电机的线圈短路这样的异常，则有时会在半导体装置流过过大的电流。另外，若逆变器正常，则上段的半导体装置和下段的半导体装置这双方不同时导通。然而，若产生双方同时导通的异常，则会在半导体装置流过过大电流。
若产生某些异常而在半导体装置流过过大电流，则半导体装置升温。需要保护避免半导体装置过热的技术。因此，开发出了一种通过散热乃至冷却来保护避免半导体装置过热的技术，开发出了专利文献1的技术。
在专利文献1的技术中，将引线框乃至汇流条(bus bar)与形成于半导体装置的表面的表面电极接合。期待通过该构造，能够将在半导体装置产生的热量经由表面电极导热给引线框等，能够保护避免半导体装置过热。
专利文献1：日本特开2008-305948号公报
即便在专利文献1的技术中，也存在不能保护避免半导体装置过热的情况。例如，由于引线框等和半导体装置的对位存在公差，所以在半导体装置的周边部，至到达引线框等为止的距离变长。将在半导体装置的周边部产生的热量导热给引线框等需要时间。因此，即便通过专利文献1的技术，在半导体装置的周边部也会产生过热现象。
还已知一种在检测到在半导体装置流过过大电流这一情况时，通过将半导体装置截止来保护避免半导体装置过热的技术。存在即使同时采用该技术和向引线框等导热的技术，也不能保护避免半导体装置过热的情况。这是因为在从检测到过大电流开始至将半导体装置截止的期间，在半导体装置产生过热现象。尤其是在半导体装置的周边部，如上所述那样，由于将产生的热量导热给引线框等需要时间，所以容易产生过热现象。
在上述内容中，对产生根据半导体装置内部位的不同而不同的现象的事例的一个例子进行了说明。除此而外，产生根据半导体装置内部位的不同而不同的现象的事例很多。例如，在半导体装置正常动作的期间，产生半导体装置内的中央部比周边部容易升温的现象。或者，出于与冷却液流动的关系，也存在在半导体装置内分布着易冷却的部位和不易冷却的部位的情况。
发明内容
在本说明书中公开在产生根据半导体装置内部位的不同而不同的现象，并起因于该现象而在特定部位产生不良状况的情况下，对其进行解决的技术。
在本技术中，将栅极区域沿半导体基板的表面延伸的半导体装置作为对象。
这里所说的栅极区域是形成于半导体基板的一部分的区域，或者是附加于半导体基板而形成的区域，是指由导电性被提高了的半导体材料形成的区域。在半导体装置中存在在俯视半导体基板的情况下，栅极区域沿半导体基板的表面延伸的装置。例如，已知有直线延伸的多个栅极区域遍及基板上的较宽范围平行配置的IGBT。在这种半导体装置中，需要用于传递施加给栅极区域的电压的栅极布线，并需要与该栅极布线导通的焊盘，并将该焊盘配置在半导体基板的表面上。焊盘和栅极布线由金属材料形成。在本说明书中，将与焊盘导通的导电性的部分中由金属材料形成的部分称作“栅极布线”，将由导电性被提高了的半导体材料形成的区域称作“栅极区域”。
在本说明书中公开的半导体装置的特征在于，栅极区域沿基板的表面延伸，在该栅极区域的两个以上部位与栅极布线连接，针对各个栅极布线形成有特有焊盘。另外，将连接栅极区域和第一栅极布线的位置设为第一连接位置，将连接栅极区域和第二栅极布线的位置设为第二连接位置，此时，第一连接位置和第二连接位置被设定在基板上不同的位置。
上述半导体装置具备两个以上的焊盘(例如第一焊盘和第二焊盘)。因此，能够选择要传递栅极电压的焊盘。在比较由金属材料形成的栅极布线和由半导体材料形成的栅极区域的情况下，与前者的栅极电压传播速度相比，后者的栅极电压传播速度较慢。在栅极区域，由于栅极电压传播速度较慢，所以会产生栅极电压的到达定时根据半导体装置内的部位而分布的现象。
例如，将从第一焊盘延伸的第一栅极布线和栅极区域的连接位置设为第一连接位置，将从第二焊盘延伸的第二栅极布线和栅极区域的连接位置设为第二连接位置。同一栅极区域既经由第一连接位置与第一焊盘连接，也经由第二连接位置与第二焊盘连接。
另外，将靠近第一连接位置而远离第二连接位置的位置设为第一位置，将远离第一连接位置而距第二连接位置较近的位置设为第二位置。在该情况下，在栅极区域，由于栅极电压传播速度较慢，所以通过选择要施加栅极电压的焊盘，会产生图1所示的现象。
(1a)选择第一焊盘并施加导通电压。该情况下，在靠近第一连接位置的第一位置提前导通，在远离第一连接位置的第二位置延迟导通。
(1b)选择第二焊盘并施加导通电压。该情况下，在靠近第二连接位置的第二位置提前导通，在远离第二连接位置的第一位置延迟导通。
(2a)选择第一焊盘并施加截止电压。该情况下，在靠近第一连接位置的第一位置提前截止，在远离第一连接位置的第二位置延迟截止。
(2b)选择第二焊盘并施加截止电压。该情况下，在靠近第二连接位置的第二位置提前截止，在远离第二连接位置的第一位置延迟截止。
根据上述半导体装置，在产生根据半导体装置内部位的不同而不同的现象，并起因于该现象在半导体装置内的特定部位产生不良状况的情况下，能够通过选择要传递栅极电压的焊盘来使不良状况不产生。
例如，在第二位置容易产生过热的情况下，若向第一焊盘传递导通电压并向第二焊盘传递截止电压(采用图1的“1a和2b”)，则能够应对在第二位置容易产生过热的问题。相反，在第一位置容易产生过热的情况下，若向第二焊盘传递导通电压并向第一焊盘传递截止电压(采用图1的“1b和2a”)，则能够应对在第一位置容易产生过热的问题。
在能够从两个以上的焊盘中选择要传递栅极电压的焊盘的情况下，能够进行各种选择。例如，存在在施加导通电压时和施加截止电压时，施加栅极电压的焊盘的切换有效的情况。另外，存在在未检测到半导体装置流过过大电流的期间和检测到半导体装置流过过大电流时，施加栅极电压的焊盘的切换有效的情况。尤其是存在施加截止电压的焊盘的切换有效的情况。
若将第一连接位置配置于半导体基板的中央部，将第二连接位置配置于半导体基板的周边部，则能够应对在周边部容易产生过热的问题，或者相反，能够应对在中央部容易产生过热的问题。
在周边部容易产生过热的情况下，向第一焊盘传递导通电压，向第二焊盘传递截止电压，这是有效的。即，若采用图1的“1a和2b”，则能够应对在配置有第二连接位置的周边部容易产生过热的现象。
即使在栅极区域，栅极电压传播速度较慢，第一位置和第二位置处的导通定时的时间差或者截止定时的时间差也较小。导通定时的时间差/一次导通期间的比或者截止定时的时间差/一次截止期间的比的值较小。尽管如此，在同时采用在半导体装置流过过大电流时将半导体装置截止的技术和导热给引线框等的技术来防止过热的技术中，将第一连接位置配置于半导体基板的中央部，将第二连接位置配置于半导体基板的周边部，向第二焊盘传递截止电压，这是有效的。在半导体装置流过过大电流的情况下产生的升温的速度极高，通过向第二焊盘传递截止电压，来提前周边部的截止定时，这是有效的。相对于向第一焊盘传递截止电压的情况下的截止定时，即使向第二焊盘传递截止电压的情况下的截止定时被提前的时间差较小，在上述情况下，防止过热的效果也较高。
在半导体装置未流过过大电流的期间，向第一焊盘传递截止电压，在检测到在半导体装置流过了过大电流这一情况时，向第二焊盘传递截止电压的技术也是有效的。
在半导体装置未流过过大电流的期间，既有向第二焊盘传递导通电压并向第一焊盘传递截止电压有效的情况，也有向第一焊盘传递导通电压和截止电压的双方有效的情况。无论哪种情况，在检测到在半导体装置流过了过大电流这一情况时，通过向第二焊盘传递截止电压来防止过热的技术是有用的。
根据在本说明书中公开的半导体装置，由于能够选择要施加栅极电压的焊盘，所以在起因于产生根据半导体装置内部位的不同而不同的现象，而在特定部位产生不良状况的情况下，能够对其进行应对。
尤其是，若将栅极区域和第一栅极布线导通的第一连接位置配置在基板的中央部，将栅极区域和第二栅极布线导通的第二连接位置配置在基板的周边部，则能够在中央部的导通定时和周边部的导通定时间设定时间差，或者在中央部的截止定时和周边部的截止定时间设定时间差，能够应对在中央部或者周边部产生不良状况的情况。
若向第一焊盘施加导通电压并向第二焊盘传递截止电压，则即使处于周边部容易产生过热的环境，也能够防止周边部产生过热。并且，在产生过大电流时，能够抑制在产生过大电流时容易产生过热的周边部处的发热，能够得到保护避免半导体装置过热这一效果。
若在未检测到过大电流的期间向第一焊盘传递截止电压，在检测到过大电流时向第二焊盘传递截止电压，则能够抑制在产生过大电流时容易产生过热的周边部处的发热，能够得到保护避免半导体装置过热这一效果。
在未检测到过大电流的期间，也可以将导通电压和截止电压这双方传递至第一焊盘。能够使未检测到过大电流的期间的导通期间在中央部和周边部一致。还可以对其进行替换，在未检测到过大电流的期间，向第二焊盘施加导通电压，并向第一焊盘施加截止电压。在中央部容易产生过热的情况下，能够通过上述方法来防止在中央部处的过热。
附图说明
图1对通过选择施加栅极电压的焊盘而产生的现象进行说明。
图2示意性地表示实施例的电路结构和半导体基板的表面。
图3示意性地表示半导体装置的表面。
图4对第一实施例的焊盘选择方法和由其产生的现象进行说明。
图5对第二实施例的焊盘选择方法和由其产生的现象进行说明。
图6对第三实施例的焊盘选择方法和由其产生的现象进行说明。
图7示意性地表示其他实施例的半导体基板的表面。
具体实施方式
整理下述说明的实施例的特征。以下，将与和栅极区域的连接位置处于半导体基板的中央侧的栅极布线导通的焊盘称为“第一焊盘”，将与和栅极区域的连接位置处于半导体基板的周边侧的栅极布线导通的焊盘称为“第二焊盘”。
特征1：在导通信号的施加定时选择第一焊盘，在截止信号的施加定时选择第二焊盘。
特征1A：在栅极电压调整电路正在输出导通电压的期间，将第一焊盘浮置，将第二焊盘与栅极电压调整电路连接。
特征1B：在栅极电压调整电路输出截止电压的期间，将第一焊盘与栅极电压调整电路连接，将第二焊盘浮置。
特征2：在未检测到过大电流的期间，在导通信号的施加定时选择第二焊盘，在截止信号的施加定时选择第一焊盘。在检测到过大电流时，选择第二焊盘。
特征2A：在栅极电压调整电路正在输出导通电压的期间，将第一焊盘与栅极电压调整电路连接，将第二焊盘浮置。
特征2B：在栅极电压调整电路正在输出截止电压的期间，将第一焊盘浮置，将第二焊盘与栅极电压调整电路连接。
特征3：在未检测到过大电流的期间，选择第一焊盘。在检测到过大电流时，选择第二焊盘。
特征3A：在检测到了过大电流时，栅极电压调整电路输出截止电压。
实施例
在图2中，参照编号36表示第一实施例的半导体装置。在基板32的表面形成有第一焊盘22和第二焊盘26。第一焊盘22与第一栅极布线24导通。第一栅极布线24由连接基板32的中央位置和第一焊盘22的水平部分24a、以及在基板32的对角线方向延伸的两根斜行部分24b、24c形成。第二焊盘26与第二栅极布线28导通。第二栅极布线28沿基板32的外周延伸。参照编号34是用于提高在半导体装置的周边部处的耐压的保护环。半导体装置36是IGBT，在保护环34内侧的区域形成有IGBT构造。第二栅极布线28绕形成有IGBT的区域的外侧一圈。
参照编号30a、30b、30c等表示栅极区域。为了图示的明了化，仅在部分栅极区域标注标记30a、30b、30c。图示的一根一根细线表示沿基板32的表面延伸的栅极区域。
栅极区域30a、30b、30c等被配置成沿基板32的表面直线延伸，且相互平行。在图2中，为了图示的明了化，放大图示邻接的栅极区域的间隔。实际上，平行的栅极区域间的间隔更窄。栅极区域30a、30b、30c等在保护环34内侧的区域大幅地扩展，在保护环34内侧的区域的较宽的范围形成IGBT。
各个栅极区域与第一栅极布线24和第二栅极布线28这双方连接。例如，栅极区域30c与第一栅极布线24的斜行部分24c和第二栅极布线28连接。以下，在统称有多个栅极区域的情况下，将栅极区域称为“栅极区域30”。由于第二栅极布线28沿基板32的外周延伸，所以将连接栅极区域30和第二栅极布线28的第二连接位置配置在沿基板32外周的位置。与此相对，第一栅极布线24形成在由第二栅极布线28包围的范围，所以连接栅极区域30和第一栅极布线24的第一连接位置分布在比第二连接位置靠内侧的区域。第一连接位置分布在靠基板32的中央的区域42(参照图3)内，第二连接位置分布在位于基板32的周边的区域40内。
图2示出形成于半导体基板32的表面的保护膜的内侧的构造，实际上，半导体基板32的表面被保护膜覆盖。图3是观察半导体装置36的表面的图，除了第一焊盘22和第二焊盘26之外的区域被保护膜44覆盖。在保护膜44的表面形成有发射极电极38。发射极电极38与形成在半导体基板32内的发射极区域导通。发射极电极38和栅极区域30被保护膜44绝缘。另外，在半导体基板32的背面形成有未图示的集电极。
在图3中，以虚线表示第一连接位置的分布区域42和第二连接位置的分布区域40。
在该半导体装置36中，将背面的集电极电极焊接于其它基板，将表面的发射极电极38焊接于汇流条，并将焊盘22、26与栅极电压调整电路连接来使用。在半导体装置36流过过大电流而发热的情况下，该热量主要产生在半导体基板32的表面侧。这成为该热量经由发射极电极38被导热至汇流条的设计。但实际上，由于发射极电极38和汇流条的对位存在公差，所以容易产生在基板32的周边部即在第二连接位置的分布区域40的附近至汇流条的距离较长而散热需要时间这样的问题。流过过大电流而发热的情况下的升温速度极高，至汇流条的距离较长而散热需要时间这会造成很大的影响。实施例的半导体装置36具备周边部在流过过大电流时容易过热的特质。
在本实施例中，具备两个向栅极区域30传递栅极电压的焊盘，利用能够选择要传递栅极电压的焊盘这样的特性，来应对上述问题。
在图2中，端子2表示输入其它装置所输出的信号电压的端子。使半导体装置(IGBT)36导通的期间向端子2输入高电压，使半导体装置36截止的期间向端子2输入低电压。若向端子2输入高电压，则构成cMOS电路8的晶体管4导通，晶体管6截止，以参照编号14表示的位置的电压上升至VG电压。其上升速度通过导通电阻10来调整。若向端子2输入低电压，则构成cMOS电路8的晶体管4截止，晶体管6导通，以参照编号14表示的位置的电压下降至接地电压。其下降速度通过截止电阻12来调整。由cMOS电路8等构成栅极电压调整电路1。
在本实施例中，在以参照编号14表示的位置和第一焊盘22之间、以及在以参照编号14表示的位置和第二焊盘26之间附加有电路15，该电路15选择要传递栅极电压调整电路1所输出的栅极电压的焊盘。
将第一焊盘22与栅极电压调整电路1连接并将第二焊盘26浮置的期间，向端子20输入高电压，将第二焊盘26与栅极电压调整电路1连接并将第一焊盘22浮置的期间，向端子20输入低电压。若向端子20输入高电压，则晶体管16导通，晶体管18截止，栅极电压调整电路1的输出电压被输入至第一焊盘22，第二焊盘26被浮置。若向端子20输入低电压，则晶体管16截止，晶体管18导通，栅极电压调整电路1的输出电压被输入至第二焊盘26，第一焊盘22被浮置。
图4的(a)例示端子2的输入电压。图4的(b)表示端子20的输入电压。比较图4的(a)和图4的(b)可知，在输入导通信号的定时t1之前，被调整成选择第一焊盘22并将第二焊盘26浮置的关系。另外，在输入截止信号的定时t2之前，被调整成选择第二焊盘26并将第一焊盘22浮置的关系。图4的(e)是对该关系进行了整理的图。
图4的(c)表示形成于基板32的中央部的IGBT的栅极电压，图4的(d)表示形成于基板32的周边部的IGBT的栅极电压。由于导通电压被传递至第一焊盘22，所以形成于中央部的IGBT提前导通，形成于周边部的IGBT延迟导通。其另一方面，由于截止电压被传递至第二焊盘26，所以形成于中央部的IGBT延迟截止，形成于周边部的IGBT提前截止。IGBT在导通期间发热。根据本实施例，能够抑制在周边部处的发热，能够应对在周边部过热的问题。
在上述实施例中，在检测到在半导体装置36流过了过大电流这一情况时向端子2输入低电压，也向端子20输入低电压。其结果，周边部的IGBT最提前截止。也能够应对在流过过大电流时在周边部容易产生过热的问题。
如图4的(b)所示那样，焊盘选择电路15在栅极区域30被施加高电压并稳定的状态以及栅极区域30的电荷放电并稳定的状态下切换第一焊盘22和第二焊盘26的选择。在切换时不产生不良状况。在以下的实施例中也相同。
图4放大表示中央部和周边部的导通定时的时间差和截止定时的时间差。实际的时间差较小，对于取决于将时间平均后的值的现象，中央部的导通期间较长而周边部的截止期间较短这一情况不带来实质影响。然而，对于流过过大电流时的升温现象这样的过渡现象，时间差带来影响。对于周边部因过大电流而容易产生过热这样的问题，在周边部比中央部提前截止这是有效的。
图5的(a)例示端子2的输入电压。图5的(b)表示端子20的输入电压。箭头46例示流过过大电流的瞬间。在未流过过大电流的期间，比较图5的(a)和图5的(b)可知，在输入导通信号的定时t1之前，被调整成选择第二焊盘26并将第一焊盘22浮置的关系。另外，在输入截止信号的定时t2之前，被调整成选择第一焊盘22并将第二焊盘26浮置的关系。若流过过大电流，则如箭头46的位置所示那样，向端子2输入的电压成为低电压，向端子20输入的电压也成为低电压。若流过过大电流，则截止信号被传递至第二焊盘26。图5的(e)是对该关系进行了整理的图。
图5的(c)表示形成于基板32的中央部的IGBT的栅极电压，图5的(d)表示形成于基板32的周边部的IGBT的栅极电压。由于导通电压被传递至第二焊盘26，所以形成于周边部的IGBT提前导通，形成于中央部的IGBT延迟截止。其另一方面，截止电压被传递至第一焊盘22，所以形成于中央部的IGBT提前截止，形成于周边部的IGBT延迟截止。根据本实施例，能够抑制在中央部处的发热，能够应对在中央部产生过热的问题。
在检测到在半导体装置36流过了过大电流这一情况时向端子2输入低电压，也向端子20输入低电压。其结果，周边部的IGBT提前截止。也能够应对在流过过大电流时在周边部容易产生过热的问题。
图6的(a)例示端子2的输入电压。图6的(b)表示端子20的输入电压。箭头46例示流过过大电流的瞬间。在未流过过大电流的期间，从图6的(b)可知，被调整成选择第一焊盘22并将第二焊盘26浮置的关系。若流过过大电流，则如箭头46的位置所示那样，向端子2输入的电压成为低电压，向端子20输入的电压也成为低电压。若流过过大电流，则截止信号被传递至第二焊盘26。图6的(e)是对该关系进行了整理的图。
图6的(c)表示形成于基板32的中央部的IGBT的栅极电压，图6的(d)表示形成于基板32的周边部的IGBT的栅极电压。在未检测到过大电流的期间，导通电压和截止电压均被传递至第一焊盘22，所以形成于中央部的IGBT提前导通提前截止。其另一方面，形成于周边部的IGBT延迟导通延迟截止。根据本实施例，能够使在中央部的导通期间和在周边部的导通期间一致。
在检测到在半导体装置36流过了过大电流这一情况时，向端子2输入低电压，也向端子20输入低电压。其结果，周边部的IGBT提前截止。也能够应对在流过过大电流时在周边部容易产生过热的问题。
在上述实施例的任意一个实施例中，半导体装置内的不同部位的导通定时的时间差/一次导通期间的比或者截止定时的时间差/一次截止期间的比的值较小。选择焊盘对表现遍及一次导通期间或者一次截止期间积分形成的影响的现象所带来的影响较低。与此相对，在流过过大电流的情况下的升温现象中，升温速度较高，虽然与向第一焊盘传递截止电压的情况下的截止定时相比，向第二焊盘传递截止电压的情况下的截止定时被提前的时间差较小，但在流过过大电流的情况下周边部容易产生过热这样的问题上是有效的。
图7例示第一焊盘22A、第二焊盘26A、第一栅极布线24A、第二栅极布线28A、以及栅极区域30A的其他实施例。在该半导体装置中也能够得到与前面说明的半导体装置相同的现象。
以上，对本发明的具体例详细地进行了说明，这些仅是例示，并不限定要求保护的范围。在权利要求书所记载的技术中包括将以上例示的具体例进行了各种变形、变更的方式。
另外，在本说明书或者附图中说明的技术要件是单独或者通过各种组合来发挥技术的有用性的技术要件，并不限于申请时技术方案记载的组合。另外，在本说明书或者附图中例示的技术是同时实现多个目的的技术，是以实现其中一个目的本身具有技术的有用性的技术。
1…栅极电压调整电路；2…端子；4…晶体管；6…晶体管；8…cMOS；10…导通电阻；12…截止电阻；15…焊盘选择电路；16…晶体管；18…晶体管；20…端子；22…第一焊盘；24…第一栅极布线；26…第二焊盘；28…第二栅极布线；30…栅极区域；32…基板；34…保护环；36…半导体装置；38…射极电极；40…第二连接位置的分布区域；42…第一连接位置的分布区域；44…保护膜；46…过大电流的产生定时。

Claims (8)

1.一种半导体装置，其中，具备：
基板；
第一焊盘，其配置在所述基板上；
第一栅极布线，其与所述第一焊盘导通；
第二焊盘，其配置在所述基板上；
第二栅极布线，其与所述第二焊盘导通；以及
栅极区域，所述栅极区域存在多个，且各栅极区域沿所述基板的表面延伸，并且与所述第一栅极布线和所述第二栅极布线这双方连接，
各栅极区域具备连接所述栅极区域和所述第一栅极布线的第一连接位置以及连接所述栅极区域和所述第二栅极布线的第二连接位置，并且，所述第一连接位置和所述第二连接位置被设定在所述基板上的不同位置。
2.根据权利要求1所述的半导体装置，其中，
所述第一连接位置被配置在所述基板的中央部，
所述第二连接位置被配置在所述基板的周边部。
3.一种组合栅极电压调整电路和权利要求1或者2所述的半导体装置而成的装置，其中，
所述栅极电压调整电路在施加导通电压时和施加截止电压时，切换施加栅极电压的焊盘。
4.一种组合栅极电压调整电路和权利要求2所述的半导体装置而成的装置，其中，
所述栅极电压调整电路将导通电压施加给所述第一焊盘，并将截止电压施加给所述第二焊盘。
5.一种组合栅极电压调整电路和权利要求1或者2所述的半导体装置而成的装置，其中，
所述栅极电压调整电路在未检测到过大电流的期间和检测到过大电流时，切换施加截止电压的焊盘。
6.一种组合栅极电压调整电路和权利要求2所述的半导体装置而成的装置，其中，
在未检测到过大电流的期间，所述栅极电压调整电路向所述第一焊盘施加截止电压，
在检测到过大电流时，所述栅极电压调整电路向所述第二焊盘施加截止电压。
7.一种组合栅极电压调整电路和权利要求2所述的半导体装置而成的装置，其中，
在未检测到过大电流的期间，所述栅极电压调整电路向所述第一焊盘施加导通电压和截止电压，
在检测到过大电流时，所述栅极电压调整电路向所述第二焊盘施加截止电压。
8.一种组合栅极电压调整电路和权利要求2所述的半导体装置而成的装置，其中，
在未检测到过大电流的期间，所述栅极电压调整电路向所述第二焊盘施加导通电压，并向所述第一焊盘施加截止电压，
在检测到过大电流时，所述栅极电压调整电路向所述第二焊盘施加截止电压。
CN201280077602.6A 2012-12-21 2012-12-21 半导体装置 Active CN104838497B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/083346 WO2014097488A1 (ja) 2012-12-21 2012-12-21 半導体装置

Publications (2)

Publication Number Publication Date
CN104838497A CN104838497A (zh) 2015-08-12
CN104838497B true CN104838497B (zh) 2017-08-25

Family

ID=50977864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280077602.6A Active CN104838497B (zh) 2012-12-21 2012-12-21 半导体装置

Country Status (5)

Country Link
US (1) US9553575B2 (zh)
JP (1) JP5892263B2 (zh)
CN (1) CN104838497B (zh)
DE (1) DE112012007238B4 (zh)
WO (1) WO2014097488A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7040423B2 (ja) * 2018-11-28 2022-03-23 株式会社デンソー 半導体装置
JP7272113B2 (ja) * 2019-05-29 2023-05-12 株式会社デンソー 半導体装置
JP7230303B2 (ja) * 2019-07-04 2023-03-01 株式会社デンソー 半導体装置
WO2022201903A1 (ja) * 2021-03-22 2022-09-29 ローム株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211154A (ja) * 1992-01-06 1993-08-20 Nec Corp バイポーラトランジスタ
JP2000101076A (ja) * 1998-09-25 2000-04-07 Toshiba Corp 絶縁ゲート型半導体素子とその駆動方法
JP2008311523A (ja) * 2007-06-15 2008-12-25 Toyota Motor Corp 半導体チップ及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3243902B2 (ja) 1993-09-17 2002-01-07 株式会社日立製作所 半導体装置
JP2004319624A (ja) * 2003-04-14 2004-11-11 Denso Corp 半導体装置
JP4398719B2 (ja) * 2003-12-25 2010-01-13 株式会社東芝 半導体装置
JP5014646B2 (ja) 2006-03-01 2012-08-29 三菱電機株式会社 半導体装置
JP2008305948A (ja) 2007-06-07 2008-12-18 Denso Corp 半導体装置およびその製造方法
JP5633468B2 (ja) 2011-05-11 2014-12-03 三菱電機株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211154A (ja) * 1992-01-06 1993-08-20 Nec Corp バイポーラトランジスタ
JP2000101076A (ja) * 1998-09-25 2000-04-07 Toshiba Corp 絶縁ゲート型半導体素子とその駆動方法
JP2008311523A (ja) * 2007-06-15 2008-12-25 Toyota Motor Corp 半導体チップ及びその製造方法

Also Published As

Publication number Publication date
JPWO2014097488A1 (ja) 2017-01-12
CN104838497A (zh) 2015-08-12
WO2014097488A1 (ja) 2014-06-26
JP5892263B2 (ja) 2016-03-23
DE112012007238B4 (de) 2021-11-11
DE112012007238T5 (de) 2015-10-08
US20150288357A1 (en) 2015-10-08
US9553575B2 (en) 2017-01-24

Similar Documents

Publication Publication Date Title
CN104838497B (zh) 半导体装置
US20140159225A1 (en) Semiconductor module
US10727213B2 (en) Power semiconductor module and power semiconductor device
JP6065979B2 (ja) 半導体装置
US10002858B2 (en) Power transistor module
CN109168321A (zh) 半导体模块
CN102254895B (zh) 半导体装置,半导体单元和电力用半导体装置
CN101252129B (zh) 半导体装置
US20220302075A1 (en) Power semiconductor module
JP2016052197A (ja) 電力用スイッチングデバイス駆動回路
CN107750392A (zh) 半导体芯片以及使用了该半导体芯片的半导体模块
JP2015166714A (ja) 半導体装置
WO2020203001A1 (ja) 半導体モジュール
CN107851583A (zh) 半导体装置、半导体集成电路以及负载驱动装置
JP2009295845A (ja) 半導体装置
JP2008218611A (ja) 半導体装置
JP2020088239A (ja) 半導体装置
JP2016115834A (ja) 電子回路装置
US9445497B2 (en) Semiconductor device
JP2015088617A (ja) 半導体装置
US9537486B2 (en) Semiconductor device and power conversion device using the same
JP2008306872A (ja) 半導体装置
US10084441B2 (en) Electronic switching and reverse polarity protection circuit
JP7353482B2 (ja) 半導体装置
JP6729474B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200413

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.