JP5014646B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5014646B2 JP5014646B2 JP2006054460A JP2006054460A JP5014646B2 JP 5014646 B2 JP5014646 B2 JP 5014646B2 JP 2006054460 A JP2006054460 A JP 2006054460A JP 2006054460 A JP2006054460 A JP 2006054460A JP 5014646 B2 JP5014646 B2 JP 5014646B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- wiring
- chip
- trench
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 230000002093 peripheral effect Effects 0.000 claims description 21
- 238000001514 detection method Methods 0.000 description 25
- 230000012447 hatching Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 244000126211 Hericium coralloides Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000036413 temperature sense Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明の半導体装置においては上記の問題を解決して、当該半導体装置が組み込まれる電源装置等の仕様に応じて、適切な短絡耐量と応答時間となる特性に変更することが可能であり、更に半導体装置における発熱状態を制御して組み込まれる装置の信頼性を高めることが可能な半導体装置を提供することを課題とする。
前記ゲート接続線と接触可能に配設され、前記ゲート接続線に接続された前記ゲート電極を複数の領域毎に通電制御する複数のゲート配線、を具備する。このように構成された半導体装置は、当該半導体装置が組み込まれる電源装置等の仕様に応じて、適切な短絡耐量と応答時間を有する構成となる。
なお、以下の実施の形態の説明において、特定の方向を示す用語(例えば「上」、「下」など)及びそれらの用語を含む別の用語(例えば「上方」、「下方」など)を適宜使用するが、それらの使用は図面を参照した発明の理解を容易にするためであって、それらの用語によって発明の技術的範囲が限定されものではない。したがって、以下に説明する本発明の実施の形態を上下反転して、または任意の方向(例えば、時計回り方向又は反時計回り方向)に所定角度(例えば、90度)回転した形態も当然本発明の技術的範囲に属するものである。
図1は本発明に係る実施の形態1の半導体装置であるトレンチ型IGBTのチップの一部を概略的に示す縦断面図である。図1においては、実施の形態1のトレンチ型IGBTの説明を容易なものとするため、このトレンチ型IGBTを模式的に示した図であり、各部分の構成の大きさや間隔は実際の装置と異なっている。
上記のように構成された実施の形態1におけるトレンチ型IGBTのチップ1において、トレンチ4の数、すなわちゲート電極5の数は耐圧などの仕様やこれに伴うチップサイズ、設計ルールにより異なる。
図3に示すように、第1のゲート配線10Aの枝配線部10A−2が第2のゲート配線10Bの外周配線部10B−1を横断するように形成されている所では、外周配線部10B−1における交差部分14は絶縁層により被覆されたポリシリコンで構成された配線により接続されている。このように第1のゲート配線10Aと第2のゲート配線10Bの交差部分14においては一方が絶縁層により覆われたポリシリコンにスルーホール13を介して電気的に接続されているため、第1のゲート配線10Aと第2のゲート配線10Bとの間は完全に絶縁状態となっている。
また図3から明らかなように、エミッタ電極12が第2のゲート配線10Bの枝配線部10B−2を横断するように形成されている所でも、同様な構造であり、エミッタ電極12と第2のゲート電極10Bとの間も絶縁状態となっている。なお、ポリシリコンで形成される交差部分14は、ゲート電極5を形成する工程において作ることができる。
図4において、第2のゲート配線10Bと電気的に接続される第2のゲート接続線17Bには斜線を入れて示している。なお、ゲート接続線17A,17Bにおいて、第2のゲート接続線17B以外が第1のゲート接続線17Aである。実施の形態1においては、第1のゲート接続線17Aが2本の第2のゲート接続線17Bを間にして配置されており、このように第1のゲート接続線17Aと第2のゲート接続線17Bが順次チップ表面16の所定領域において一定間隔を有して並行に配設されている。
一方、第1のゲート配線10Aにおける枝配線部10A−2は、第1のゲート接続線17Aとの交差部分においてスルーホール15が形成され電気的に接続状態であり、第2のゲート接続線17Bとは絶縁状態である。
図5は、図4においてX−X線で示した部分の断面図である。図1の断面図とは直交関係にあって、図4において説明したものと同じ機能、構成を有するものには同じ符号を付しており、その説明は省略する。
図5に示すように、第1のゲート枝配線部10A−2と第2のゲート枝配線部10B−2が形成されている領域の下側には、トレンチ4、言い換えるならばゲート電極5は形成されておらず、ゲート電極5に接続されたゲート接続線17が絶縁膜18を介して配置されるように構成されている。そして、ゲート枝配線部10−2とゲート接続線17との間にスルーホール15を選択的に形成することで、任意のゲート電極5とゲート配線10とを電気的に接続することができる。図5の断面図からは、第2のゲート枝配線部10B−2と第2のゲート接続線17Bとが形成されたスルーホール15を介して電気的に接続され、一方の第1のゲート枝配線部10A−2側の絶縁膜18にはスルーホールを設けないようにすることで、第1のゲート枝配線部10A−2と第2のゲート接続線17Bは絶縁状態になっている。
図6に示すトレンチ型IGBTは、第1のゲート接続線17Aと第2のゲート接続線17Bがチップ表面16において1本毎に交互に配置された構成を有する。したがって、このように構成されたトレンチ型IGBTのチップ1においては、第1のゲート配線10Aと第2のゲート配線10Bが実質的に同じ配線仕様となり、いずれのゲート配線10A,10Bに接続されたゲート電極5を駆動させてもチップ1としては同じ電気的特性を示す。したがって、一方のゲート配線10A又は10Bを使用して駆動する場合、その駆動しているゲートにおいて故障が生じたとき他方のゲート配線10B又は10Aに切り換えて駆動することが可能である。
単なる群の選択のみであれば、スルーホール15を形成するマスクを変更するだけで実現可能であって、容易かつ安価な方法で様々な特性を有するIGBTを得ることができる。
なお、本発明においては、第1のゲート接続線17Aと第2のゲート接続線17Bの配線順序は、図4や図6に示した順序に特定されるものではなく、複数のゲート接続線を複数のゲート配線により複数に分割し、分割されたゲート接続線の群のいずれの群を選択してもチップ表面16において均一に駆動領域が配置される各種の構成が含まれる。このように構成された半導体装置においては、上記の実施の形態1の構成と同様の効果を奏する。
図7は本発明に係る実施の形態2の半導体装置であるトレンチ型IGBTのチップを概略的に示す平面図である。図7において、実施の形態2のトレンチ型IGBTの説明を容易なものとするため、このトレンチ型IGBTを模式的に示した図であり、各部分の構成の大きさや間隔は実際の装置と異なっている。実施の形態2のトレンチ型IGBTのチップにおいて、前述の実施の形態1のトレンチ型IGBTのチップ1と異なる点は、第1のゲート配線10Aと第2のゲート配線10B、及び第1のゲート接続線17Aと第2のゲート接続線17Bの配置である。したがって、実施の形態2の説明においては、前述の実施の形態1において説明したものと同じ機能、構成を有するものには同じ符号を付して、その説明は重複するため省略する。
図10は、図9においてY−Y線で示した部分の断面図である。図1の断面図とは直交関係にあって、図9において説明したものと同じ機能、構成を有するものには同じ符号を付しており、その説明は省略する。
図10に示すように、第1のゲート枝配線部10A−2と第2のゲート枝配線部10B−2とが並んで形成されている領域の下側には、トレンチ4、言い換えるならばゲート電極5は形成されておらず、ゲート電極5に接続されたゲート接続線17が絶縁膜18を介して配置されるように構成されている。この点は、実施の形態1に関して示した断面図の図5と同様であり、図5との違いは、第1と第2のゲート枝配線部の中間部直下でゲート接続線17が分離されていることにある。そして、第1のゲート枝配線部10A−2と第2のゲート枝配線部10B−2とは、それぞれ第1のゲート接続線17Aと第2のゲート接続線17Bとの間にスルーホール15を形成することで、それぞれが独立してゲート電極5とゲート配線10とが電気的に接続されている。
図11は本発明に係る実施の形態3の半導体装置であるトレンチ型IGBTのチップを概略的に示す平面図である。図11において、実施の形態3のトレンチ型IGBTの説明を容易なものとするため、このトレンチ型IGBTを模式的に示した図であり、各部分の構成の大きさや間隔は実際の装置と異なっている。実施の形態3のトレンチ型IGBTのチップ1において、前述の実施の形態2のトレンチ型IGBTのチップ1と異なる点は、第1のゲート配線10Aに接続された第1のゲート接続線17Aと電気的につながりを有するゲート電極5と、第2のゲート配線10Bに接続された第2のゲート接続線17Bと電気的につながりを有するゲート電極5とが配設された各部分において、温度検出手段が設けられている点である。したがって、実施の形態3の説明においては、前述の実施の形態1及び実施の形態2において説明したものと同じ機能、構成を有するものには同じ符号を付して、その説明は重複するため省略する。
また、実施の形態3のトレンチ型IGBTにおいては、チップ1の表面温度を常に一定に保つ温度制御を行うことが可能となる。さらに、実施の形態3のトレンチ型IGBTでは、チップ1の表面が異常に高くなった場合には、その異常状態を検知して回路遮断を例えば部分的に行う構成とすることができる。
なお、実施の形態3において用いた温度検出手段である温度センサは、温度センスダイオードを用いて構成しているが、同様の機能、構成を有する超小型の温度検出手段であれば用いることが可能である。また、実施の形態3において用いた温度検出手段は、前述の実施の形態1及び2における半導体装置においても適用可能である。このような温度検出手段を用いて、半導体装置におけるチップ表面16の温度を制御すると共に、異常温度を検知したときには、当該半導体装置を回路から遮断する構成とすることが容易となる。
Claims (5)
- 互いに絶縁された複数のゲート電極(5)が埋設されたチップの表面に配設され、前記ゲート電極に電気的に接続された複数のゲート接続線(17A,17B)、及び
前記複数のゲート電極を通電制御する複数のゲート配線(10A,10B)、を備え、
前記ゲート配線は、チップ表面における外周近傍領域に張り巡らされた外周配線部(10A−1,10B−1)と、前記チップ表面における中央領域において前記外周配線部から互いに並行に延設された複数の枝配線部(10A−2,10B−2)と、を有して構成され、
前記ゲート接続線は、前記チップ表面において並行に配線され、絶縁膜(18)を介して前記複数の枝配線部と交差するよう配設され、当該交差において対向する絶縁膜に選択的に貫通孔(15)が形成され、当該貫通孔を通して前記枝配線部に対して選択的に接続されることで、前記ゲート電極と前記枝配線部を電気的に接続するよう構成された半導体装置。 - チップ表面において、少なくとも2つのゲート配線が互いに絶縁状態を保持して配設され、いずれかの前記ゲート配線が複数の前記ゲート接続線のいずれかと電気的に接続された請求項1に記載の半導体装置。
- 並行に配線された前記ゲート接続線が、所定本数毎に複数の前記ゲート電極に順次接続された請求項1に記載の半導体装置。
- 並行に配線された前記ゲート接続線が、1本毎に2つのゲート電極に交互に接続された請求項1に記載の半導体装置。
- 前記ゲート配線により通電制御される前記ゲート電極が、チップ表面において2つの領域に分割された請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006054460A JP5014646B2 (ja) | 2006-03-01 | 2006-03-01 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006054460A JP5014646B2 (ja) | 2006-03-01 | 2006-03-01 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007234850A JP2007234850A (ja) | 2007-09-13 |
JP2007234850A5 JP2007234850A5 (ja) | 2009-02-26 |
JP5014646B2 true JP5014646B2 (ja) | 2012-08-29 |
Family
ID=38555132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006054460A Active JP5014646B2 (ja) | 2006-03-01 | 2006-03-01 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5014646B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11063130B2 (en) | 2019-09-20 | 2021-07-13 | Kabushiki Kaisha Toshiba | Semiconductor device and semiconductor circuit |
US11282949B2 (en) | 2020-03-19 | 2022-03-22 | Kabushiki Kaisha Toshiba | Semiconductor device and semiconductor circuit |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6115050B2 (ja) * | 2012-09-10 | 2017-04-19 | トヨタ自動車株式会社 | 半導体装置 |
WO2014097488A1 (ja) | 2012-12-21 | 2014-06-26 | トヨタ自動車株式会社 | 半導体装置 |
DE102017110536B4 (de) * | 2017-05-15 | 2022-06-30 | Infineon Technologies Ag | Halbleitervorrichtung mit breiter Bandlücke, die Gatefinger zwischen Bondpads enthält, und Halbleitermodul |
JP7095316B2 (ja) * | 2018-03-06 | 2022-07-05 | 株式会社デンソー | 半導体装置 |
EP3817039B1 (en) * | 2019-02-07 | 2022-11-23 | Fuji Electric Co., Ltd. | Semiconductor device |
JP7490604B2 (ja) * | 2021-03-22 | 2024-05-27 | 株式会社東芝 | 半導体装置 |
CN117577672A (zh) * | 2023-11-30 | 2024-02-20 | 江苏易矽科技有限公司 | 一种具有多有效栅的igbt结构 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0823096A (ja) * | 1994-07-08 | 1996-01-23 | Toshiba Corp | 半導体装置 |
GB9818044D0 (en) * | 1998-08-20 | 1998-10-14 | Koninkl Philips Electronics Nv | Power transistor device |
JP2000101076A (ja) * | 1998-09-25 | 2000-04-07 | Toshiba Corp | 絶縁ゲート型半導体素子とその駆動方法 |
JP4086558B2 (ja) * | 2002-06-21 | 2008-05-14 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
JP3997126B2 (ja) * | 2002-08-29 | 2007-10-24 | 株式会社ルネサステクノロジ | トレンチゲート型半導体装置 |
JP4130356B2 (ja) * | 2002-12-20 | 2008-08-06 | 株式会社東芝 | 半導体装置 |
JP3906213B2 (ja) * | 2004-03-10 | 2007-04-18 | 株式会社東芝 | 半導体装置 |
JP2005302953A (ja) * | 2004-04-09 | 2005-10-27 | Toshiba Corp | 半導体装置 |
-
2006
- 2006-03-01 JP JP2006054460A patent/JP5014646B2/ja active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11063130B2 (en) | 2019-09-20 | 2021-07-13 | Kabushiki Kaisha Toshiba | Semiconductor device and semiconductor circuit |
US11715776B2 (en) | 2019-09-20 | 2023-08-01 | Kabushiki Kaisha Toshiba | Semiconductor device and semiconductor circuit |
US11282949B2 (en) | 2020-03-19 | 2022-03-22 | Kabushiki Kaisha Toshiba | Semiconductor device and semiconductor circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2007234850A (ja) | 2007-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5014646B2 (ja) | 半導体装置 | |
US6781200B2 (en) | Insulated gate semiconductor device for realizing low gate capacity and a low short-circuit current | |
JP6115050B2 (ja) | 半導体装置 | |
US6777743B2 (en) | Insulating gate type semiconductor device | |
JP6064371B2 (ja) | 半導体装置 | |
JP5619758B2 (ja) | 逆伝導半導体装置 | |
JPH10326897A (ja) | 電流検出セル付トレンチゲート半導体装置 | |
JP7199270B2 (ja) | 半導体装置及び半導体回路 | |
US20170179112A1 (en) | Semiconductor device | |
US7888733B2 (en) | Power semiconductor device | |
US10008561B2 (en) | Semiconductor device | |
US20120119318A1 (en) | Semiconductor device with lateral element | |
JP5378045B2 (ja) | 半導体装置 | |
WO2018016282A1 (ja) | 半導体装置 | |
JP2018148044A (ja) | 半導体装置 | |
JP6930858B2 (ja) | 半導体装置 | |
US20230163760A1 (en) | Semiconductor device | |
JP6790908B2 (ja) | 半導体装置 | |
JP7026314B2 (ja) | 炭化珪素半導体装置 | |
JP2001308265A (ja) | 半導体装置 | |
JP5422167B2 (ja) | 半導体装置 | |
CN108470732B (zh) | 半导体装置 | |
US11916137B2 (en) | Semiconductor device | |
US12027620B2 (en) | Trench-gate field effect transistor with improved electrical performances and corresponding manufacturing process | |
US11742421B2 (en) | Trench-gate field effect transistor with improved electrical performances and corresponding manufacturing process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090107 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090107 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120606 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5014646 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |