JP6539225B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6539225B2
JP6539225B2 JP2016090047A JP2016090047A JP6539225B2 JP 6539225 B2 JP6539225 B2 JP 6539225B2 JP 2016090047 A JP2016090047 A JP 2016090047A JP 2016090047 A JP2016090047 A JP 2016090047A JP 6539225 B2 JP6539225 B2 JP 6539225B2
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
region
curve
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016090047A
Other languages
English (en)
Other versions
JP2017199820A (ja
Inventor
克己 池ヶ谷
克己 池ヶ谷
大島 隆文
隆文 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2016090047A priority Critical patent/JP6539225B2/ja
Publication of JP2017199820A publication Critical patent/JP2017199820A/ja
Application granted granted Critical
Publication of JP6539225B2 publication Critical patent/JP6539225B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置に関する。
車両の電子制御において、機械運転や油圧制御などで電動アクチュエータが広く使用されている。電動アクチュエータでは半導体を用いたスイッチング素子で駆動電流が制御される。これらの半導体装置は製造コスト低減を目的として微細化が進んでいるが、電動アクチュエータの制御には高電流を流す必要があり、半導体装置の縮小化に伴い電流密度が増加する。
また、車載半導体はエンジンルーム内等の150℃を超える高温環境下で使用される場合がある。このような高温環境下において、半導体装置内のトランジスタ、ダイオード、抵抗などの素子を接続する金属配線に高電流を流すと、エレクトロマイグレーションにより抵抗増加や断線に至る場合がある。
エレクトロマイグレーションによりIC内の配線が高抵抗化、断線または短絡を起こすと、ECU、アクチュエータ等が誤動作し、信頼性不良を引き起こす。そのため、IC設計において、エレクトロマイグレーション耐性を十分確保する必要がある。エレクトロマイグレーション対策には、半導体装置の金属配線の電流密度を増加させないことが必要である。
高耐圧トランジスタの配線に関し、単層で配線寿命を満足させ、かつチップ面積の増加を最小限に抑えることができる技術が知られている(例えば、特許文献1参照)。特許文献1には、「電源供給配線及び前記出力信号配線の一方の線幅が次第に広くなり、他方の線幅が次第に狭くなる階段状に形成され、互いの階段状の段差が組み合わされている」と記載されている(請求項4参照)。
また、配線のコーナー部における電流密度低減に関し、ボイドの発生を抑制でき、配線のエレクトロマイグレーション耐性を向上することができる技術が知られている(例えば、特許文献2参照)。特許文献2には、「ボンディングパッドに向かって徐々に幅広くなるテーパー形状を有することを特徴とする半導体装置」と記載されている(請求項1参照)。
特開2000-252367号公報 特開平06-077224号公報
特許文献1に開示されるような技術では、配線上にビア(上層配線に接続するビア等)を配置する場合、ビアの設置面積を確保しにくい。
一方、特許文献2に開示されるような技術では、後述するように、配線の凹部において電流密度が高くなる。そのため、配線のエレクトロマイグレーション耐性が低下するおそれがある。
本発明の目的は、ビアの設置面積を確保しつつ、配線のエレクトロマイグレーション耐性を向上することができる半導体装置を提供することにある。
上記目的を達成するために、本発明は、第1の配線幅の第1の領域、前記第1の配線幅より大きい第2の配線幅の第2の領域、及び前記第1の領域と前記第2の領域を繋ぐ第3の領域を含む配線を備える半導体装置であって、前記半導体装置の中心側の前記第3の領域のエッジを示す傾斜エッジは、隣接する前記第1の領域のエッジに接続される第1の曲線を含み、前記第1の曲線の第1の接線と前記第1の領域から前記第2の領域へ向かう方向とのなす第1の角は、前記第1の曲線と前記第1の接線の接点が前記第1の領域に近づくにつれて小さくなり、前記傾斜エッジは、前記傾斜エッジの両端を通り、隣接する前記第1の領域のエッジに接線連続な円弧よりも外側に位置する。
本発明によれば、ビアの設置面積を確保しつつ、配線のエレクトロマイグレーション耐性を向上することができる。上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
第1の比較例である半導体装置を示す平面図である。 第2の比較例である半導体装置に用いられる配線を示す平面図である。 図2に示す配線における電流の流れの説明図である。 第3の比較例である半導体装置に用いられる配線を示す平面図である。 本発明の第1の実施形態による半導体装置に用いられる配線を示す平面図である。 本発明の第1の実施形態の変形例による半導体装置に用いられる配線を示す平面図である。 本発明の第2の実施形態による半導体装置に用いられる配線を示す平面図である。 傾斜部を1個の円弧で形成した例(第3の比較例)における配線幅、ビアサイズを示す図である。 傾斜部を2個の円弧により形成した例(第2の実施形態)における配線幅、ビアサイズを示す図である。 傾斜部を正弦曲線で形成した例(第1の実施形態)における配線幅、ビアサイズを示す図である。 図8A〜図8Cのビア端からの距離に応じた配線幅を示す図である。 図8A〜図8Cのビア端からの距離に応じた電流密度を示す図である。 変形例を示す図である。
以下、図面を用いて、本発明の第1〜第2の実施形態による半導体装置の構成及び作用効果について説明する。
(第1の比較例)
初めに、本発明の第1〜第2の実施形態による半導体装置との第1の比較例として、図1にトランジスタ上の金属配線の電流密度増加を抑制する配線の例を示す。図1は、第1の比較例である半導体装置100Pを示す平面図(上面図)である。
トランジスタ1の各端子4(コンタクト)を接続する配線30及び配線31を流れる電流2は、ソースビア51及びドレインビア52に近いほど大きく(高く)なる。本比較例では、電流密度が高くなる箇所ができないよう、ドレインビアまたはソースビアに近いほど配線幅を広くするように配線幅を徐々に変えている。
しかし、図1において、ソースビア51をy軸正方向に拡張し、ドレインビア52をy軸負方向に拡張しようとすると配線30又は配線31の傾斜部(傾斜領域)をはみ出してしまうおそれがある。
(第2の比較例)
次に、第2の比較例として、図2に配線幅が変化する配線34、35のみを示す。図2は、第2の比較例である半導体装置100Qに用いられる配線34、35を示す平面図である。
図2では、図1の第1の比較例と対比して、ソースビア51をy軸正方向に拡張し、ドレインビア52をy軸負方向に拡張しやすい。
図2に示すように、細い配線から太くなる配線は傾斜部C(傾斜領域)をもつ。配線34、35において、傾斜部Cの配線幅が細い側の端部Aでは凹形状になる。
このような配線傾斜部をもつ配線における電流の流れを図3に示す。図3の矢印は電流の流線を表している。図3に示すように、配線が凹になる箇所Aにおいては、電流密度が高くなり、凸部になるBは電流密度が低くなる。このため、図3のAにおける電流密度がエレクトロマイグレーション寿命から要求される電流密度上限値を超えないようにする必要がある。
(第3の比較例)
図4は、第3の比較例である半導体装置100Rに用いられる配線36、37を示す平面図である。
図4では、図2の第2の比較例と対比して、配線傾斜部の配線幅を徐々に広くすることによりコーナー部Aの電流密度を低減できる。
しかし、図4に示すように、このような配線形状をトランジスタ上に対向して配置される配線36、37に適用した場合、対向する配線間のスペースS1が広くなり、配線幅W1が狭くなる。配線幅W1が狭くなる傾斜部Cの中央付近は、上層配線への接続ビアV1及び、図示していない下層配線への接続ビアを配置できる面積が小さくなる。また、配線幅が狭くなることにより、傾斜部Cの中央付近は電流密度が高くなる。
(第1の実施形態)
図5は、本発明の第1の実施形態による半導体装置100Aに用いられる配線32、33を示す平面図である。図5に示すように、配線33の傾斜領域C(傾斜部)を、配線幅が細い側の端部(図中A)において配線端縁部E4に接し、太い側の端部(図中B)で配線端縁部E5に接する略正弦曲線C2とする。B側の端部は対抗する配線32のAとのスペースが一定となるよう、配線形状を決める。配線32の傾斜部C4は配線33の傾斜形状(略正弦曲線C2)を180度回転させた形状である。これにより、傾斜部の幅が狭くならない。
換言すれば、半導体装置100Aは、図5に示すように、トランジスタ1(図1参照)が有する特性の異なる端子4(例えば、ソース用端子、ドレイン用端子等)がそれぞれ接続される複数の配線32、33を有する。複数の配線32、33が端縁部同士を対向させて所定の配線方向dir(長手方向)に沿って配置される。
配線32、33は配線方向dirに対して配線幅が変化する。配線32、33の端縁部は、配線方向dirに対して傾斜する傾斜領域Cを有する。傾斜領域Cは、傾斜領域Cにおける配線方向dirの両端部Ce側ほど、傾斜領域Cの配線方向dirの中間部Cc側よりも、前記配線方向dirに対する傾斜が小さくなるように形成される。これにより、配線32、33の電流密度が小さくなる。そのため、配線32、33のエレクトロマイグレーション耐性を向上することができる。
詳細には、端縁部同士を対向させる配線32、33は、それぞれ、第1の配線幅d1の第1の領域Ar1、第1の配線幅d1より大きい第2の配線幅d2の第2の領域Ar2、及び第1の領域Ar1と第2の領域Ar2を繋ぐ第3の領域Ar3を含む。傾斜領域Cは、隣接する第1の領域Ar1のエッジに接続される第1の曲線と、隣接する第2の領域Ar2のエッジに接続される第2の曲線を含む。本実施形態では、第1の曲線及び第2の曲線は、1つの正弦曲線である。
第1の曲線は、隣接する第1の領域Ar1のエッジと接線連続(G1連続)であり、第2の曲線は、隣接する第2の領域Ar2のエッジと接線連続である。接線連続の代わりに曲率連続(G2連続)としてもよい。
本実施形態では、傾斜領域Cは、傾斜領域Cの中央に関し点対称である。また、端縁部同士を対向させる配線32、33は、点対象になるように配置される。これにより、配線32と配線33の隙間を小さくすることができ、配線幅を広くすることができる。
なお、端部A、B付近のみを略正弦曲線とし、傾斜部中央付近はこれらの略正弦曲線と接する直線としても良い。
(変形例)
図6は、本発明の第1の実施形態の変形例による半導体装置100A1に用いられる配線を示す平面図である。
本変形例では、傾斜領域Cにおいて配線方向dirの中間部Cc側から配線方向dirの配線幅が太い側は略直線Lで形成される点が第1の実施形態と異なる。凸部になるBは凹部になるAに比べてもともと電流密度が低いため略直線Lで代替できる。
(第2の実施形態)
図7は、本発明の第2の実施形態による半導体装置100Bに用いられる配線38、39を示す平面図である。図7に示すように、配線39の傾斜領域C(傾斜部)を、2個の略円弧C3、C4により構成する。
1つめの円弧C3は、配線幅が細い側の端部(図中A)から傾斜部の中央までで、A点で細い側の配線端縁部E4に接する略円弧とする。2つめの円弧C4は、傾斜領域C(傾斜部)の中央から太い側の端部Bまでで、対抗する配線形状E5に合わせた略円弧とする。配線38の傾斜部は配線39の傾斜部C(傾斜領域)を180度回転させた形状である。
換言すれば、第1の領域Ar1側の傾斜領域C(第1の曲線)は、円弧C3(第1の円弧)であり、第2の領域Ar2側の傾斜領域C(第2の曲線)は、円弧C4(第2の円弧)である。これにより、第3の領域Ar3の配線幅が広くなり電流密度が小さくなる。その結果、エレクトロマイグレーション耐性を向上することができる。
(各実施形態の効果)
以下に、第1の実施形態及び第2の実施形態の効果をさらに説明する。
図8Aは、傾斜部を1個の円弧で形成した例(第3の比較例)であり、図8Bは傾斜部を2個の円弧により形成した例(第2の実施形態)であり、図8Cは傾斜部を正弦曲線で形成した例(第1の実施形態)である。図8A〜図8Cにおいて、V1、V2、V3は上層配線と接続するビアを示し、V10、V20、V30はそれぞれのビアのy軸方向の幅を示す。V20及びV30は、V10よりも大きい。
図9に図8A〜図8Cのそれぞれの配線幅W1、W2、W3のビアV1、V2、V3からの距離依存性を示す。また、図10に各配線の電流密度の計算値を示す。
傾斜部を1個の円弧で形成した場合と比較し、2個の円弧、正弦曲線の場合では、傾斜部の配線幅が広いため、電流密度の上昇が抑制される。特に、正弦曲線は1個の円弧の形状の場合と比較し、電流密度の最大値が約5%低減した。この場合、エレクトロマイグレーション寿命は約8%改善する。
また、図8A〜図8Cに示すように、当該配線上と上層配線を接続するビアの面積は、傾斜部が正弦曲線または2つの円弧からなる場合には広くできる。これにより、上層配線と接続するビアの電気抵抗を低減できる。さらに、トランジスタから配線上部への熱伝導率が大きくなるため、自己発熱によるトランジスタ破壊に耐性が向上する。
以上説明したように、各実施形態によれば、ビアの設置面積を確保しつつ、配線のエレクトロマイグレーション耐性を向上することができる。
特に、トランジスタ上に対向して配置された配線で、電流が流れる方向に対し、配線端縁部の形状が傾斜する配線において、傾斜部の配線幅を狭くすることなく、傾斜領域端部の電流密度の増加を抑制することができる。
なお、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上述した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
上記実施形態において、傾斜領域Cは、製造上、複数の短い線分の集合で構成されてもよい。
上記実施形態において、傾斜領域Cを構成する第1の曲線及び第2の曲線は、円弧及び正弦曲線の任意の組合せであってもよい。
相補的にオン/オフするハイサイドトランジスタとローサイドトランジスタが直列接続される構成では、例えば、図11に示すように、トランジスタ上の同一面に3つ配線が設けられてもよい。
また、誘導性負荷を駆動するためのスイッチング素子を備え、スイッチング素子の制御端子に電圧を印加して、誘導性負荷への通電電流を制御する負荷駆動装置において、スイッチング素子は、上記実施時形態又は変形例のいずれかに記載の半導体装置であるようにしてもよい。
なお、本発明の実施形態は、以下の態様であってもよい。
(1)第1の配線幅の第1の領域、前記第1の配線幅より大きい第2の配線幅の第2の領域、及び前記第1の領域と前記第2の領域を繋ぐ第3の領域を含む配線を備える半導体装置であって、前記半導体装置の中心側の前記第3の領域のエッジを示す傾斜エッジは、隣接する前記第1の領域のエッジに接続される第1の曲線を含み、前記第1の曲線の第1の接線と前記第1の領域から前記第2の領域へ向かう方向とのなす第1の角は、前記第1の曲線と前記第1の接線の接点が前記第1の領域に近づくにつれて小さくなり、前記傾斜エッジは、前記傾斜エッジの両端を通り、隣接する前記第1の領域のエッジに接線連続な円弧よりも外側に位置することを特徴とする半導体装置。
(2)(1)に記載の半導体装置であって、前記傾斜エッジは、隣接する前記第2の領域のエッジに接続される第2の曲線を含み、前記第2の曲線の第2の接線と前記第1の領域から前記第2の領域へ向かう方向とのなす第2の角は、前記第2の曲線と前記第2の接線の接点が前記第2の領域に近づくにつれて小さくなることを特徴とする半導体装置。
(3)(2)に記載の半導体装置であって、前記第1の曲線及び前記第2の曲線は、1つの正弦曲線であることを特徴とする半導体装置。
(4)(2)に記載の半導体装置であって、前記第1の曲線は、第1の円弧であり、前記第2の曲線は、第2の円弧であることを特徴とする半導体装置。
(5)(2)に記載の半導体装置であって、前記第1の曲線は、隣接する前記第1の領域のエッジと接線連続であり、前記第2の曲線は、隣接する前記第2の領域のエッジと接線連続であることを特徴とする半導体装置。
(6)(2)に記載の半導体装置であって、前記傾斜エッジは、前記傾斜エッジの中央に関し点対称であることを特徴とする半導体装置。
(7)(6)に記載の半導体装置であって、前記配線は、2つあり、一方の配線は他方の配線と点対象になるように配置されることを特徴とする半導体装置。
(8)(1)に記載の半導体装置であって、前記傾斜エッジは、隣接する前記第2の領域のエッジに接続される直線を含むことを特徴とする半導体装置。
(9)(1)に記載の半導体装置であって、前記第3の領域は、前記傾斜エッジの両端を通る直線を超えることを特徴とする半導体装置。
(10)(1)に記載の半導体装置であって、前記傾斜エッジは、線分の集合で構成されることを特徴とする半導体装置。
32、33…対向するトランジスタ上の配線、傾斜部は略正弦曲線
A…配線傾斜部の細い側の端、凹部
B…配線傾斜部の太い側の端、凸部
C…配線傾斜部
1…トランジスタ
2…電流
30…ソース配線
31…ドレイン配線
4…トランジスタと30または31を接続するコンタクト
51…配線30と上層配線を接続するソースビア
52…配線31と上層配線を接続するドレインビア
34、35…対向するトランジスタ上の配線、傾斜部は直線
36、37…対向するトランジスタ上の配線、傾斜部は1個の略円弧
S1…配線36と配線37のスペース
W1…配線36、37の配線幅
C1…傾斜部を形成する略円弧
C2…傾斜部を形成する略正弦曲線
38、39…対向するトランジスタ上の配線、傾斜部は2個の略円弧
C3…傾斜部を形成する略円弧、配線細い側
C4…傾斜部を形成する略円弧、配線太い側
W2…配線38、39の配線幅
W3…配線32、33の配線幅
E4…配線の細い側の端縁部
E5…配線の太い側の端縁部
61、62、63…配線

Claims (10)

  1. トランジスタが有する特性の異なる端子がそれぞれ接続される複数の配線を有し、該複数の配線が端縁部同士を対向させて所定の配線方向に沿って配置され、かつ、該複数の配線が上層配線または下層配線と接続するビアを有する半導体装置であって、
    前記配線は前記配線方向に対して配線幅が変化し、
    前記配線の端縁部は、前記配線方向に対して傾斜する傾斜領域を有し、
    前記傾斜領域は、該傾斜領域における前記配線方向の両端部側ほど
    前記傾斜領域の前記配線方向の中間部側よりも、前記配線方向に対する傾斜が小さくなるように形成される
    ことを特徴とする半導体装置。
  2. トランジスタが有する特性の異なる端子がそれぞれ接続される複数の配線を有し、該複数の配線が端縁部同士を対向させて所定の配線方向に沿って配置され、かつ、該複数の配線が上層配線または下層配線と接続するビアを有する半導体装置であって、
    前記配線は前記配線方向に対して配線幅が変化し、
    前記配線の端縁部は、前記配線方向に対して傾斜する傾斜領域を有し、
    前記傾斜領域は、該傾斜領域における前記配線方向の配線幅が細い側ほど
    前記傾斜領域の前記配線方向の中間部側よりも前記配線方向に対する傾斜が小さくなるように形成され、
    前記配線方向の中間部側から前記配線方向の配線幅が太い側は略直線で形成される
    ことを特徴とする半導体装置。
  3. 誘導性負荷を駆動するためのスイッチング素子を備え、前記スイッチング素子の制御端子に電圧を印加して、前記誘導性負荷への通電電流を制御する負荷駆動装置において、
    前記スイッチング素子は、請求項1または請求項2のいずれかに記載の半導体装置であることを特徴とする負荷駆動装置。
  4. 請求項1に記載の半導体装置であって、
    前記複数の配線のうち前記端縁部同士を対向させる配線は、それぞれ、
    第1の配線幅の第1の領域、前記第1の配線幅より大きい第2の配線幅の第2の領域、及び前記第1の領域と前記第2の領域を繋ぐ第3の領域を含み、
    前記傾斜領域は、
    隣接する前記第1の領域のエッジに接続される第1の曲線と、隣接する前記第2の領域のエッジに接続される第2の曲線を含む
    ことを特徴とする半導体装置。
  5. 請求項4に記載の半導体装置であって、
    前記第1の曲線及び前記第2の曲線は、
    1つの正弦曲線である
    ことを特徴とする半導体装置。
  6. 請求項4に記載の半導体装置であって、
    前記第1の曲線は、
    第1の円弧であり、
    前記第2の曲線は、
    第2の円弧である
    ことを特徴とする半導体装置。
  7. 請求項4に記載の半導体装置であって、
    前記第1の曲線は、
    隣接する前記第1の領域のエッジと接線連続であり、
    前記第2の曲線は、
    隣接する前記第2の領域のエッジと接線連続である
    ことを特徴とする半導体装置。
  8. 請求項4に記載の半導体装置であって、
    前記傾斜領域は、
    前記傾斜領域の中央に関し点対称である
    ことを特徴とする半導体装置。
  9. 請求項6に記載の半導体装置であって、
    前記複数の配線のうち前記端縁部同士を対向させる配線は、
    点対象になるように配置される
    ことを特徴とする半導体装置。
  10. 請求項1に記載の半導体装置であって、
    前記傾斜領域は、
    線分の集合で構成される
    ことを特徴とする半導体装置。
JP2016090047A 2016-04-28 2016-04-28 半導体装置 Active JP6539225B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016090047A JP6539225B2 (ja) 2016-04-28 2016-04-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016090047A JP6539225B2 (ja) 2016-04-28 2016-04-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2017199820A JP2017199820A (ja) 2017-11-02
JP6539225B2 true JP6539225B2 (ja) 2019-07-03

Family

ID=60239564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016090047A Active JP6539225B2 (ja) 2016-04-28 2016-04-28 半導体装置

Country Status (1)

Country Link
JP (1) JP6539225B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5425075U (ja) * 1977-07-20 1979-02-19
JPH0228930A (ja) * 1988-07-19 1990-01-31 Ricoh Co Ltd 配線パターン
US6164781A (en) * 1998-11-13 2000-12-26 Alliedsignal Inc. High temperature transistor with reduced risk of electromigration and differently shaped electrodes
JP2000252367A (ja) * 1999-02-24 2000-09-14 Nec Ic Microcomput Syst Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
JP2017199820A (ja) 2017-11-02

Similar Documents

Publication Publication Date Title
JP2010147282A (ja) 半導体集積回路装置
WO2014155959A1 (ja) パワー半導体素子
US9431423B2 (en) Semiconductor integrated circuit
JP2009111110A (ja) 半導体装置
US8399954B2 (en) Semiconductor integrated circuit device
CN107039399B (zh) 有源原子供应源和具有其的集成电路
EP3340284A1 (en) Semiconductor device, semiconductor integrated circuit, and load driving device
JP2007214397A (ja) 半導体集積回路
JP6539225B2 (ja) 半導体装置
US7667328B2 (en) Integration circuits for reducing electromigration effect
US6346721B1 (en) Integrated circuit having radially varying power bus grid architecture
US20120247812A1 (en) Semiconductor device with power supply line system of reduced resistance
JP5405796B2 (ja) 半導体装置
WO2014136548A1 (ja) 半導体装置
JP5604602B2 (ja) 半導体集積回路装置
JP2006237101A (ja) 半導体集積回路装置
CN104937701B (zh) 半导体装置
JP5509650B2 (ja) 半導体装置
WO2009147768A1 (ja) 半導体装置
US8421233B2 (en) Semiconductor device
JP2008306150A (ja) 絶縁ゲート型トランジスタ
CN109473419B (zh) 一种走线结构和具有走线结构的芯片
JP2023015669A (ja) 半導体装置
US7429780B2 (en) Fuse circuit and semiconductor device including the same
JP6099986B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190607

R150 Certificate of patent or registration of utility model

Ref document number: 6539225

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250