JP6539225B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6539225B2 JP6539225B2 JP2016090047A JP2016090047A JP6539225B2 JP 6539225 B2 JP6539225 B2 JP 6539225B2 JP 2016090047 A JP2016090047 A JP 2016090047A JP 2016090047 A JP2016090047 A JP 2016090047A JP 6539225 B2 JP6539225 B2 JP 6539225B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- region
- curve
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 61
- 230000001939 inductive effect Effects 0.000 claims description 4
- 230000000052 comparative effect Effects 0.000 description 16
- 239000010410 layer Substances 0.000 description 7
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000009434 installation Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
初めに、本発明の第1〜第2の実施形態による半導体装置との第1の比較例として、図1にトランジスタ上の金属配線の電流密度増加を抑制する配線の例を示す。図1は、第1の比較例である半導体装置100Pを示す平面図(上面図)である。
次に、第2の比較例として、図2に配線幅が変化する配線34、35のみを示す。図2は、第2の比較例である半導体装置100Qに用いられる配線34、35を示す平面図である。
図4は、第3の比較例である半導体装置100Rに用いられる配線36、37を示す平面図である。
図5は、本発明の第1の実施形態による半導体装置100Aに用いられる配線32、33を示す平面図である。図5に示すように、配線33の傾斜領域C(傾斜部)を、配線幅が細い側の端部(図中A)において配線端縁部E4に接し、太い側の端部(図中B)で配線端縁部E5に接する略正弦曲線C2とする。B側の端部は対抗する配線32のAとのスペースが一定となるよう、配線形状を決める。配線32の傾斜部C4は配線33の傾斜形状(略正弦曲線C2)を180度回転させた形状である。これにより、傾斜部の幅が狭くならない。
図6は、本発明の第1の実施形態の変形例による半導体装置100A1に用いられる配線を示す平面図である。
図7は、本発明の第2の実施形態による半導体装置100Bに用いられる配線38、39を示す平面図である。図7に示すように、配線39の傾斜領域C(傾斜部)を、2個の略円弧C3、C4により構成する。
以下に、第1の実施形態及び第2の実施形態の効果をさらに説明する。
A…配線傾斜部の細い側の端、凹部
B…配線傾斜部の太い側の端、凸部
C…配線傾斜部
1…トランジスタ
2…電流
30…ソース配線
31…ドレイン配線
4…トランジスタと30または31を接続するコンタクト
51…配線30と上層配線を接続するソースビア
52…配線31と上層配線を接続するドレインビア
34、35…対向するトランジスタ上の配線、傾斜部は直線
36、37…対向するトランジスタ上の配線、傾斜部は1個の略円弧
S1…配線36と配線37のスペース
W1…配線36、37の配線幅
C1…傾斜部を形成する略円弧
C2…傾斜部を形成する略正弦曲線
38、39…対向するトランジスタ上の配線、傾斜部は2個の略円弧
C3…傾斜部を形成する略円弧、配線細い側
C4…傾斜部を形成する略円弧、配線太い側
W2…配線38、39の配線幅
W3…配線32、33の配線幅
E4…配線の細い側の端縁部
E5…配線の太い側の端縁部
61、62、63…配線
Claims (10)
- トランジスタが有する特性の異なる端子がそれぞれ接続される複数の配線を有し、該複数の配線が端縁部同士を対向させて所定の配線方向に沿って配置され、かつ、該複数の配線が上層配線または下層配線と接続するビアを有する半導体装置であって、
前記配線は前記配線方向に対して配線幅が変化し、
前記配線の端縁部は、前記配線方向に対して傾斜する傾斜領域を有し、
前記傾斜領域は、該傾斜領域における前記配線方向の両端部側ほど
前記傾斜領域の前記配線方向の中間部側よりも、前記配線方向に対する傾斜が小さくなるように形成される
ことを特徴とする半導体装置。 - トランジスタが有する特性の異なる端子がそれぞれ接続される複数の配線を有し、該複数の配線が端縁部同士を対向させて所定の配線方向に沿って配置され、かつ、該複数の配線が上層配線または下層配線と接続するビアを有する半導体装置であって、
前記配線は前記配線方向に対して配線幅が変化し、
前記配線の端縁部は、前記配線方向に対して傾斜する傾斜領域を有し、
前記傾斜領域は、該傾斜領域における前記配線方向の配線幅が細い側ほど
前記傾斜領域の前記配線方向の中間部側よりも前記配線方向に対する傾斜が小さくなるように形成され、
前記配線方向の中間部側から前記配線方向の配線幅が太い側は略直線で形成される
ことを特徴とする半導体装置。 - 誘導性負荷を駆動するためのスイッチング素子を備え、前記スイッチング素子の制御端子に電圧を印加して、前記誘導性負荷への通電電流を制御する負荷駆動装置において、
前記スイッチング素子は、請求項1または請求項2のいずれかに記載の半導体装置であることを特徴とする負荷駆動装置。 - 請求項1に記載の半導体装置であって、
前記複数の配線のうち前記端縁部同士を対向させる配線は、それぞれ、
第1の配線幅の第1の領域、前記第1の配線幅より大きい第2の配線幅の第2の領域、及び前記第1の領域と前記第2の領域を繋ぐ第3の領域を含み、
前記傾斜領域は、
隣接する前記第1の領域のエッジに接続される第1の曲線と、隣接する前記第2の領域のエッジに接続される第2の曲線を含む
ことを特徴とする半導体装置。 - 請求項4に記載の半導体装置であって、
前記第1の曲線及び前記第2の曲線は、
1つの正弦曲線である
ことを特徴とする半導体装置。 - 請求項4に記載の半導体装置であって、
前記第1の曲線は、
第1の円弧であり、
前記第2の曲線は、
第2の円弧である
ことを特徴とする半導体装置。 - 請求項4に記載の半導体装置であって、
前記第1の曲線は、
隣接する前記第1の領域のエッジと接線連続であり、
前記第2の曲線は、
隣接する前記第2の領域のエッジと接線連続である
ことを特徴とする半導体装置。 - 請求項4に記載の半導体装置であって、
前記傾斜領域は、
前記傾斜領域の中央に関し点対称である
ことを特徴とする半導体装置。 - 請求項6に記載の半導体装置であって、
前記複数の配線のうち前記端縁部同士を対向させる配線は、
点対象になるように配置される
ことを特徴とする半導体装置。 - 請求項1に記載の半導体装置であって、
前記傾斜領域は、
線分の集合で構成される
ことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016090047A JP6539225B2 (ja) | 2016-04-28 | 2016-04-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016090047A JP6539225B2 (ja) | 2016-04-28 | 2016-04-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017199820A JP2017199820A (ja) | 2017-11-02 |
JP6539225B2 true JP6539225B2 (ja) | 2019-07-03 |
Family
ID=60239564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016090047A Active JP6539225B2 (ja) | 2016-04-28 | 2016-04-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6539225B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5425075U (ja) * | 1977-07-20 | 1979-02-19 | ||
JPH0228930A (ja) * | 1988-07-19 | 1990-01-31 | Ricoh Co Ltd | 配線パターン |
US6164781A (en) * | 1998-11-13 | 2000-12-26 | Alliedsignal Inc. | High temperature transistor with reduced risk of electromigration and differently shaped electrodes |
JP2000252367A (ja) * | 1999-02-24 | 2000-09-14 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
-
2016
- 2016-04-28 JP JP2016090047A patent/JP6539225B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017199820A (ja) | 2017-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010147282A (ja) | 半導体集積回路装置 | |
WO2014155959A1 (ja) | パワー半導体素子 | |
US9431423B2 (en) | Semiconductor integrated circuit | |
JP2009111110A (ja) | 半導体装置 | |
US8399954B2 (en) | Semiconductor integrated circuit device | |
CN107039399B (zh) | 有源原子供应源和具有其的集成电路 | |
EP3340284A1 (en) | Semiconductor device, semiconductor integrated circuit, and load driving device | |
JP2007214397A (ja) | 半導体集積回路 | |
JP6539225B2 (ja) | 半導体装置 | |
US7667328B2 (en) | Integration circuits for reducing electromigration effect | |
US6346721B1 (en) | Integrated circuit having radially varying power bus grid architecture | |
US20120247812A1 (en) | Semiconductor device with power supply line system of reduced resistance | |
JP5405796B2 (ja) | 半導体装置 | |
WO2014136548A1 (ja) | 半導体装置 | |
JP5604602B2 (ja) | 半導体集積回路装置 | |
JP2006237101A (ja) | 半導体集積回路装置 | |
CN104937701B (zh) | 半导体装置 | |
JP5509650B2 (ja) | 半導体装置 | |
WO2009147768A1 (ja) | 半導体装置 | |
US8421233B2 (en) | Semiconductor device | |
JP2008306150A (ja) | 絶縁ゲート型トランジスタ | |
CN109473419B (zh) | 一种走线结构和具有走线结构的芯片 | |
JP2023015669A (ja) | 半導体装置 | |
US7429780B2 (en) | Fuse circuit and semiconductor device including the same | |
JP6099986B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180629 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190607 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6539225 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |