CN112635560B - 鳍状晶体管结构及其制造方法 - Google Patents

鳍状晶体管结构及其制造方法 Download PDF

Info

Publication number
CN112635560B
CN112635560B CN201910948784.3A CN201910948784A CN112635560B CN 112635560 B CN112635560 B CN 112635560B CN 201910948784 A CN201910948784 A CN 201910948784A CN 112635560 B CN112635560 B CN 112635560B
Authority
CN
China
Prior art keywords
fin
fin structures
substrate
layer
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910948784.3A
Other languages
English (en)
Other versions
CN112635560A (zh
Inventor
黄圣尧
陈昱瑞
朱中良
蔡仁杰
林毓翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201910948784.3A priority Critical patent/CN112635560B/zh
Priority to US16/699,474 priority patent/US11417685B2/en
Priority to EP20173434.0A priority patent/EP3806139A1/en
Publication of CN112635560A publication Critical patent/CN112635560A/zh
Priority to US17/844,067 priority patent/US11721702B2/en
Application granted granted Critical
Publication of CN112635560B publication Critical patent/CN112635560B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种鳍状晶体管结构及其制造方法。鳍状晶体管结构包括第一基板。绝缘层设置在所述第一基板上。多个鳍状结构设置在所述绝缘层上。支撑介电层在所述多个鳍状结构的腰部位置将所述多个鳍状结构固定。栅极结构层，设置在所述支撑介电层上以及覆盖所述多个鳍状结构的一部分。

Description

鳍状晶体管结构及其制造方法
技术领域
本发明涉及一种半导体制造技术，且特别是涉及鳍状场效晶体管(Fin FieldEffect Transistor,FinFET)结构及其制造方法。
背景技术
集成电路中是不可避免地会涉及大量的晶体管元件。晶体管的尺寸以及操作效率会决定最后集成电路的尺寸与效能。因此晶体管结构的设计也因应研发。
从减少晶体管的尺寸的角度来看考虑，多种新晶体管结构的已被提出以取代较早期使用较大面积的晶体管，其中鳍状场效晶体管结构，或简称为鳍状晶体管也已被提出，至少可以有效减少晶体管的尺寸。
在大量减少元件尺寸的设计下，对于鳍状晶体管的一般性结构，其相邻线状的鳍状结构与鳍状结构之间的距离会很小。然而鳍状结构之间的隔离基于半导体制造技术，一般是由介电材料例如氧化物所形成的浅沟槽隔离结构来达成隔离。由于鳍状结构之间的距离缩小，其间的寄生电容值会增加。寄生电容值(parasitic capacitance)的增加会加大电阻电容(resistance-capacitance,RC)效应，而降低操作速率。
如果要减少鳍状结构之间的寄生电容值，其一种方式是采用有较低介电常数的介电材料来制造浅沟槽隔离结构。对于一般的氧化物的介电材材料，其介电常数仍相对地高，已不适合使用。
就一般所知，空气的介电常数接近于1，几乎是具有最低介电常数的材料。所谓的空气介电材料，其表示是一个自由空间。此自由空间中在非真空状态下本质上会存在自然状态的空气，也就成为空气隔离结构。
因此，如何在形成空气空间来降低隔离结构的介电常数，进而减少寄生电容效应是研发的多种项目其一。
发明内容
本发明提出关于鳍状晶体管结构及其制造方法，可以将空气的空间并入用以隔离鳍状结构的隔离结构，当作隔离的一部分，如此至少可以降低整体的介电常数，因此减少寄生电容值。
在一实施例，本发明提供一种鳍状晶体管结构。鳍状晶体管结构包括第一基板。绝缘层设置在所述第一基板上。多个鳍状结构设置在所述绝缘层上。支撑介电层在所述多个鳍状结构的腰部位置将所述多个鳍状结构固定。栅极结构层，设置在所述支撑介电层上以及覆盖所述多个鳍状结构的一部分。
在一实施例，对于所述鳍状晶体管结构，所述多个鳍状结构是第二基板的一部分，所述第二基板设置在所述绝缘层上且位于第一基板上方。
在一实施例，对于所述鳍状晶体管结构，所述支撑介电层的端部是由所述第二基板的块状部分所固定。
在一实施例，对于所述鳍状晶体管结构，所述绝缘层也覆盖所述块状部分的端表面，以贴附到所述第一基板。
在一实施例，对于所述鳍状晶体管结构，所述绝缘层也覆盖所述多个鳍状结构在低于所述腰部位置的侧壁。
在一实施例，对于所述鳍状晶体管结构，所述多个鳍状结构的每一个具有在所述绝缘层上的第一端面以及与所述第一端面相对被所述栅极结构层覆盖的第二端面，其中对于所述多个鳍状结构的横截方向，所述第二端面比所述第一端面宽。
在一实施例，对于所述鳍状晶体管结构，从所述第一基板到所述多个鳍状结构的所述腰部位置的距离是所述多个鳍状结构的高度的一半或是高于一半。
在一实施例，对于所述鳍状晶体管结构，所述绝缘层是氧化物层、氮化物层或是介电层。
在一实施例，对于所述鳍状晶体管结构，在初始基板上设置有多个初始鳍状结构，所述多个初始鳍状结构之间的鳍间隔是预设，其中所述多个初始鳍状结构当作所述多个鳍状结构，相邻两个所述多个鳍状结构之间的距离等于所述鳍间隔。
在一实施例，对于所述鳍状晶体管结构，在初始基板上设置有多个初始鳍状结构，所述多个初始鳍状结构之间的鳍间隔是预设，其中所述多个初始鳍状结构的一部分当作所述多个鳍状结构，相邻两个所述多个鳍状结构之间的距离是所述鳍间隔的至少两倍。
在一实施例，本发明还提供一种制造鳍状晶体管元件的方法。此方法包括提供第一基板，所述基板上形成多个鳍状结构，介电层填入在所述多个鳍状结构的基部之间，绝缘层至少设置在所述多个鳍状结构的第一端面。将所述多个鳍状结构的所述第一端面设置在第二基板上。研磨所述第一基板及所述介电层，以暴露出所述多个鳍状结构，成为个别的多个单元。再移除所述介电层的一部分，其中所述介电层的剩余部分是支撑介电层，在所述多个鳍状结构的腰部位置将所述多个鳍状结构固定。形成栅极结构层在所述支撑介电层上以及覆盖所述多个鳍状结构的一部分。
在一实施例，对于所述制造鳍状晶体管元件的方法，所述多个鳍状结构是第一基板的一部分，且所述第一基板与所述绝缘层设置在所述基础基板上方。
在一实施例，对于所述制造鳍状晶体管元件的方法，所述支撑介电层的端部是由所述第一基板的块状部分所固定。
在一实施例，对于所述制造鳍状晶体管元件的方法，所述绝缘层也覆盖所述块状部分的端表面，以贴附到所述第一基板。
在一实施例，对于所述制造鳍状晶体管元件的方法，所述绝缘层也覆盖所述多个鳍状结构在低于所述腰部位置的侧壁。
在一实施例，对于所述制造鳍状晶体管元件的方法，所述多个鳍状结构的每一个具有在所述绝缘层上的第一端面以及与所述第一端面相对被所述栅极结构层覆盖的第二端面，其中对于所述多个鳍状结构的横截方向，所述第二端面比所述第一端面宽。
在一实施例，对于所述制造鳍状晶体管元件的方法，从所述第一基板到所述多个鳍状结构的所述腰部位置的距离是所述多个鳍状结构的高度的一半或是高于一半。
在一实施例，对于所述制造鳍状晶体管元件的方法，所述绝缘层是氧化物层、氮化物层或是介电层。
在一实施例，对于所述制造鳍状晶体管元件的方法，所述第一基板是先形成多个初始鳍状结构，且所述多个初始鳍状结构是所述多个鳍状结构。
在一实施例，对于所述制造鳍状晶体管元件的方法，所述第一基板是先形成多个初始鳍状结构，且在所述多个初始鳍状结构中当作虚置鳍的部分被移除，成为所述多个鳍状结构。
附图说明
包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。
图1A到图1F是本发明一实施例，制造鳍状晶体管元件的制造流程剖面结构示意图；
图2A到图2I是本发明一实施例，制造鳍状晶体管元件的制造流程剖面结构示意图；
图3是本发明一实施例，在鳍状晶体管制造中的鳍状结构的剖面结构示意图；
图4是本发明一实施例，在鳍状晶体管制造中的鳍状结构的剖面结构示意图；
图5是本发明一实施例，鳍状晶体管的横向剖面结构示意图；及
图6是本发明一实施例，鳍状晶体管的纵向剖面结构示意图。
附图标号说明
100、200:基板
102、202:氧化层
104、204:氮化层
106、206:沟槽
108、208:鳍状结构
110、110A:介电层
110B:支撑介电层
112、214:基板
114、218:空气隔离结构
208A:鳍状结构
208B:虚置的鳍状结构
210、210A、210B:介电层
210C:支撑介电层
212:绝缘层
230:鳍间隔
240:栅极结构层
242:内层介电层
244:间隙壁
具体实施方式
本发明是关于鳍状晶体管结构及其制造方法。本发明提出可以有效将空气的空间并入用以隔离鳍状结构的隔离结构中，当作隔离的一部分。由于空气的空间的介电常数是接近1，如此可以降低整体有效的介电常数，也如此至少可以减少寄生电容值。
以下举一些实施例来说明本发明，但是本发明不限于所举的多个实施例，且多个实施例之间也允许可能的适当结合。
图1A到图1F是本发明一实施例，制造鳍状晶体管元件的制造流程剖面结构示意图。参阅图1A，基板100被提供，用以在预定区域先形成鳍状结构108(Fin structure)。基板100例如是硅基板。要形成鳍状结构108前，例如先形氧化层102及氮化层104当作蚀刻基板100的保护作用。在一实施例中，基板100及氧化层102及氮化层104通过光刻与蚀刻工艺对基板100定义而移除一些基板100形成沟槽106。沟槽106之间的基板100构成初始的鳍状结构108。鳍状结构108之间的沟槽106的宽度是预定的大小。在一实施例，这些初始的鳍状结构108不会被移除一部分。因此，相邻二个鳍状结构108之间的隔离距离就是沟槽106的宽度。
参阅图1B，介电层110沉积过基板100，在其上方。介电层110例如氧化层。在一实施例，介电层110覆盖氮化层104以及仅填入沟槽106的下部，没有全部填满沟槽106。
参阅图1C，在一实施例，使用蚀刻工艺将介电层110的一部分移除。介电层110所剩余的部分成为介电层110A，其维持填入沟槽106的下部。同时，氮化层104也被移除，但是氧化层102例如可保留，后续可以当作绝缘层。氧化层102维持覆盖鳍状结构108的端面。于此，覆盖鳍状结构108在顶部的端面的宽度会大于覆盖鳍状结构108在底部的宽度。
参阅图1D，基板100与另一个基板112通过氧化层102接合。于此，这另一个基板112可以是硅基板，也可以不是硅基板。氧化层102当作基板100与基板112之间的绝缘层。氧化层102也会覆盖在基板100的块状部分，在基板100与基板112之间。
于此可注意的是，由于部分填满的沟槽106被基板112覆盖，而构成空气空间，即形成空气隔离结构114。空气空间在介电材料来看，就是空气隔离结构114，其介电常数接近于1。
参阅图1E，以图1D的状态为例，在一实施例可以将基板100与基板112倒置，如此使的基板100的背表面处于整体结构的上方。接着，研磨工艺施行在基板100的背表面，以移出基板100的一部分，而暴露出介电层110A以及鳍状结构108的另一端面。
参阅图1F，蚀刻工艺施行于介电层110A，移除一部分的介电层110A。介电层110A的剩余部形成支撑介电层110B。支撑介电层110B的端部固定黏附在基板100。支撑介电层110B也同时固定多个鳍状结构108，且位于鳍状结构108的腰部位置。支撑介电层110B的位置是相对于鳍状结构108腰部位置，从基板112到腰部位置的距离例如是鳍状结构108的高度的一半或是高于一半。鳍状结构108的厚度所产生的强度只要能够支撑鳍状结构108即可，不限于特定的厚度。
在如此半完成的结构，空气隔离结构114实质被形成，当作鳍状结构108之间的隔离。空气隔离结构114的介电常数接近于1，可以有效降低整体的介电常数，也因此减少寄生电容值。
在一实施例，空气隔离结构114的形成也可以有不同的方式，不限于图1A到图1F的实施例。图2A到图2I是本发明一实施例，制造鳍状晶体管元件的制造流程剖面结构示意图。
参阅图2A，在制造的开始阶段，其类似于图1A，在基板200上先形成鳍状结构208。在基板200的块状部分以及鳍状结构208的端面上也覆盖有氧化层202及氮化层204。鳍状结构208之间是沟槽206。
参阅图2B，在一实施例中，介电层210是填满全部的沟槽206。参阅图2C，先施行研磨工艺将介电层210的上部分移除而暴露出氮化层204。介电层210的剩余部分是介电层210A，其大致上填入全部的沟槽206。
参阅图2D，氮化层204被移除而暴露出氧化层202。参阅图2E，施行回蚀刻工艺移除氧化物，如此介电层210A的上部分被移除得到介电层210B。同时，氧化层202也会被移除而暴露出基板200。
参阅图2F，绝缘层212例如是氧化层再被形成于基板200的暴露表面，例如是通过热氧化工艺所形成。绝缘层212会与介电层210B接合。绝缘层212或覆盖鳍状结构208在图2E所示暴露的表面，包含部分的侧壁与端面。
参阅图2G，另一基板214覆盖过基板200，也就是在绝缘层212上。如此，空气隔离结构218形成在鳍状结构208之间，当作鳍状结构208之间的隔离结构。
参阅图2H，将基板214与基板200倒置，如此基板200在结构的上方，有利于研磨工艺的施行。研磨工艺将基板200的一部分磨除以暴露出介电层210B。
参阅图2I，进行氧化物的蚀刻工艺，以移除介电层210B的一部分，达到减厚的作用。剩余的介电层210B在结构上成为支撑介电层210C。本实施例的绝缘层212同时覆盖鳍状结构208对应空气隔离结构218的侧壁上。
再一实施例，图3是本发明一实施例，在鳍状晶体管制造中的鳍状结构的剖面结构示意图。参阅图3，相对于图1A或图2A的初始的鳍状结构108、208，其中一部分的鳍状结构108、208可以是虚置的。以图2A的初始的鳍状结构208为例，虚置的鳍状结构208B会被移除，而得到实际所要的鳍状结构208A。在这结构下，鳍状结构208A之间的间隔是大于设定的鳍状结构208之间的鳍间隔。就一般性的条件，鳍状结构208A之间的间隔是鳍间隔的两倍或是更大。
图4是本发明一实施例，在鳍状晶体管制造中的鳍状结构的剖面结构示意图。参阅图4，延续图3的结构，例如根据前述图2B到图2I的制造流程，可以得到类似于图2F的结构，但是鳍状结构208A之间的鳍间隔230，由于移除虚置的鳍状结构208B因此加大。
完成鳍状结构108、208与空气隔离结构114、218的结构后，其可以继续后续的制造流程。图5是本发明一实施例，鳍状晶体管的横向剖面结构示意图。
参阅图5，在一实施例以图1F的结构为例，其会先形内层介电层242，覆盖过基板100。其后再形成栅极结构层240在内层介电层242中，且覆盖鳍状结构108的暴露部分。于此，栅极结构层240如一般可知是包含栅极层以及栅极绝缘层，其制造的细部流程于此不予详细描述，本发明不限于如何制造栅极结构层240。
于此可以注意的是，基于本发明的制造流程，从结构上来看。鳍状结构108被栅极结构层240覆盖的端面的宽度是大于被氧化层102覆盖的端面的宽度。加大的宽度也可以增加栅极结构层240与鳍状结构108的接触面积，提升在栅极结构层240下的通道面积。
图6是本发明一实施例，鳍状晶体管的纵向剖面结构示意图。参阅图6，就整体电路的半导体结构，其一般会包含多段的鳍线延伸在一个鳍线的纵向方向。图6的剖面方向是图5的剖面方向垂直，其线状的鳍状结构108以两段为例。跨过鳍状结构108的栅极结构层240有多条。栅极结构层240也是以栅极线的结构，跨过鳍状结构108。在栅极结构层240的侧壁也可以形成间隙壁244。在间隙壁244之间是由内层介电层填满。空气隔离结构114也存在相邻的鳍状结构108之间。
本发明提出使用空气隔离结构114当作鳍状结构108之间的隔离，可以至少有效减少有效的介电常数，因此降低寄生电容值，提升鳍状晶体管的效率。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (20)

1.一种鳍状晶体管结构，其特征在于，该鳍状晶体管结构包括:
第一基板；
绝缘层，设置在所述第一基板上；
多个鳍状结构，设置在所述绝缘层上；
支撑介电层，在所述多个鳍状结构的腰部位置将所述多个鳍状结构固定，其中所述绝缘层和所述支撑介电层之间的每个鳍状结构的一部分暴露在空气的空间中；以及
栅极结构层，设置在所述支撑介电层上以及覆盖所述多个鳍状结构的一部分。
2.根据权利要求1所述鳍状晶体管结构，其特征在于，所述多个鳍状结构是第二基板的一部分，所述第二基板设置在所述绝缘层上且位于第一基板上方。
3.根据权利要求2所述鳍状晶体管结构，其特征在于，所述支撑介电层的端部是由所述第二基板的块状部分所固定。
4.根据权利要求3所述鳍状晶体管结构，其特征在于，所述绝缘层也覆盖所述块状部分的端表面，以贴附到所述第一基板。
5.根据权利要求1所述鳍状晶体管结构，其特征在于，所述绝缘层也覆盖所述多个鳍状结构在低于所述腰部位置的侧壁。
6.根据权利要求1所述鳍状晶体管结构，其特征在于，所述多个鳍状结构的每一个具有在所述绝缘层上的第一端面以及与所述第一端面相对被所述栅极结构层覆盖的第二端面，其中对于所述多个鳍状结构的横截方向，所述第二端面比所述第一端面宽。
7.根据权利要求1所述鳍状晶体管结构，其特征在于，从所述第一基板到所述多个鳍状结构的所述腰部位置的距离是所述多个鳍状结构的高度的一半或是高于一半。
8.根据权利要求1所述鳍状晶体管结构，其特征在于，所述绝缘层是氧化物层、氮化物层或是介电层。
9.根据权利要求1所述鳍状晶体管结构，其特征在于，在初始基板上设置有多个初始鳍状结构，所述多个初始鳍状结构之间的鳍间隔是预设，其中所述多个初始鳍状结构当作所述多个鳍状结构，相邻两个所述多个鳍状结构之间的距离等于所述鳍间隔。
10.根据权利要求1所述鳍状晶体管结构，其特征在于，在初始基板上设置有多个初始鳍状结构，所述多个初始鳍状结构之间的鳍间隔是预设，其中所述多个初始鳍状结构的一部分当作所述多个鳍状结构，相邻两个所述多个鳍状结构之间的距离是所述鳍间隔的至少两倍。
11.一种制造鳍状晶体管元件的方法，其特征在于，包括:
提供第一基板，所述第一基板上形成多个鳍状结构，介电层填入在所述多个鳍状结构的基部之间，绝缘层至少设置在所述多个鳍状结构的第一端面；
将所述多个鳍状结构的所述第一端面设置在第二基板上；
研磨所述第一基板及所述介电层，以暴露出所述多个鳍状结构，成为个别的多个单元；
再移除所述介电层的一部分，其中所述介电层的剩余部分是支撑介电层，在所述多个鳍状结构的腰部位置将所述多个鳍状结构固定，其中所述绝缘层和所述支撑介电层之间的每个鳍状结构的一部分暴露在空气的空间中；以及
形成栅极结构层在所述支撑介电层上以及覆盖所述多个鳍状结构的一部分。
12.根据权利要求11所述制造鳍状晶体管元件的方法，其特征在于，所述多个鳍状结构是所述第一基板的一部分，且所述第一基板与所述绝缘层设置在所述第二基板上方。
13.根据权利要求12所述制造鳍状晶体管元件的方法，其特征在于，所述支撑介电层的端部是由所述第一基板的块状部分所固定。
14.根据权利要求13所述制造鳍状晶体管元件的方法，其特征在于，所述绝缘层也覆盖所述块状部分的端表面，以贴附到所述第一基板。
15.根据权利要求11所述制造鳍状晶体管元件的方法，其特征在于，所述绝缘层也覆盖所述多个鳍状结构在低于所述腰部位置的侧壁。
16.根据权利要求11所述制造鳍状晶体管元件的方法，其特征在于，所述多个鳍状结构的每一个具有在所述绝缘层上的第一端面以及与所述第一端面相对被所述栅极结构层覆盖的第二端面，其中对于所述多个鳍状结构的横截方向，所述第二端面比所述第一端面宽。
17.根据权利要求11所述制造鳍状晶体管元件的方法，其特征在于，从所述第一基板到所述多个鳍状结构的所述腰部位置的距离是所述多个鳍状结构的高度的一半或是高于一半。
18.根据权利要求11所述制造鳍状晶体管元件的方法，其特征在于，所述绝缘层是氧化物层、氮化物层或是介电层。
19.根据权利要求11所述制造鳍状晶体管元件的方法，其特征在于，所述第一基板是先形成多个初始鳍状结构，且所述多个初始鳍状结构是所述多个鳍状结构。
20.根据权利要求11所述制造鳍状晶体管元件的方法，其特征在于，所述第一基板是先形成多个初始鳍状结构，且在所述多个初始鳍状结构中当作虚置鳍的部分被移除，成为所述多个鳍状结构。
CN201910948784.3A 2019-10-08 2019-10-08 鳍状晶体管结构及其制造方法 Active CN112635560B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201910948784.3A CN112635560B (zh) 2019-10-08 2019-10-08 鳍状晶体管结构及其制造方法
US16/699,474 US11417685B2 (en) 2019-10-08 2019-11-29 Fin transistor structure and fabrication method thereof
EP20173434.0A EP3806139A1 (en) 2019-10-08 2020-05-07 Fin transistor structure and fabrication method thereof
US17/844,067 US11721702B2 (en) 2019-10-08 2022-06-20 Fabrication method of fin transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910948784.3A CN112635560B (zh) 2019-10-08 2019-10-08 鳍状晶体管结构及其制造方法

Publications (2)

Publication Number Publication Date
CN112635560A CN112635560A (zh) 2021-04-09
CN112635560B true CN112635560B (zh) 2023-12-05

Family

ID=70680197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910948784.3A Active CN112635560B (zh) 2019-10-08 2019-10-08 鳍状晶体管结构及其制造方法

Country Status (3)

Country Link
US (2) US11417685B2 (zh)
EP (1) EP3806139A1 (zh)
CN (1) CN112635560B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1534745A (zh) * 2003-03-26 2004-10-06 ̨������·����ɷ����޹�˾ 多栅极晶体管的结构及其制造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613652B2 (en) 2001-03-14 2003-09-02 Chartered Semiconductor Manufacturing Ltd. Method for fabricating SOI devices with option of incorporating air-gap feature for better insulation and performance
US7224029B2 (en) * 2004-01-28 2007-05-29 International Business Machines Corporation Method and structure to create multiple device widths in FinFET technology in both bulk and SOI
US7300837B2 (en) 2004-04-30 2007-11-27 Taiwan Semiconductor Manufacturing Co., Ltd FinFET transistor device on SOI and method of fabrication
US7396732B2 (en) 2004-12-17 2008-07-08 Interuniversitair Microelektronica Centrum Vzw (Imec) Formation of deep trench airgaps and related applications
US7723805B2 (en) * 2006-01-10 2010-05-25 Freescale Semiconductor, Inc. Electronic device including a fin-type transistor structure and a process for forming the electronic device
US8912602B2 (en) 2009-04-14 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US8519481B2 (en) 2009-10-14 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Voids in STI regions for forming bulk FinFETs
US9112052B2 (en) * 2009-10-14 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Voids in STI regions for forming bulk FinFETs
US8395195B2 (en) * 2010-02-09 2013-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Bottom-notched SiGe FinFET formation using condensation
CN102157554A (zh) * 2010-02-12 2011-08-17 中国科学院微电子研究所 鳍式晶体管结构及其制作方法
US8637930B2 (en) 2011-10-13 2014-01-28 International Business Machines Company FinFET parasitic capacitance reduction using air gap
US8896067B2 (en) * 2013-01-08 2014-11-25 International Business Machines Corporation Method of forming finFET of variable channel width
US8895446B2 (en) * 2013-02-18 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Fin deformation modulation
US9252233B2 (en) * 2014-03-12 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Air-gap offset spacer in FinFET structure
DE112015006960T5 (de) 2015-09-25 2018-06-07 Intel Corporation Lang-kanal-mos-transistoren für kriechverlustarme anwendungen auf einem kurz-kanal-cmos-chip
CN105633167B (zh) 2015-12-07 2019-10-01 中国科学院微电子研究所 具有高质量外延层的半导体器件及其制造方法
CN106847893B (zh) * 2015-12-07 2020-05-08 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
KR102435521B1 (ko) * 2016-02-29 2022-08-23 삼성전자주식회사 반도체 소자
US9865504B2 (en) * 2016-03-04 2018-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US9691765B1 (en) * 2016-03-08 2017-06-27 International Business Machines Corporation Fin type field effect transistors with different pitches and substantially uniform fin reveal
US10256328B2 (en) * 2016-05-18 2019-04-09 International Business Machines Corporation Dummy dielectric fins for finFETs with silicon and silicon germanium channels
CN107887272B (zh) * 2016-09-30 2021-05-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10535652B2 (en) * 2016-10-27 2020-01-14 International Business Machines Corporation Fabrication of vertical fin field effect transistors having top air spacers and a self-aligned top junction
US9960275B1 (en) 2016-10-28 2018-05-01 Applied Materials, Inc. Method of fabricating air-gap spacer for N7/N5 finFET and beyond
US10109531B1 (en) * 2017-06-08 2018-10-23 United Microelectronics Corp. Semiconductor structure having a bump lower than a substrate base and a width of the bump larger than a width of fin shaped structures, and manufacturing method thereof
US11404319B2 (en) 2017-08-24 2022-08-02 Intel Corporation Vertically stacked finFETs and shared gate patterning
US10522409B2 (en) * 2017-08-31 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with dummy fin structure and method for forming the same
US10665666B2 (en) * 2017-12-08 2020-05-26 International Business Machines Corporation Method of forming III-V on insulator structure on semiconductor substrate
US10971391B2 (en) * 2018-06-13 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric gap fill
US11120997B2 (en) * 2018-08-31 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Surface treatment for etch tuning

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1534745A (zh) * 2003-03-26 2004-10-06 ̨������·����ɷ����޹�˾ 多栅极晶体管的结构及其制造方法

Also Published As

Publication number Publication date
US20210104554A1 (en) 2021-04-08
EP3806139A1 (en) 2021-04-14
US11417685B2 (en) 2022-08-16
US11721702B2 (en) 2023-08-08
US20220320147A1 (en) 2022-10-06
CN112635560A (zh) 2021-04-09

Similar Documents

Publication Publication Date Title
US9219068B2 (en) FinFET with dielectric isolation by silicon-on-nothing and method of fabrication
CN111418063B (zh) 具有集成高k金属控制栅的非易失性分裂栅存储器单元及制造方法
JP4149498B2 (ja) 集積回路装置およびその製造方法
US9941279B2 (en) Semiconductor structure having fins and method for manufacturing the same
US20210343735A1 (en) Floating gate test structure for embedded memory device
US20230345717A1 (en) Floating gate test structure for embedded memory device
CN116435360A (zh) 半导体元件及其制作方法
US20090127618A1 (en) Multi-fin field effect transistor
US7351616B2 (en) Semiconductor substrate, semiconductor device, method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
CN112635560B (zh) 鳍状晶体管结构及其制造方法
JP2001168288A (ja) 半導体装置
US6358816B1 (en) Method for uniform polish in microelectronic device
JP2007088312A (ja) 半導体装置
CN109244139B (zh) 半导体装置及其制造方法
CN111584638B (zh) 半导体结构
CN113611698B (zh) 半导体结构及其布局
CN109037318B (zh) 三维存储器件及其制造方法
CN116153781A (zh) 半导体鳍状结构截断工艺
KR20060046879A (ko) 멀티-브리지 채널형 모오스 트랜지스터의 제조 방법
CN114512441A (zh) 半导体元件及其制作方法
CN114334820A (zh) 鳍式场效应晶体管的截断工艺方法
CN113892178A (zh) 触点结构及其形成方法
KR20020036031A (ko) 선택적 성장 기법을 이용한 유사 소이 기판 제조방법
CN101005036A (zh) 半导体元件与其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant