CN113892178A - 触点结构及其形成方法 - Google Patents

触点结构及其形成方法 Download PDF

Info

Publication number
CN113892178A
CN113892178A CN202180002956.3A CN202180002956A CN113892178A CN 113892178 A CN113892178 A CN 113892178A CN 202180002956 A CN202180002956 A CN 202180002956A CN 113892178 A CN113892178 A CN 113892178A
Authority
CN
China
Prior art keywords
die
layer
stack
conductive
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180002956.3A
Other languages
English (en)
Inventor
王溢欢
苗利娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN113892178A publication Critical patent/CN113892178A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种半导体装置，包括第一管芯，第一管芯包括在第一管芯的背面上的第一区域中的第一叠层和在第一管芯的背面上的第二区域中的第二叠层。第一叠层具有比第二叠层数量更少的不同层。在第一管芯的背面上的第一区域中形成触点结构。触点结构延伸穿过第一叠层，并且被配置为将第一管芯的正面上的第一导电结构与第一管芯的背面上的第二导电结构导电连接。正面与背面相对。

Description

触点结构及其形成方法
技术领域
本申请描述了总体上涉及半导体装置和半导体装置的制造工艺的实施例。
背景技术
存储器装置通常包括存储器单元阵列和外围电路。在一些示例中，存储器单元阵列可形成在被称为阵列管芯的第一管芯上，且外围电路形成在被称为外围管芯的第二管芯上。可以键合阵列管芯和外围管芯以连接外围电路与存储器单元阵列。
发明内容
本公开内容的各方面提供了一种具有触点结构的半导体装置及其形成方法。
根据第一方面，提供了一种半导体装置。该半导体装置包括第一管芯。第一管芯包括在第一管芯的背面上的第一区域中的第一叠层和在第一管芯的背面上的第二区域中的第二叠层。第一叠层具有比第二叠层数量更少的不同层。在第一管芯的背面上的第一区域中形成触点结构。触点结构延伸穿过第一叠层，并且被配置为将第一管芯的正面上的第一导电结构与第一管芯的背面上的第二导电结构导电连接。正面与背面相对。
在一些实施例中，第一叠层依次包括第一层、替换层和第一绝缘层。第二叠层依次包括第一层、第二层、导电层、替换层和第一绝缘层。
在一些实施例中，第一层和替换层具有等同的蚀刻特性。第二层和第一层具有不同的蚀刻特性。导电层和第二层具有不同的蚀刻特性。在一些实施例中，第一层和替换层包括相同的导电材料。在一些实施例中，第一层包括掺杂硅，并且替换层包括掺杂硅。
在一些实施例中，触点结构包括导电部分和侧壁部分。导电部分被配置为与第一导电结构导电连接。侧壁部分被配置为将导电部分与第一叠层绝缘。
在一些实施例中，导电部分包括钨或铝中的至少一种。在一些实施例中，侧壁部分包括氧化硅、氮化硅、氧化锆、氧化铪、氧化铝或氧化钽中的至少一种。
在一些实施例中，半导体装置还包括在第一管芯的正面上的存储器单元和与第一管芯面对面键合的第二管芯。第二管芯包括衬底和形成在衬底的正面上的用于存储器单元的外围电路。在一些实施例中，存储器单元包括在第一管芯的正面上的交替的栅极层和第二绝缘层的第三叠层以及延伸穿过第三叠层的多个沟道结构。
在一些实施例中，半导体装置还包括与第一管芯面对面键合的第二管芯。第二管芯包括形成在第二管芯的正面上的存储器单元。外围电路形成在第一管芯的正面上以用于存储器单元。
根据本公开内容的第二方面，提供一种制造半导体装置的方法。该方法包括在第一区域中并从第一管芯的背面用替换层替换形成在第一管芯的背面上的叠层中的多个层。在背面上在替换层上方形成缓冲层。通过蚀刻缓冲层和替换层在第一区域中形成接触孔。接触孔露出形成在第一管芯的正面上的第一导电结构。正面与背面相对。
在一些实施例中，用替换层替换形成在第一管芯的背面上的叠层中的多个层还包括在第一区域中在叠层中形成凹槽，其中第一蚀刻停止层是凹槽的底部。沉积替换层，该替换层填充叠层中的凹槽并且从第一管芯的背面覆盖叠层。
在一些实施例中，用具有与叠层中的第一蚀刻停止层等同的蚀刻特性的替换层替换叠层中的多个层。在一些实施例中，替换层和第一蚀刻停止层具有相同的材料。
在一些实施例中，触点结构的绝缘部分形成在接触孔的侧壁上。形成触点结构的导电部分，该导电部分填充接触孔并与第一导电结构连接。
在一些实施例中，在接触孔的侧壁上形成触点结构的绝缘部分还包括在接触孔的侧壁和底部上沉积绝缘材料。从接触孔的底部去除绝缘材料。
在一些实施例中，在触点结构的背面上形成第二导电结构。第二导电结构经由触点结构与第一导电结构电耦接。
在一些实施例中，存储器单元形成在第一管芯的正面上。用于存储器单元的外围电路形成在第二管芯的正面上。第一管芯和第二管芯面对面键合。
根据第三方面，提供了一种存储器系统。该存储器系统包括半导体装置和被配置为控制半导体装置的操作的控制器。控制器与半导体装置连接。该半导体装置包括管芯，该管芯包括设置在管芯的背面上的触点结构。第一导电结构设置在管芯的正面上，并从管芯的正面与触点结构连接。正面与背面相对。第二导电结构设置在管芯的背面上，并且从管芯的背面与触点结构连接。触点结构被配置为将第一导电结构与第二导电结构导电连接。
附图说明
当结合附图阅读时，根据以下具体描述可以最好地理解本公开内容的各方面。注意，根据工业中的标准实践，各种特征没有按比例绘制。实际上，为了讨论的清楚，可以增加或减小各种特征的尺寸。
图1是根据本公开内容的示例性实施例的半导体装置的截面图。
图2A、2B、2C、2D、2E和2F是根据本公开内容的示例性实施例的半导体装置在各个中间制造步骤的截面图。
图3是根据本公开内容的实施例的用于制造示例性半导体装置的过程的流程图。
图4示出了根据本公开内容的一些示例的存储器系统装置的框图。
具体实施方式
以下公开内容提供了用于实现所提供的主题的不同特征的许多不同实施例或示例。下面描述部件和布置的具体示例以简化本公开内容。当然，这些仅仅是示例，而不是限制性的。例如，在以下描述中，第一特征形成在第二特征上方或上可包括其中第一和第二特征可直接接触的实施例，并且还可包括其中附加特征可形成在第一和第二特征之间使得第一和第二特征可不直接接触的实施例。此外，本公开内容可能在各种示例中重复附图标记和/或字母。这种重复是为了简单和清楚的目的，并且其本身不指定所讨论的各种实施例和/或配置之间的关系。
此外，为了便于描述，本文中可使用诸如“在……下方”、“在……下面”、“下”、“在……上方”、“上”等空间相关术语来描述一个元件或特征与图中所示的另一个元件或特征的关系。空间相对术语旨在包含除了图中所示的取向之外的使用或操作中的装置的不同取向。设备可以以其他方式定向(旋转90度或处于其他取向)，并且同样可以相应地解释本文使用的空间相关描述词。
半导体装置可以包括键合在一起的多个管芯。在一些制造技术中，在形成焊盘结构之前，可以在晶圆级对管芯进行键合。例如，包括多个第一管芯(例如，阵列管芯)的第一晶圆和包括多个第二管芯(外围管芯)的第二晶圆可以面对面地键合。然后，进一步处理键合的晶圆，例如，以在晶圆之一的背面上形成焊盘结构，该焊盘结构用于与外部电路接口连接。在一些示例中，在形成焊盘结构之后，可以将键合的晶圆锯切成芯片，并且每个芯片可以包括键合在一起的两个管芯(例如，阵列管芯和外围管芯)，并且焊盘结构形成在两个管芯中的一个管芯的背面上。
当焊盘结构形成在两个管芯中的一个管芯的背面上时，焊盘结构可以通过导电结构连接到形成在两个管芯的正面上的电路。一些导电结构通过在键合之前在管芯的正面上操作的处理步骤形成，并且一些导电结构通过在两个管芯中的一个的背面上操作的处理步骤形成。
根据本公开内容的一些方面，可从两个管芯中的一个的背面形成触点结构，触点结构可延伸穿过管芯的背面处的各个层，且可导电地连接设置在管芯的正面上的导电结构(例如，导电结构通过在管芯的正面上操作的处理步骤形成)。在一些示例中，各个层中的层是硅层，并且延伸穿过各层的触点结构被称为穿硅触点(through-silicon contact，TSC)结构。在以下描述中，使用TSC结构作为示例来说明形成触点结构的技术，且技术可用于形成延伸穿过不包括硅层的各个层的触点结构。
应注意，通常，例如存储器单元阵列、外围电路等的电路设置在管芯的正面(在一些示例中也称为前侧)上，且管芯的相对侧称为背面。正面和背面是管芯的相对侧。
为了便于描述，与管芯背面上的焊盘结构连接的TSC结构的端部称为TSC结构的背面，与管芯正面上的导电结构连接的TSC结构的端部称为TSC结构的正面。TSC结构因此可用作连接结构。
为了形成TSC结构，在一些示例中，通常在将导电金属材料沉积在穿硅通孔(through-silicon hole，TSH)中之前，通过从管芯的背面蚀刻穿过叠层来形成TSH。叠层可包括具有不同蚀刻特性(例如，不同蚀刻速率、蚀刻取向等)的不同材料。在形成TSH的蚀刻工艺期间，由于蚀刻特性的差异，TSH可能具有不平坦的侧壁，例如，在两种不同蚀刻特性的材料的界面处。
在一些示例中，TSH通常具有高的深宽比，并且TSH可能需要相对平滑的侧壁。TSH的不平坦侧壁对于进一步处理可能会成为问题。在一些示例中，由于其他处理要求，叠层可具有相当不同的蚀刻特性。在一个示例中，叠层包括绝缘层(第一层)、导电层(第二层)、用于蚀刻导电层的第二蚀刻停止层(第三层)、用于蚀刻第二蚀刻停止层的第一蚀刻停止层(第四层)等。通常，选择蚀刻停止层以在蚀刻特性上与被蚀刻的层具有相对大的差异。因此，叠层包括蚀刻特性差异相对较大的三个界面。具体而言，第一层和第二层在蚀刻特性上具有相对大的差异，第二层和第三层在蚀刻特性上具有相对大的差异，并且第三层和第四层在蚀刻特性上具有大的差异。由于四种不同材料的蚀刻特性的差异，在TSH的侧壁上的三个界面周围形成具有平滑蚀刻轮廓的TSH是具有挑战性的。
本公开内容的各方面提供了减少将由TSC结构延伸穿过的叠层中的不同材料的数量的技术，并且因此TSC结构可形成有相对平滑的侧壁轮廓。在示例中，将由TSC结构延伸穿过的叠层包括两层不同的材料，并且涉及一个界面。因此，在一些示例中，简化了用于形成TSH的蚀刻工艺，且更重要的是，更容易获得TSH的平滑的蚀刻轮廓。
图1是根据本公开内容的示例性实施例的半导体装置100的截面图。如图所示，半导体装置100可以包括第一管芯(或晶圆)D1。第一管芯D1具有背面和与背面相对的正面。第一管芯D1可以包括在第一管芯D1的背面上的第一区域108中的第一叠层101。第一管芯D1还可以包括在第一管芯D1的背面上的第二区域109中的第二叠层102。在一些示例中，第二叠层102与第一叠层101相邻，并且第二叠层102包括比第一叠层101更多的不同材料特性的层。第一管芯D1还可以包括至少一个穿硅触点(TSC)结构120，该至少一个TSC结构120形成在第一管芯D1的背面上的第一区域108中，并延伸穿过第一叠层101。至少一个TSC结构120被配置为将第一管芯D1的正面上的第一导电结构131与第一管芯D1的背面上的第二导电结构133导电连接。
在一些实施例中，第一叠层101依次包括第一层111(由111a示出，也称为第一蚀刻停止层)、替换层116(由116a示出)和第一绝缘层117(由117a示出)。第二叠层102依次包括第一层111(由111b示出)、第二层112(也称为第二蚀刻停止层)、导电层113、替换层116(由116b示出)和第一绝缘层117(由117b示出)。在一些实施例中，第一层111和替换层116具有等同的(例如，相似或相同的)蚀刻特性。第二层112和第一层111具有不同的蚀刻特性。导电层113和第二层112具有不同的蚀刻特性。
仍然参考图1，TSC结构120可包括导电部分121和侧壁部分123(也称为绝缘部分)。导电部分121被配置为与正面上的第一导电结构131和背面上的第二导电结构133导电连接。结果，第二导电结构133可经由TSC结构120电耦接到第一导电结构131。在一个示例中，第二导电结构133被配置为焊盘输出结构，并且导电部分121包括导电金属材料，诸如钨、铝等。注意，在一些示例中，第一导电结构131可以延伸到导电部分121中以增加第一导电结构131和导电部分121之间的接触面积。
TSC结构120的侧壁部分123被配置为将导电部分121与第一叠层101隔离。在示例中，侧壁部分123设置在导电部分121和第一叠层101之间。侧壁部分123因此可以用于将导电部分121与第一叠层101电分离。因此，侧壁部分123可以包括绝缘材料，诸如氧化硅、氮化硅、氧化锆、氧化铪、氧化铝、氧化钽等。
如图1所示，TSC结构120延伸穿过第一叠层101，包括第一绝缘层117、替换层116和第一层111。在一个实施例中，替换层116和第一层111包括不同的材料并且在其间具有界面。因此，TSC结构120延伸通过三层不同的材料和两个界面。在另一实施例中，替换层116和第一层111包括相同的导电材料，而没有蚀刻差异，因此不会由于蚀刻而导致不平坦的界面。因此，TSC结构120延伸穿过两层不同的材料和一个界面。例如，相同的导电材料可以是硅材料(例如，掺杂多晶硅、掺杂非晶硅或掺杂纳米硅)或导电金属材料。
此外，在一些实施例中，半导体装置100可以包括形成在第一管芯D1的背面上的屏蔽结构125。屏蔽结构125延伸穿过第一叠层101或第二叠层102中的至少一个。在图1的示例中，屏蔽结构125被布置在第一区域108和第二区域109的边界上。如图所示，屏蔽结构125可以具有高的深宽比。特别地，在一个示例中，在X-Y平面中，TSC结构120比屏蔽结构125宽。此外，屏蔽结构125可以包括绝缘材料，以便电隔离第二叠层102。在一个示例中，屏蔽结构125和TSC结构120的侧壁部分123可包括相同的绝缘材料。
仍参考图1，半导体装置100可进一步包括形成在第一管芯D1的正面上的存储器单元。在一些实施例中，存储器单元包括3D NAND存储器单元。在非限制性示例中，交替的字线层141(也称为栅极层)和第二绝缘层143的第三叠层103设置在第一管芯D1的正面上。第三叠层103可以包括阵列区域，至少一个沟道结构150形成在该阵列区域中并且延伸穿过第三叠层103。交替的字线层141和第二绝缘层143以及沟道结构150可以形成晶体管叠层，例如垂直存储器单元串。交替的字线层141和第二绝缘层143以及沟道结构150的阵列可形成垂直存储器单元串的阵列。在一些示例中，晶体管叠层可包括存储器单元和选择晶体管，例如一个或多个底部选择晶体管、一个或多个顶部选择晶体管等。在一些示例中，晶体管叠层还可包括一个或多个虚设选择晶体管。
第二绝缘层143可以包括一种或多种绝缘材料，例如氮化硅、氧化硅等。字线层141可包括材料的栅极叠层，例如高介电常数(高k)栅极绝缘体层、金属栅电极等。沟道结构150可以包括沟道层153(例如多晶硅)，其被一个或多个第三绝缘层155围绕，所述一个或多个第三绝缘层155例如隧穿层(例如氧化硅)、电荷俘获层(例如氮化硅)和阻挡层(例如氧化硅)，它们可以一起形成围绕沟道层153的氧化物-氮化物-氧化物(ONO)结构。沟道结构150还可以包括沟道层153内的空间151。空间151可以是空的或填充有绝缘材料。
在一个实施例中，第二区域109中的第一层111(由111b示出)被配置为源极连接层，该源极连接层用作公共源极线或者将沟道层153电连接到半导体装置100的源极区域。因此，去除一个或多个第三绝缘层155的一部分，使得第一层111与沟道层153直接接触。例如，这可以通过如申请人的共同未决专利申请17/113,662中公开的SWS技术来实现，该共同未决专利申请于2020年12月07日提交，题为“两步骤L形选择性外延生长(TWO-STEP L-SHAPED SELECTIVE EPITAXIAL GROWTH)”，其全部内容通过引用的方式结合于此。
此外，第三叠层103可以具有阶梯区域，在该阶梯区域处形成多个栅极触点结构145。栅极触点结构145连接到字线层141。
仍然参考图1，半导体装置100可以包括以面对面方式(电路侧是正面，而衬底侧是背面)经由键合界面180键合到第一管芯D1的第二管芯(或晶圆)D2。因此，第二管芯D2也具有正面和与正面相对的背面。第二管芯D2包括衬底188和形成在衬底188的正面上的用于存储器单元的外围电路(例如，地址译码器、驱动电路、感测放大器等)。注意，第一管芯D1最初包括衬底，在该衬底上方形成存储器单元。在一些示例中，在形成TSC结构120之前去除第一管芯D1的衬底。
第一管芯D1中的结构可经由第一管芯D1中的触点结构、第一管芯D1中的金属层(例如，171和172，示为171a、171n、172a、172n等)、键合界面180处的键合结构181(示为181a、181n等)、第二管芯D2中的金属层(例如，191，示为191a、191n等)和第二管芯D2中的触点结构(未示出)而与第二管芯D2中的结构电耦接。例如，沟道结构150可以经由金属层171n和172n、键合结构181n和金属层191n电连接到第二管芯D2中的外围电路的结构。类似地，第一导电结构131可经由金属层171a和172a、键合结构181a和金属层191a电连接到第二管芯D2中的外围电路的另一结构(例如，输入/输出电路)。因此，在一些示例中，第二导电结构133可经由TSC结构120和第一导电结构131电连接到输入/输出电路。
在图1的示例中，第一管芯D1包括存储器单元，且第二管芯D2包括外围电路。通常，第二管芯D2的外围电路可使存储器单元与外部电路接口连接。例如，外围电路经由第二导电结构133从外部电路接收指令，将控制信号提供到存储器单元，从存储器单元接收数据，且经由第二导电结构133将数据输出到外部电路。
在一些实施例中，半导体装置100可以包括多个阵列管芯(例如，第一管芯D1)和CMOS管芯(例如，第二管芯D2)。多个阵列管芯和CMOS管芯可堆叠并键合在一起。每个阵列管芯耦接到CMOS管芯，并且CMOS管芯可以以类似的方式单独地或一起驱动阵列管芯。此外，在一些实施例中，半导体装置100至少包括面对面键合的第一晶圆和第二晶圆。第一管芯D1与如D1的其他阵列管芯一起设置在第一晶圆上，而第二管芯D2与如D2的其他CMOS管芯一起设置在第二晶圆上。将第一晶圆与第二晶圆键合在一起，使得第一晶圆上的阵列管芯与第二晶圆上的对应CMOS管芯键合。
在替代实施例中，第二管芯D2可包括存储器单元，且第一管芯D1可包括用于存储器单元的外围电路(未示出)。类似地，外围电路经由第一管芯中的触点结构、第一管芯与第二管芯之间的键合界面以及第二管芯中的触点结构而与存储器单元耦接。特别地，第二导电结构133仍可设置在第一管芯D1的背面上，并经由第一导电结构131与外围电路的输入/输出电路耦接。
图2A、2B、2C、2D、2E和2F是根据本公开内容的示例性实施例的半导体装置100'在各个中间制造步骤的截面图。在一些实施例中，半导体装置100'最终可以变成半导体装置100。
如图所示，图2A中的半导体装置100'的实施例类似于图1中的半导体装置100的实施例。以上已经提供了描述，并且本文将重点针对差异给出解释。例如，半导体装置100'可以包括形成在第一管芯D1的背面上的第四叠层104。第四叠层104包括第一蚀刻停止层111、第二蚀刻停止层112和导电层113。第一导电结构131可以延伸进入第四叠层104达一定穿透深度。具体而言，在图2A的示例中，第一导电结构131延伸穿过第一蚀刻停止层111和第二蚀刻停止层112并延伸进入导电层113中。注意，第一导电结构131的穿透深度与和将来TSC结构(例如，图1中的TSC结构120)的接触面积有关，因此在其他示例中可以变化。
在一些实施例中，可以在第四叠层104的背面上形成硬掩模层114。可以在硬掩模层114的背面上形成光致抗蚀剂层115。图案化光致抗蚀剂层115，使得硬掩模层114的一部分在第一区域108中暴露。在一个示例中，硬掩模层114包括氧化硅、氮化硅或碳中的至少一种。
图2B示出了在将图案从光致抗蚀剂层115转移到硬掩模层114之后的半导体装置100'。该图案转移可以通过使用光致抗蚀剂层115作为蚀刻掩模蚀刻硬掩模层114的在第一区域108中暴露的部分来实现。然后去除光致抗蚀剂层115。结果，在第一区域108中暴露出导电层113的一部分。
图2C示出了在去除了导电层113的在第一区域108中暴露的部分之后的半导体装置100'。这可以通过使用硬掩模层114作为蚀刻掩模并使用第二蚀刻停止层112来确定蚀刻的终点而蚀刻导电层113的部分来实现。结果，第二蚀刻停止层112的一部分在第一区域108中暴露，并且在第四叠层104内形成凹槽107。在图2C的示例中，第一导电结构131也从背面暴露。如针对图2A所论述的，在其他示例中，第一导电结构131的穿透深度可以变化。因此，在其他示例中，第一导电结构131可以暴露或不暴露。
在图2D中，使用硬掩模层114作为蚀刻掩模蚀刻掉第二蚀刻停止层112的在第一区域108中暴露的部分，并且还去除硬掩模层114。注意，可以在蚀刻第二蚀刻停止层112的部分的同时或之后蚀刻硬掩模层114。例如，第二蚀刻停止层112可以包括氧化硅、氮化硅和/或类似材料。硬掩模层114可以包括氧化硅、氮化硅或碳中的至少一种。在一个实施例中，硬掩模层114与第二蚀刻停止层112都由氧化硅制成，使得可以在同一蚀刻工艺中蚀刻硬掩模层114与第二蚀刻停止层112的部分。在另一实施例中，硬掩模层114包括氧化硅，而第二蚀刻停止层112包括氮化硅。在示例中，在蚀刻硬掩模层114之前蚀刻第二蚀刻停止层112的部分。
注意，图2A-2D示出了在第一区域108中的第四叠层104中形成凹槽107的示例。应该理解，可以设计和执行其他图案化和/或蚀刻工艺以在第一区域108中形成凹槽107。
在图2E中，从第一管芯D1的背面形成替换层116。替换层116填充凹槽107并且从第一管芯D1的背面覆盖第四叠层104。在示例中，可以通过化学机械抛光(CMP)从第一管芯D1的背面平坦化替换层116。在一些实施例中，替换层116包括导电材料。例如，可以选择导电材料以使得替换层116和第一蚀刻停止层111具有等同的(例如，相似或相同的)蚀刻特性。在将来的蚀刻工艺期间，可以在替换层116与第一蚀刻停止层111之间的界面周围获得平滑的蚀刻轮廓。在一些实施例中，替换层116和第一蚀刻停止层111包括相同的导电材料并且没有界面形成在其间。例如，替换层116和第一蚀刻停止层111可以包括硅材料(例如，掺杂多晶硅、掺杂非晶硅或掺杂纳米硅)或导电金属材料。
仍然参考图2E，第一绝缘层117(也称为缓冲层)形成在替换层116的背面上。第一绝缘层117可以包括绝缘材料，例如氧化硅。第一绝缘层117可以用作缓冲层，并在将来的蚀刻工艺期间稳定蚀刻条件。
在图2F中，在第一区域108中形成至少一个穿硅通孔(TSH)126(也称为接触孔)。至少一个TSH 126延伸穿过第四叠层104的第一绝缘层117、替换层116和第一蚀刻停止层111。TSH 126从第一管芯D1的背面暴露第一导电结构131。在一些实施例中，开口127也可以形成在第一区域108中。TSH 126和开口127具有深度H。TSH 126具有宽度D1，开口127具有宽度D2。在一些示例中，D1可以大于D2。TSH 126和开口127可以使用光致抗蚀剂层118作为掩模在相同的图案化工艺中形成。此外，开口127在xz平面中的截面中可以具有高的深宽比。开口127可以是在y方向上延伸的沟槽。
虽然未示出，但是在一些实施例中，可以在TSH 126中形成诸如图1中的TSC结构120的穿硅触点(TSC)结构，并且该TSC结构接触第一导电结构131。在一些实施例中，TSC结构120的侧壁部分123形成在TSH 126的侧壁126'上，并且形成TSC结构120的导电部分121以填充TSH 126。例如，可以将绝缘材料沉积在TSH 126的侧壁126'和底部126"上。然后，从TSH126的底部126″去除绝缘材料，使得TSH 126的侧壁126'上的绝缘材料形成TSC结构120的侧壁部分123。注意，绝缘材料也可覆盖第一导电结构131的一部分，然后被去除。随后，沉积导电材料以填充TSH 126并形成TSC结构120的导电部分121。导电材料可过填充TSH 126，并且可使用CMP工艺来去除导电材料的过填充部分。
此外，在一些实施例中，可以在开口127中形成屏蔽结构，诸如图1中的屏蔽结构125。在一个实施例中，屏蔽结构125和TSC结构120的侧壁部分123包括相同的绝缘材料，并且在相同的沉积工艺中形成(注意，D1可大于D2)。在另一个实施例中，屏蔽结构125和TSC结构120的侧壁部分123在分开的工艺中形成，并且可以包括或可以不包括相同的材料。
注意，在图2F的示例中，开口127形成在第一区域108中，或者更精确地，形成在第一区域108和第二区域109的边界上。在另一示例中，开口127可以形成在第一区域108中而不在边界上。在另一示例中，开口127可以形成在第二区域109中，在或不在边界上。因此，TSH 126和开口127可以在分开的蚀刻工艺中形成。
图3是根据本公开内容的实施例的用于制造诸如图1中的半导体装置100的示例性半导体装置的过程300的流程图。
过程300开始于步骤S310，其中在第一区域中并从第一管芯的背面，用替换层替换在第一管芯的背面上形成的叠层中的多个层。在一些实施例中，为了用替换层替换多个层，在叠层中的第一区域中形成凹槽(例如，图2A-2D)。叠层的第一蚀刻停止层可以是凹槽的底部。然后，沉积替换层以填充叠层中的凹槽并且从第一管芯的背面覆盖叠层(例如，图2E)。
在一些实施例中，叠层包括第一蚀刻停止层、第二蚀刻停止层和导电层。在一些实施例中，形成凹槽包括基于掩模从第一管芯的背面蚀刻导电层的一部分和第二蚀刻停止层的一部分，使得第一蚀刻停止层被暴露。在一些实施例中，可以例如通过CMP来平坦化替换层的背面。在一些实施例中，用具有与叠层中的第一层等同(例如，相似或相同)的蚀刻特性的替换层替换叠层中的多个层。在示例中，替换层和第一蚀刻停止层具有相同的材料(例如，掺杂硅)。
然后，过程300进行到步骤S320：在替换层上方的背面上形成缓冲层(例如，图2E)。缓冲层可以包括绝缘材料。缓冲层可用于用作缓冲层，并在将来的蚀刻工艺期间稳定蚀刻条件。
在步骤S330，通过蚀刻缓冲层和替换层在第一区域中形成接触孔。接触孔露出形成在第一管芯的正面上的第一导电结构。正面与背面相对。例如，TSH可以形成在第一区域中(例如图2F)。
在一些实施例中，在接触孔中形成触点结构(例如TSC结构)。具体而言，触点结构的绝缘部分(也称为侧壁部分)形成在TSH的侧壁上，并且触点结构的导电部分形成为填充TSH并且接触第一导电结构。
在一些实施例中，绝缘材料沉积在TSH的侧壁和底部上。然后从TSH的底部去除绝缘材料，使得TSH侧壁上的绝缘材料形成TSC结构的侧壁部分。随后，沉积导电材料以填充TSH并形成TSC结构的导电部分。
在一些实施例中，在TSC结构的背面上形成第二导电结构。第二导电结构经由TSC结构与第一导电结构电耦接。第二导电结构可例如被配置为包括焊盘输出结构。
在一些实施例中，形成屏蔽结构，其延伸穿过缓冲层、替换层和第一蚀刻停止层。屏蔽结构可以包括绝缘材料。
在一些实施例中，存储器单元形成在第一管芯的正面上。用于存储器单元的外围电路形成在第二管芯的正面上。在示例中，第一管芯和第二管芯面对面键合，使得与第一管芯中的第一导电结构连接的第一键合结构键合到与第二管芯中的外围电路的输入/输出电路连接的第二键合结构。
注意，半导体装置100可以适合地用于存储器系统中。
图4示出了根据本公开内容的一些示例的存储器系统装置400的框图。存储器系统装置400包括一个或多个半导体存储器装置，例如半导体存储器装置411、412、413和414所示，它们分别与半导体装置100类似地配置。在一些示例中，存储器系统装置400是固态驱动器(SSD)。
存储器系统装置400可包括其他合适的部件。例如，存储器系统装置400包括如图4所示的耦接在一起的接口401和主控制器402。存储器系统装置400可包括将主控制器402与半导体存储器装置411-414耦接的总线420。此外，主控制器402分别与半导体存储器装置411-414连接，例如由相应控制线421、422、423和424所示。
接口401被适当地机械和电配置以在存储器系统装置400和主设备之间进行连接，并且可以用于在存储器系统装置400和主设备之间传送数据。
主控制器402被配置为将各个半导体存储器装置411-414连接到接口401以进行数据传输。例如，主控制器402被配置为分别向半导体存储器装置411-414提供启用/禁用信号，以便启动一个或多个半导体存储器装置411-414以进行数据传输。
主控制器402负责完成存储器系统装置400内的各种指令。例如，主控制器402可以执行坏块管理、错误检查和校正、垃圾收集等。
在一些实施例中，使用处理器芯片来实现主控制器402。在一些示例中，使用多个微控制器单元(MCU)来实现主控制器402。
如本文所使用的“装置”或“半导体装置”一般地指任何合适的装置，例如，存储器电路、具有形成在半导体芯片上的存储器电路的半导体芯片(或管芯)、具有形成在半导体晶圆上的多个半导体管芯的半导体晶圆、半导体芯片的叠层、包括组装在封装衬底上的一个或多个半导体芯片的半导体封装，等等。
本文所用的“衬底”一般是指根据本发明进行处理的物体。衬底可以包括装置的任何材料部分或结构，尤其是半导体或其他电子装置，并且可以例如是基底衬底结构，诸如半导体晶圆、中间掩模(reticle)、或在基底衬底结构上或覆盖基底衬底结构的诸如薄膜的层。因此，衬底不限于任何特定的基础结构、图案化或未图案化的下层或上覆层，而应理解为包括任何这样的层或基础结构以及层和/或基础结构的任何组合。本说明书可能涉及特定类型的衬底，但这仅是出于说明的目的。
衬底可以是任何合适的衬底，例如硅(Si)衬底、锗(Ge)衬底、硅锗(SiGe)衬底和/或绝缘体上硅(SOI)衬底。衬底可以包括半导体材料，例如，IV族半导体、III-V族化合物半导体或II-VI族氧化物半导体。IV族半导体可以包括Si、Ge或SiGe。衬底可以是块体晶圆或外延层。
以上概述了若干实施例的特征，使得本领域技术人员可以更好地理解本公开内容的各方面。本领域技术人员应当理解，他们可以容易地使用本公开内容作为基础来设计或修改用于执行本文介绍的实施例的相同目的和/或实现本文介绍的实施例的相同优点的其他过程和结构。本领域技术人员还应当认识到，这种等同构造并不脱离本公开内容的精神和范围，并且在不脱离本公开内容的精神和范围的情况下，他们可以在此进行各种改变、替换和变更。

Claims (20)

1.一种半导体装置，包括：
第一管芯，所述第一管芯包括：
在所述第一管芯的背面上的第一区域中的第一叠层和在所述第一管芯的背面上的第二区域中的第二叠层，所述第一叠层具有比所述第二叠层数量更少的不同层；以及
在所述第一管芯的背面上的第一区域中形成的触点结构，所述触点结构延伸穿过所述第一叠层，并且被配置为将所述第一管芯的正面上的第一导电结构与所述第一管芯的背面上的第二导电结构导电连接，所述正面与所述背面相对。
2.根据权利要求1所述的半导体装置，其中：
所述第一叠层依次包括第一层、替换层和第一绝缘层，并且
所述第二叠层依次包括所述第一层、第二层、导电层、所述替换层和所述第一绝缘层。
3.根据权利要求2所述的半导体装置，其中：
所述第一层和所述替换层具有等同的蚀刻特性，
所述第二层和所述第一层具有不同的蚀刻特性，并且
所述导电层和所述第二层具有不同的蚀刻特性。
4.根据权利要求2所述的半导体装置，其中：
所述第一层和所述替换层包括相同的导电材料。
5.根据权利要求2所述的半导体装置，其中：
所述第一层包括掺杂硅，并且
所述替换层包括掺杂硅。
6.根据权利要求1所述的半导体装置，其中：
所述触点结构包括导电部分和侧壁部分，
所述导电部分被配置为与所述第一导电结构导电连接，并且
所述侧壁部分被配置为将所述导电部分与所述第一叠层隔离。
7.根据权利要求6所述的半导体装置，其中：
所述导电部分包括钨或铝中的至少一种。
8.根据权利要求6所述的半导体装置，其中：
所述侧壁部分包括氧化硅、氮化硅、氧化锆、氧化铪、氧化铝或氧化钽中的至少一种。
9.根据权利要求1所述的半导体装置，还包括：
在所述第一管芯的正面上的存储器单元；以及
与所述第一管芯面对面键合的第二管芯，所述第二管芯包括衬底和形成在所述衬底的正面上的用于所述存储器单元的外围电路。
10.根据权利要求9所述的半导体装置，其中，所述存储器单元包括：
在所述第一管芯的正面上的交替的栅极层和第二绝缘层的第三叠层；以及
延伸穿过所述第三叠层的多个沟道结构。
11.根据权利要求1所述的半导体装置，还包括：
与所述第一管芯面对面键合的第二管芯，所述第二管芯包括形成在所述第二管芯的正面上的存储器单元；以及
形成在所述第一管芯的正面上的用于所述存储器单元的外围电路。
12.一种制造半导体装置的方法，所述方法包括：
在第一区域中并且从第一管芯的背面用替换层替换形成在所述第一管芯的背面上的叠层中的多个层；
在所述背面上、在所述替换层上方形成缓冲层；以及
通过蚀刻所述缓冲层和所述替换层在所述第一区域中形成接触孔，所述接触孔露出形成在所述第一管芯的正面上的第一导电结构，所述正面与所述背面相对。
13.根据权利要求12所述的方法，其中，用所述替换层替换形成在所述第一管芯的背面上的所述叠层中的所述多个层还包括：
在所述第一区域中、在所述叠层中形成凹槽，其中，第一蚀刻停止层是所述凹槽的底部；以及
沉积所述替换层，其填充所述叠层中的所述凹槽并且从所述第一管芯的背面覆盖所述叠层。
14.根据权利要求13所述的方法，还包括：
用具有与所述叠层中的所述第一蚀刻停止层等同的蚀刻特性的所述替换层替换所述叠层中的所述多个层。
15.根据权利要求14所述的方法，其中：
所述替换层和所述第一蚀刻停止层具有相同的材料。
16.根据权利要求12所述的方法，还包括：
在所述接触孔的侧壁上形成触点结构的绝缘部分；以及
形成所述触点结构的导电部分，所述导电部分填充所述接触孔并与所述第一导电结构连接。
17.根据权利要求16所述的方法，其中，在所述接触孔的侧壁上形成所述触点结构的绝缘部分还包括：
在所述接触孔的侧壁和底部上沉积绝缘材料；以及
从所述接触孔的底部去除所述绝缘材料。
18.根据权利要求16所述的方法，还包括：
在所述触点结构的背面上形成第二导电结构，所述第二导电结构经由所述触点结构与所述第一导电结构电耦接。
19.根据权利要求12所述的方法，还包括：
在所述第一管芯的正面上形成存储器单元；
在所述第二管芯的正面上形成用于所述存储器单元的外围电路；以及
将所述第一管芯和所述第二管芯面对面键合。
20.一种存储器系统，包括：
半导体装置，所述半导体装置包括：
管芯，所述管芯包括设置在所述管芯的背面上的触点结构；
第一导电结构，所述第一导电结构设置在所述管芯的正面上，并从所述管芯的正面与所述触点结构连接，所述正面与所述背面相对；以及
第二导电结构，所述第二导电结构设置在所述管芯的背面上，并且从所述管芯的背面与所述触点结构连接，其中，所述触点结构被配置为将所述第一导电结构与所述第二导电结构导电连接；以及
控制器，所述控制器被配置为控制所述半导体装置的操作，所述控制器与所述半导体装置连接。
CN202180002956.3A 2021-08-30 2021-08-30 触点结构及其形成方法 Pending CN113892178A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/115290 WO2023028744A1 (en) 2021-08-30 2021-08-30 Contact structure and method of forming the same

Publications (1)

Publication Number Publication Date
CN113892178A true CN113892178A (zh) 2022-01-04

Family

ID=79016696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180002956.3A Pending CN113892178A (zh) 2021-08-30 2021-08-30 触点结构及其形成方法

Country Status (6)

Country Link
US (1) US20230067727A1 (zh)
EP (1) EP4288996A4 (zh)
JP (1) JP2024510338A (zh)
KR (1) KR20230136222A (zh)
CN (1) CN113892178A (zh)
WO (1) WO2023028744A1 (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3264364B2 (ja) * 1997-01-21 2002-03-11 シャープ株式会社 液晶表示装置の製造方法
US7221034B2 (en) * 2004-02-27 2007-05-22 Infineon Technologies Ag Semiconductor structure including vias
US10892269B2 (en) * 2014-09-12 2021-01-12 Toshiba Memory Corporation Semiconductor memory device having a bonded circuit chip including a solid state drive controller connected to a control circuit
US11177271B2 (en) * 2017-09-14 2021-11-16 Micron Technology, Inc. Device, a method used in forming a circuit structure, a method used in forming an array of elevationally-extending transistors and a circuit structure adjacent thereto
CN111211133B (zh) * 2018-09-10 2021-03-30 长江存储科技有限责任公司 使用梳状路由结构以减少金属线装载的存储器件
US10553599B1 (en) * 2018-09-26 2020-02-04 Sandisk Technologies Llc Three-dimensional memory device containing drain select isolation structures and on-pitch channels and methods of making the same without an etch stop layer
US10957680B2 (en) * 2019-01-16 2021-03-23 Sandisk Technologies Llc Semiconductor die stacking using vertical interconnection by through-dielectric via structures and methods for making the same
US10804202B2 (en) * 2019-02-18 2020-10-13 Sandisk Technologies Llc Bonded assembly including a semiconductor-on-insulator die and methods for making the same
CN111758164B (zh) * 2020-04-14 2021-08-31 长江存储科技有限责任公司 三维存储器件和用于形成其的方法
EP4136675A4 (en) * 2020-04-14 2024-01-17 Yangtze Memory Technologies Co., Ltd. METHOD FOR PRODUCING A THREE-DIMENSIONAL STORAGE DEVICE WITH BACK SOURCE CONTACT
CN112204734A (zh) * 2020-09-02 2021-01-08 长江存储科技有限责任公司 半导体器件的焊盘结构
US11856765B2 (en) * 2021-05-11 2023-12-26 Sandisk Technologies Llc Three-dimensional memory device including low-k drain-select-level isolation structures and methods of forming the same

Also Published As

Publication number Publication date
US20230067727A1 (en) 2023-03-02
EP4288996A1 (en) 2023-12-13
KR20230136222A (ko) 2023-09-26
EP4288996A4 (en) 2024-07-17
WO2023028744A1 (en) 2023-03-09
JP2024510338A (ja) 2024-03-06

Similar Documents

Publication Publication Date Title
KR102671462B1 (ko) 후면 소스 콘택트를 가지는 3차원 메모리 디바이스
US11901313B2 (en) Methods for forming three-dimensional memory devices with supporting structure for staircase region
JP2023514283A (ja) バックサイドソースコンタクトを備える３次元メモリデバイスを形成するための方法
US11647632B2 (en) Three-dimensional memory devices with supporting structure for staircase region
US12010834B2 (en) Three-dimensional memory devices with stabilization structures between memory blocks and methods for forming the same
US10840125B2 (en) Memory structure and method for forming the same
US11387218B2 (en) Pad-out structure for semiconductor device and method of forming the same
US20220278062A1 (en) Semiconductor device and method of manufacturing the same
WO2023028744A1 (en) Contact structure and method of forming the same
CN113519055A (zh) 三维存储装置及其形成方法
US20230135326A1 (en) Semiconductor memory device and method for forming the same
US20240057326A1 (en) Semiconductor device and fabrication method therefor
US12021030B2 (en) Contact structure and method of forming the same
US12021126B2 (en) Method of forming top select gate trenches
US20240055353A1 (en) Contact structure and method of forming the same
US20240107759A1 (en) Memory system, semiconductor device and fabrication method therefor
US20240215236A1 (en) Three-dimensional nand memory device and method of forming the same
CN118119186A (zh) 用于去除阶梯区内的牺牲栅极线多晶硅的栅极线掩模设计
CN114175256A (zh) 用于形成半导体设备的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination