CN113539824A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN113539824A
CN113539824A CN202010305021.XA CN202010305021A CN113539824A CN 113539824 A CN113539824 A CN 113539824A CN 202010305021 A CN202010305021 A CN 202010305021A CN 113539824 A CN113539824 A CN 113539824A
Authority
CN
China
Prior art keywords
gate structure
forming
layer
oxygen
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010305021.XA
Other languages
English (en)
Inventor
朱建校
倪景华
陈雄斌
宋立军
曾笑梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010305021.XA priority Critical patent/CN113539824A/zh
Publication of CN113539824A publication Critical patent/CN113539824A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Abstract

一种半导体结构的形成方法，包括：提供基底，包括多个器件单元区以及位于相邻器件单元区之间的隔离区；在基底上形成初始器件栅极结构，初始器件栅极结构横跨多个器件单元区；去除位于隔离区的初始器件栅极结构，在初始器件栅极结构中形成隔离槽，沿初始器件栅极结构的延伸方向，隔离槽将初始器件栅极结构分割成多个器件栅极结构；对隔离槽侧壁露出的器件栅极结构进行缺陷修复处理；在缺陷修复处理后，在隔离槽内形成隔离结构。本发明通过进行缺陷修复处理，以减少器件栅极结构中的缺陷含量，从而提高半导体结构的电学性能。

Description

半导体结构的形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应晶体管(MOS晶体管)。随着集成电路制作技术的不断发展，半导体器件技术节点不断减小，半导体结构的几何尺寸遵循摩尔定律不断缩小。当半导体结构尺寸减小到一定程度时，各种因为半导体结构的物理极限所带来的二级效应相继出现，半导体结构的特征尺寸按比例缩小变得越来越困难。其中，在半导体制作领域，最具挑战性的是如何解决半导体结构漏电流大的问题。半导体结构的漏电流大，主要是由传统栅介质层厚度不断减小所引起的。
当前提出的解决方法是，采用高k栅介质材料代替传统的二氧化硅栅介质材料，并使用金属作为栅电极，以避免高k材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高k金属栅的引入，减小了半导体结构的漏电流。
发明内容
本发明实施例解决的问题是提供一种半导体结构的形成方法，提高半导体结构的电学性能。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括多个器件单元区以及位于相邻所述器件单元区之间的隔离区，所述基底上形成有初始器件栅极结构，所述初始器件栅极结构横跨多个所述器件单元区；去除位于所述隔离区的所述初始器件栅极结构，在所述初始器件栅极结构中形成隔离槽，沿所述初始器件栅极结构的延伸方向，所述隔离槽将所述初始器件栅极结构分割成多个器件栅极结构；对所述隔离槽侧壁露出的所述器件栅极结构进行缺陷修复处理；在所述缺陷修复处理后，在所述隔离槽内形成隔离结构。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的半导体结构的形成方法的技术方案中，形成横跨多个器件单元区的初始器件栅极结构后，去除位于所述隔离区的所述初始器件栅极结构，在所述初始器件栅极结构中形成隔离槽，以实现对初始器件栅极结构的切断，形成分立的器件栅极结构，并在形成器件栅极结构之后，对所述隔离槽侧壁露出的器件栅极结构进行缺陷修复处理；一方面，与先形成横跨多个器件单元区的初始伪栅结构，随后对初始伪栅结构进行切断以形成分立的伪栅结构，再将伪栅结构替换成器件栅结构的方案相比，本发明实施例有利于提高形成初始器件栅极结构的工艺窗口，相应提高了器件栅极结构的形成质量，另一方面，所述隔离槽通常通过刻蚀初始器件栅极结构的方式形成，且所述刻蚀工艺通常利用等离子体进行刻蚀，在所述刻蚀工艺的影响下，所述隔离槽侧壁所暴露出的器件栅极结构端部容易受损，从而在器件栅极结构中产生缺陷，因此，通过在所述隔离槽内形成隔离结构之前，先进行所述缺陷修复处理，以减少所述器件栅极结构中的缺陷含量；综上，通过对初始器件栅极结构进行切断，并对隔离槽侧壁露出的所述器件栅极结构进行缺陷修复处理，有利于提高半导体结构的电学性能。
可选方案中，对所述隔离槽侧壁露出的所述器件栅极结构进行缺陷修复处理的步骤包括：在所述隔离槽侧壁露出的所述器件栅极结构上形成氧吸附层；对所述氧吸附层进行退火处理；在所述退火处理后，去除所述氧吸附层。其中，刻蚀所述初始器件栅极结构时，刻蚀工艺所采用的等离子体通常包括含氧等离子体，氧离子容易渗入所述器件栅极结构中并在所述器件栅极结构中形成氧空位(oxygen vacancy)，因此，所述退火处理能够提供热驱动力，使得所述氧吸附层能够吸附所述器件栅极结构中的氧离子，以减少所述器件栅极结构中的氧空位含量，从而降低氧空位对半导体结构的电学性能的影响，相应有利于提高半导体结构的电学性能，例如：提高半导体结构的阈值电压性能以及阈值电压稳定性。
附图说明
图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图；
图5至图13是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
尽管高k金属栅极的引入能够在一定程度上改善半导体结构的电学性能，但是，目前所形成的半导体结构的电学性能仍有待提高。
现结合一种半导体结构的形成方法分析半导体结构的电学性能仍有待提高的原因。
图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1，提供基底，所述基底包括衬底10以及凸出于所述衬底10的鳍部11，所述衬底10包括多个器件单元区I以及位于相邻所述器件单元区I之间的隔离区II。
继续参考图1，形成横跨所述鳍部11的初始伪栅结构20，所述初始伪栅结构20覆盖所述鳍部11的部分顶部和部分侧壁，且所述初始伪栅结构20横跨所述多个器件单元区I。
形成所述初始伪栅结构20后，还包括：在所述初始伪栅结构20露出的衬底10上形成层间介质层(图未示)。
参考图2，形成所述层间介质层(图未示)后，去除位于所述隔离区II的初始伪栅结构20(如图1所示)，在所述初始伪栅结构20中形成隔离槽25，沿所述初始伪栅结构20的延伸方向，所述隔离槽25将所述初始伪栅结构20分割成多个伪栅结构21。
参考图3，在所述隔离槽25中形成隔离结构12。
参考图4，形成所述隔离结构12后，去除所述伪栅结构21(如图3所示)，在所述层间介质层(图未示)中形成栅极开口(图未示)；在所述栅极开口的底部和侧壁保形覆盖高k栅介质层31；形成保形覆盖所述高k栅介质层31的功函数层32；形成所述功函数层32后，形成填充所述栅极开口的栅电极层33，所述栅电极层33、功函数层32和高k栅介质层31用于构成金属栅极结构30。
随着集成电路特征尺寸持续减小，所述栅极开口的开口尺寸也越来越小，所述隔离槽25与相邻鳍部11的间距d(如图2所示)也越来越小，相应的，所述隔离结构12与相邻鳍部11的间距也越来越小。因此，在去除所述伪栅结构21的过程中，在所述隔离结构12与相邻鳍部11之间的区域(如图4中虚线框所示区域)中，所述伪栅结构21难以被去除干净，从而容易出现伪栅结构21的残留，进而影响对伪栅结构21的去除效果；或者，在形成金属栅极结构30的过程中，由于金属栅极结构30为薄膜堆叠(film stack)结构，从而导致金属栅极结构30在隔离结构12与相邻鳍部11之间的区域中的形成难度增大，从而影响金属栅极结构30的堆叠质量；或者，为了形成不同性能需求的器件，不同器件单元区I形成的功函数层32的材料或层数不同，因此，形成功函数层32的工艺通常包括依次形成的沉积工艺和刻蚀工艺，在形成功函数层32的刻蚀工艺过程中，在所述隔离结构12与相邻鳍部11之间的区域(如图4中虚线框所示区域)中，也容易出现功函数层32的残留。
而且，形成隔离槽25的制程包括光刻工艺，当在光刻工艺过程中发生套刻偏差(overlay shift)时，容易进一步减小部分器件单元区I中的隔离槽25与相邻鳍部11的间距d，或者，与所述鳍部11延伸方向相垂直的方向上，当所述隔离槽25的开口尺寸过大时，也容易导致部分器件单元区I中的隔离槽25与相邻鳍部11的间距d过小，所述间距d的减小会导致上述问题进一步恶化。
同理，形成鳍部11的制程也包括光刻工艺，当在光刻工艺过程中发生套刻偏差，从而导致所述鳍部11沿朝向所述隔离槽25的方向发生偏移时，也容易进一步减小部分器件单元区I中的隔离槽25与相邻鳍部11的间距d，从而导致上述问题进一步恶化。
综上，当采用对初始伪栅结构20进行切断的方案时，容易对半导体结构的性能产生不良影响。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括多个器件单元区以及位于相邻所述器件单元区之间的隔离区，所述基底上形成有初始器件栅极结构，所述初始器件栅极结构横跨多个所述器件单元区；去除位于所述隔离区的所述初始器件栅极结构，在所述初始器件栅极结构中形成隔离槽，沿所述初始器件栅极结构的延伸方向，所述隔离槽将所述初始器件栅极结构分割成多个器件栅极结构；对所述隔离槽侧壁露出的所述器件栅极结构进行缺陷修复处理；在所述缺陷修复处理后，在所述隔离槽内形成隔离结构。
本发明实施例在形成横跨多个器件单元区的初始器件栅极结构后，去除位于所述隔离区的所述初始器件栅极结构，在所述初始器件栅极结构中形成隔离槽，以实现对初始器件栅极结构的切断，形成分立的器件栅极结构，并在形成器件栅极结构之后，对所述隔离槽侧壁露出的器件栅极结构进行缺陷修复处理；一方面，与先形成横跨多个器件单元区的初始伪栅结构，随后对初始伪栅结构进行切断以形成分立的伪栅结构，再将伪栅结构替换成器件栅结构的方案相比，本发明实施例有利于提高形成初始器件栅极结构的工艺窗口，相应提高了器件栅极结构的形成质量，另一方面，所述隔离槽通常通过刻蚀初始器件栅极结构的方式形成，且所述刻蚀工艺通常利用等离子体进行刻蚀，在所述刻蚀工艺的影响下，所述隔离槽侧壁所暴露出的器件栅极结构端部容易受损，从而在器件栅极结构中产生缺陷，因此，通过在所述隔离槽内形成隔离结构之前，先进行所述缺陷修复处理，以减少所述器件栅极结构中的缺陷含量；综上，通过对初始器件栅极结构进行切断，并对隔离槽侧壁露出的所述器件栅极结构进行缺陷修复处理，有利于提高半导体结构的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图13是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
结合参考图5至图8，提供基底100，所述基底100包括多个器件单元区I以及位于相邻所述器件单元区I之间的隔离区II，所述基底100上形成有初始器件栅极结构205(如图8所示)，所述初始器件栅极结构205横跨多个所述器件单元区I。
本实施例中，所形成的半导体结构为鳍式场效应晶体管，因此所述基底100包括衬底110以及位于所述衬底110上多个分立的鳍部120，所述鳍部120位于所述器件单元区I中。
本实施例中，所述衬底110为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
本实施例中，所述鳍部120与衬底110为一体结构。在其他实施例中，所述鳍部也可以是外延生长于所述衬底上的半导体层，从而达到精确控制所述鳍部高度的目的。
因此，本实施例中，所述鳍部120的材料与所述衬底110的材料相同，所述鳍部120的材料为硅。在其他实施例中，所述鳍部的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟等适宜于形成鳍部的半导体材料，所述鳍部的材料也可以与所述衬底的材料不同。
在另一些实施例中，所述方法还可用于形成全包围栅极(gate-all-around，GAA)晶体管或平面晶体管。
与所述鳍部120延伸方向相垂直的方向上，所述基底100包括多个器件单元区I以及位于相邻所述器件单元区I之间的隔离区II，所述器件单元区I用于形成晶体管，所述隔离区II作为切断(cut)区，用于定义后续初始器件栅极结构205的断开位置，从而获得多个分立的器件栅极结构。也就是说，沿所述初始器件栅极结构205的延伸方向上，形成于同一器件单元区I上的晶体管共用同一器件栅极结构。
需要说明的是，所述鳍部120露出的衬底110上还形成有隔离层101，所述隔离层101覆盖所述鳍部120的部分侧壁，且隔离层101的顶部低于所述鳍部120的顶部。
所述隔离层101用于作为浅沟槽隔离结构(shallow trench isolation，STI)，所述隔离层101用于对相邻晶体管起到隔离作用。本实施例中，所述隔离层101的材料为氧化硅。在其他实施例中，所述隔离层的材料还可以是氮化硅或氮氧化硅等其他绝缘材料。
所述初始器件栅极结构205用于经刻蚀后形成器件栅极结构，并在相邻器件栅极结构之间形成隔离槽，从而获得分立的器件栅极结构。具体地，所述初始器件栅极结构205横跨多个所述器件单元区I的所述鳍部120，且覆盖所述鳍部120的部分顶部和部分侧壁。
本实施例中，所述初始器件栅极结构205为初始金属栅极结构，用于为后续形成金属栅极结构做准备，因此，所述初始器件栅极结构205包括高k栅介质层210、覆盖所述高k栅介质层210的功函数层220、以及覆盖所述功函数层220的栅电极层230。
所述高k栅介质层210的材料为高k介质材料。其中，高k介质材料是指相对介电常数大于氧化硅相对介电常数的介质材料。本实施例中，所述高k栅介质层210的材料为HfO2。在其他实施例中，所述高k栅介质层的材料还可以选自ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO或Al2O3等。
所述功函数层220用于调节所形成晶体管的阈值电压。
当所形成晶体管为PMOS时，所述功函数层220为P型功函数层，即所述功函数层220的材料为P型功函数材料。所述功函数层220的材料功函数范围为5.1ev至5.5ev，例如，5.2ev、5.3ev或5.4ev；所述功函数层220的材料包括TiN、TaN、TaSiN、TaAlN和TiAlN中的一种或几种。
当所形成晶体管为NMOS时，所述功函数层220为N型功函数层，即所述功函数层220的材料为N型功函数材料。所述功函数层220的材料功函数范围为3.9ev至4.5ev，例如为4ev、4.1ev或4.3ev；所述功函数层220的材料包括TiAl、Mo、MoN、AlN和TiAlC中的一种或几种。
在金属栅极结构中，所述栅电极层230用于作为电极，用于实现金属栅极结构与外部电路的电连接。本实施例中，所述栅电极层230的材料为W。在其他实施例中，所述栅电极层230的材料还可以为Al、Cu、Ag、Au、Pt、Ni或Ti等。
本实施例中，所述初始器件栅极结构205为薄膜堆叠(film stack)结构，通过使所述初始器件栅极结构205横跨多个器件单元区I，这增大了形成初始器件栅极结构205的工艺窗口，从而提高了初始器件栅极结构205的形成质量，这相应有利于提高后续器件栅极结构的形成质量。尤其是，所述初始器件栅极结构205为薄膜堆叠结构，且随着集成电路特征尺寸持续减小，提升初始器件栅极结构205的形成质量的效果显著。
本实施例中，所述初始器件栅极结构205通常采用后形成高k栅介质层后形成金属栅极(high k last metal gate last)工艺所形成，也就是说，在形成所述初始器件栅极结构205之前，所述初始器件栅极结构205的位置处形成有伪栅结构，所述伪栅结构用于为所述初始器件栅极结构205的形成占据空间位置。通过使所述初始器件栅极结构205横跨多个所述器件单元区I，在去除所述伪栅结构时，能够改善伪栅结构残留的问题。
因此，结合参考图5至图7，图5是沿垂直于鳍部侧壁方向的剖面图，图6是沿鳍部延伸方向的剖面图，图7是基于图6的剖面图，在所述基底100上形成初始器件栅极结构205之前，所述形成方法还包括：在所述基底100上形成伪栅结构80，所述伪栅结构80横跨多个所述器件单元区I；在所述伪栅结构80露出的基底100上形成层间介质层102，所述层间介质层102露出所述伪栅结构80的顶部；去除所述伪栅结构80，在所述层间介质层102中形成栅极开口103。
本实施例中，与所述鳍部120延伸方向相垂直的方向上，所述栅极开口103横跨多个所述器件单元区I，且露出所述多个所述器件单元区I中的所述鳍部120。
相应的，所述初始器件栅极结构205形成于所述栅极开口103中。
需要说明的是，与所述鳍部120延伸方向相垂直的方向上，所述栅极开口103横跨多个所述器件单元区I，所述栅极开口103的开口尺寸较大，相邻两个器件单元区I之间的空间较大，在去除所述伪栅结构80时，有利于将所述伪栅结构80去除干净，从而改善伪栅结构21残留的问题。而且，为了形成不同性能需求的器件，不同器件单元区I形成的功函数层220的材料或层数不同，形成功函数层220的工艺通常包括依次形成的沉积工艺和刻蚀工艺，由于相邻两个器件单元区I之间的空间较大，因此，在形成功函数层220的刻蚀工艺过程中，发生功函数层220残留问题概率也较低。
参考图9，去除位于所述隔离区II的所述初始器件栅极结构205(如图8所示)，在所述初始器件栅极结构205中形成隔离槽250，沿所述初始器件栅极结构205的延伸方向，所述隔离槽250将所述初始器件栅极结构205分割成多个器件栅极结构200。
通过去除位于所述隔离区II的所述初始器件栅极结构205，从而在所述初始器件栅极结构205的延伸方向上，实现对初始器件栅极结构205的切断处理，进而形成多个分立的器件栅极结构200，且使得同一器件单元区I上的晶体管共用同一器件栅极结构200。
与先形成横跨多个器件单元区的初始伪栅结构，随后对隔离区的初始伪栅结构进行切割，形成分立伪栅结构以及位于相邻伪栅结构之间的隔离槽，并在隔离槽中形成隔离结构之后，再将伪栅结构替换为器件栅极结构的方案相比，本实施例先形成了初始器件栅极结构205，再对初始器件栅极结构205进行切断以形成器件栅极结构200，这提高了形成初始器件栅极结构205的工艺窗口，能够避免器件栅极结构200在隔离槽250与相邻鳍部120之间区域(如图11中虚线框所示区域)中的形成质量差的问题，这提高了器件栅极结构200的形成质量和性能，从而有利于提高半导体结构的性能。而且，上述方法的工艺兼容性较高，对晶体管的性能产生负面影响的概率低。
本实施例中，采用干法刻蚀工艺(例如，各向异性的干法刻蚀工艺)，刻蚀位于所述隔离区II的所述初始器件栅极结构205。
干法刻蚀工艺具有各向异性的刻蚀特性，具有较好的刻蚀剖面控制性，通过选用干法刻蚀工艺，有利于提高所述隔离槽250的侧壁平整度，且易于控制所述隔离槽250的宽度(未标示)。其中，所述隔离槽250的宽度指的是：沿平行于所述基底100表面且与所述鳍部120延伸方向相垂直的方向上，所述隔离槽250的开口尺寸。
具体地，所述干法刻蚀工艺为等离子体干法刻蚀工艺，所述干法刻蚀工艺采用的刻蚀气体包括含氧气体、含氟气体和含氯气体。
本实施例中，形成所述隔离槽250的步骤包括：在所述器件单元区I的初始器件栅极结构205上形成掩膜层(图未示)，所述掩膜层内形成有掩膜开口(图未示)；以所述掩膜层为掩膜，刻蚀所述掩膜开口露出的初始器件栅极结构205，形成隔离槽250。
所述掩膜层用于作为刻蚀所述初始器件栅极结构205的掩膜，所述掩膜开口用于定义隔离槽250的形状、位置和尺寸。
本实施例中，所述掩膜层的材料为硬掩膜(hard mask，HM)材料，以满足对图形的转移精度的要求，所述掩膜层的材料包括氧化硅、氮化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。
具体地，所述掩膜层的材料为氮化硅。氮化硅的硬度和致密度较高，有利于提高所述掩膜层用于作为刻蚀掩膜的效果，而且氮化硅材料具有较高的工艺兼容性。
在其他实施例中，所述掩膜层的材料也可以为光刻胶。
需要说明的是，所述初始器件栅极结构205为初始金属栅极结构，相应的，所述器件栅极结构200为金属栅极结构，所述器件栅极结构200包括高k栅介质层210、覆盖所述高k栅介质层210的功函数层220、以及覆盖所述功函数层220的栅电极层230。
结合参考图10至图12，对所述隔离槽250侧壁露出的所述器件栅极结构200行缺陷修复处理，所述缺陷修复处理适于减少所述器件栅极结构200中的氧空位含量。
所述隔离槽250通过刻蚀初始器件栅极结构205的方式形成，且所述刻蚀工艺通常利用等离子体进行刻蚀，在所述刻蚀工艺的影响下，所述隔离槽250侧壁所暴露出的器件栅极结构200端部容易受损，从而在器件栅极结构200中产生缺陷，因此，通过进行所述缺陷修复处理，以减少所述器件栅极结构200中的缺陷含量，从而提高半导体结构的电学性能。
为此，通过对初始器件栅极结构205(如图8所示)进行切断，并结合缺陷修复处理，使得半导体结构的电学性能得以提高。
本实施例中，所述缺陷修复处理适于减少所述器件栅极结构200中的氧空位含量。
刻蚀所述初始器件栅极结构205时，刻蚀工艺采用的刻蚀气体包括含氧气体，即刻蚀工艺所采用的等离子体通常包括含氧等离子体，氧离子容易渗入所述器件栅极结构200中并在所述器件栅极结构200中形成氧空位(oxygen vacancy)，因此，通过进行所述缺陷修复处理，以减少所述器件栅极结构200中的氧空位含量，从而降低氧空位对半导体结构的电学性能的影响，相应有利于提高半导体结构的电学性能。
例如，当所述器件栅极结构200中具有氧空位缺陷时，容易导致半导体结构的阈值电压发生偏移，因此，通过减少所述器件栅极结构200中的氧空位含量，有利于提高半导体结构的阈值电压性能以及阈值电压稳定性。
具体地，对所述隔离槽250侧壁露出的所述器件栅极结构200行缺陷修复处理的步骤包括：如图10所示，在所述隔离槽250侧壁露出的所述器件栅极结构200上形成氧吸附层300；如图11所示，对所述氧吸附层300进行退火处理400。
所述退火处理能够提供热驱动力，使得所述氧吸附层300能够吸附所述器件栅极结构200中的氧离子，从而减少所述器件栅极结构200中的氧空位含量。
尤其是，所述高k栅介质层210的质量对半导体结构的电学性能的影响较大，通过所述缺陷修复处理，以减少所述高k栅介质层210中的氧空位含量，从而显著改善半导体结构的电学性能。
而且，所述退火处理400自身还能够起到修复晶格损伤的作用，从而有利于改善所述器件栅极结构200中的晶格缺陷。
所述氧吸附层300对氧离子具有吸附作用，所述氧吸附层300用于在退火处理的过程中，吸附所述器件栅极结构200中的氧离子，从而减少所述器件栅极结构200中的氧空位含量。
其中，为了保证所述氧吸附层300对氧离子的吸附作用，所述氧吸附层300的材料中具有悬挂键，且所述氧吸附层300的材料中不含有氧，从而防止所述氧吸附层300中的氧扩散至所述器件栅极结构200中。
本实施例中，所述氧吸附层300的材料包括非晶硅、非晶锗、非晶砷化镓、非晶硫化砷、非晶硒、非晶碳化物和非晶氮化物中的一种或多种。
作为一种示例，所述氧吸附层300的材料为非晶硅。非晶硅中含有较多的悬挂键，非晶硅具有良好的吸附氧离子的效果。而且，非晶硅易于形成，且非晶硅具有较好的工艺兼容性。
需要说明的是，所述氧吸附层300的厚度不宜过小，也不宜过大。如果所述氧吸附层300的厚度过小，则所述氧吸附层300用于吸附所述器件栅极结构200中的氧离子的能力有限，从而难以显著减少所述器件栅极结构200中的氧空位含量，不利于半导体结构的电学性能的提高，而且，所述氧吸附层300的厚度过小还会导致其厚度均一性较差，相应也会导致所述氧吸附层300用于吸附所述器件栅极结构200中的氧离子的效果变差；如果所述氧吸附层300的厚度过大，则后续去除所述氧吸附层300所需的工艺时间较长，而且，当所述氧吸附层300的厚度过大时，还容易导致所述隔离槽250的相对侧壁上的氧吸附层300相接触，从而增大后续去除所述氧吸附层300的难度。为此，本实施例中，所述氧吸附层300的厚度为20埃米
Figure BDA0002455468060000111
至60埃米。例如，所述氧吸附层300的厚度为30埃米、40埃米或50埃米。
本实施例中，采用原子层沉积工艺，形成所述氧吸附层300。原子层沉积工艺是以单原子层形式逐层沉积形成薄膜，该工艺具有较强的填隙能力和台阶覆盖能力，有利于提高所述氧吸附层300的形成质量和厚度均一性，且降低对所述氧吸附层300厚度的控制难度。随着集成电路特征尺寸持续减小，原子层沉积工艺称为一种常用的沉积工艺，以提高所述氧吸附层300的保形覆盖效果。
相应的，形成所述氧吸附层300后，所述氧吸附层300保形覆盖所述隔离槽250的底部和侧壁、以及所述器件栅极结构200的顶部。
在其他实施例中，根据实际工艺情况，也可以采用化学气相沉积工艺形成所述氧吸附层。
所述退火处理用于提供热驱动力，从而驱动所述氧吸附层300自所述隔离槽250侧壁露出的所述器件栅极结构200表面，吸附所述器件栅极结构200中的氧离子。具体地，氧离子能够受到热驱动力的影响而从所述器件栅极结构200中释出，并由所述氧吸附层300吸附。
本实施例中，所述退火处理的工艺为快速热退火工艺。快速热退火工艺能够在较短的时间内达到较高的工艺温度，从而提供较高的热预算(thermal budget)，进而实现所述缺陷修复处理的修复效果。
需要说明的是，所述退火处理的工艺温度不宜过高，也不宜过低。如果所述退火处理的工艺温度过高，所述基底100内的掺杂离子容易发生浓度再分布，而且，容易导致所述高k栅介质层210形成晶化，从而影响半导体结构的电学性能；如果所述退火处理的工艺温度过低，则难以提供较高的热预算，从而导致所述陷修复处理的修复效果较差，不利于半导体结构的电学性能的提高。为此，本实施例中，所述退火处理的工艺温度为850摄氏度至1050摄氏度。例如，所述退火处理的工艺温度为950摄氏度。
在其他实施例中，也可以采用尖峰退火工艺、激光退火工艺或闪光退火工艺进行所述退火处理。
本实施例中，对所述隔离槽250侧壁露出的所述器件栅极结构200行缺陷修复处理的步骤还包括：如图12所示，在所述退火处理400(如图11所示)后，去除所述氧吸附层300(如图13所示)。
本实施例中，采用湿法刻蚀工艺，去除所述氧吸附层300。
通过采用湿法刻蚀工艺，从而在去除所述氧吸附层300的过程中，避免所述器件栅极结构200再次受到等离子体损伤。
具体地，所述氧吸附层300的材料为非晶硅，湿法刻蚀工艺的刻蚀溶液为氢氧化铵溶液或四甲基氢氧化铵溶液。
需要说明的是，所述刻蚀溶液的温度不宜过低，也不宜过高。如果所述刻蚀溶液的温度过低，则容易导致对所述氧吸附层300的去除速率过慢，从而导致制造效率的下降；如果所述刻蚀溶液的温度过高，则容易降低所述氧吸附层300与其他膜层的刻蚀选择比，从而容易对所述器件栅极结构200、层间介质层102(如图7所示)或隔离层101造成损伤。为此，本实施例中，所述刻蚀溶液的温度为40摄氏度至80摄氏度。例如，所述刻蚀溶液的温度为50摄氏度至60摄氏度。
还需要说明的是，所述湿法刻蚀工艺的工艺时间不宜过短，也不宜过长。如果工艺时间过短，则难以将所述氧吸附层300去除干净，不利于半导体结构的电学性能的提高；如果工艺时间过长，在去除所述氧吸附层300后，反而容易对所述器件栅极结构200、层间介质层102(如图7所示)或隔离层101造成损伤。为此，本实施例中，所述湿法刻蚀工艺的工艺时间为1分钟至3分钟。例如，所述湿法刻蚀工艺的工艺时间为2分钟。
在其他实施例中，也可以采用干法刻蚀工艺，去除部分厚度的所述氧吸附层，去除部分厚度的所述氧吸附层后，采用湿法刻蚀工艺，去除剩余厚度的所述氧吸附层。干法刻蚀工艺能够实现较快的去除速率。
参考图13，在所述缺陷修复处理后，在所述隔离槽250(如图12所示)内形成隔离结构150。
所述隔离结构150用于实现相邻所述器件栅极结构200的电隔离。
因此，所述隔离结构150的材料为绝缘材料。本实施例中，所述隔离结构150的材料为氮化硅。氮化硅的致密度较高，通过选用氮化硅，有利于提高隔离结构260对器件栅极结构200的保护作用。在其他实施例中，所述隔离结构的材料还可以为氧化硅或氮氧化硅等其他介质材料。
具体地，形成所述隔离结构150的步骤包括：在所述隔离槽250内填充隔离材料层，所述隔离材料层还覆盖所述器件栅极结构200顶部；对所述隔离材料层进行平坦化处理，去除高于所述器件栅极结构200顶部的隔离材料层，保留所述隔离槽250内的剩余所述隔离材料层作为所述隔离结构150。
本实施例中，根据工艺需求，可以采用原子层沉积工艺或化学气相沉积工艺，在所述隔离槽250内填充隔离材料层。
本实施例中，所述平坦化处理采用的工艺为化学机械研磨工艺。
所述栅电极层230的材料为金属材料，因此，在化学机械研磨工艺的步骤中，易于以所述栅电极层230顶部作为研磨停止位置，去除高于所述栅电极层230顶部的隔离材料层。相应的，形成所述隔离结构150后，所述隔离结构150顶部和栅电极层230顶部相齐平。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括多个器件单元区以及位于相邻所述器件单元区之间的隔离区，所述基底上形成有初始器件栅极结构，所述初始器件栅极结构横跨多个所述器件单元区；
去除位于所述隔离区的所述初始器件栅极结构，在所述初始器件栅极结构中形成隔离槽，沿所述初始器件栅极结构的延伸方向，所述隔离槽将所述初始器件栅极结构分割成多个器件栅极结构；
对所述隔离槽侧壁露出的所述器件栅极结构进行缺陷修复处理；
在所述缺陷修复处理后，在所述隔离槽内形成隔离结构。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述隔离槽侧壁露出的所述器件栅极结构进行缺陷修复处理的步骤包括：
在所述隔离槽侧壁露出的所述器件栅极结构上形成氧吸附层；
对所述氧吸附层进行退火处理；
在所述退火处理后，去除所述氧吸附层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，在所述隔离槽侧壁露出的所述器件栅极结构上形成氧吸附层的步骤中，所述氧吸附层的材料包括非晶硅、非晶锗、非晶砷化镓、非晶硫化砷、非晶硒、非晶碳化物和非晶氮化物中的一种或多种。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，在所述隔离槽侧壁露出的所述器件栅极结构上形成氧吸附层的步骤中，所述氧吸附层的厚度为20埃米至60埃米。
5.如权利要求2所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺或化学气相沉积工艺，形成所述氧吸附层。
6.如权利要求2所述的半导体结构的形成方法，其特征在于，对所述氧吸附层进行退火处理的步骤中，所述退火处理的工艺为快速热退火工艺、尖峰退火工艺激光退火工艺或闪光退火工艺。
7.如权利要求2所述的半导体结构的形成方法，其特征在于，对所述氧吸附层进行退火处理的步骤中，所述退火处理的工艺温度为850摄氏度至1050摄氏度。
8.如权利要求2所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺，去除所述氧吸附层；
或者，采用干法刻蚀工艺，去除部分厚度的所述氧吸附层；去除部分厚度的所述氧吸附层后，采用湿法刻蚀工艺，去除剩余厚度的所述氧吸附层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述氧吸附层的材料为非晶硅；
所述湿法刻蚀工艺的参数包括：刻蚀溶液为氢氧化铵溶液或四甲基氢氧化铵溶液，所述刻蚀溶液的温度为40摄氏度至80摄氏度，工艺时间为1分钟至3分钟。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，去除位于所述隔离区的所述初始器件栅极结构的步骤包括：采用干法刻蚀工艺，刻蚀位于所述隔离区的所述初始器件栅极结构。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述初始器件栅极结构为初始金属栅极结构；
去除位于所述隔离区的所述初始器件栅极结构的步骤中，所述器件栅极结构为金属栅极结构。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述初始金属栅极结构包括高k栅介质层、覆盖所述高k栅介质层的功函数层以及覆盖所述功函数层的栅电极层。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述基底上形成初始器件栅极结构之前，所述形成方法还包括：在所述基底上形成伪栅结构，所述伪栅结构横跨多个所述器件单元区；在所述伪栅结构露出的基底上形成层间介质层，所述层间介质层露出所述伪栅结构的顶部；去除所述伪栅结构，在所述层间介质层中形成栅极开口；
所述初始器件栅极结构形成于所述栅极开口中。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述基底包括衬底以及凸出于所述衬底的鳍部，所述鳍部位于所述器件单元区中；
所述初始器件栅极结构横跨多个所述器件单元区的所述鳍部，且覆盖所述鳍部的部分顶部和部分侧壁。
CN202010305021.XA 2020-04-17 2020-04-17 半导体结构的形成方法 Pending CN113539824A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010305021.XA CN113539824A (zh) 2020-04-17 2020-04-17 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010305021.XA CN113539824A (zh) 2020-04-17 2020-04-17 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN113539824A true CN113539824A (zh) 2021-10-22

Family

ID=78123379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010305021.XA Pending CN113539824A (zh) 2020-04-17 2020-04-17 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN113539824A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060246740A1 (en) * 2005-04-29 2006-11-02 International Business Machines Corporation Removal of charged defects from metal oxide-gate stacks
CN103594365A (zh) * 2012-08-14 2014-02-19 中芯国际集成电路制造(上海)有限公司 Pmos晶体管的形成方法
CN106601619A (zh) * 2015-10-16 2017-04-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN106847893A (zh) * 2015-12-07 2017-06-13 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN107516631A (zh) * 2016-06-15 2017-12-26 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN107591437A (zh) * 2016-07-07 2018-01-16 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN110233098A (zh) * 2018-03-05 2019-09-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110610862A (zh) * 2018-06-15 2019-12-24 台湾积体电路制造股份有限公司 半导体装置的制造方法
CN111261524A (zh) * 2018-11-30 2020-06-09 台湾积体电路制造股份有限公司 半导体装置的形成方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060246740A1 (en) * 2005-04-29 2006-11-02 International Business Machines Corporation Removal of charged defects from metal oxide-gate stacks
CN103594365A (zh) * 2012-08-14 2014-02-19 中芯国际集成电路制造(上海)有限公司 Pmos晶体管的形成方法
CN106601619A (zh) * 2015-10-16 2017-04-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN106847893A (zh) * 2015-12-07 2017-06-13 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN107516631A (zh) * 2016-06-15 2017-12-26 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN107591437A (zh) * 2016-07-07 2018-01-16 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN110233098A (zh) * 2018-03-05 2019-09-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110610862A (zh) * 2018-06-15 2019-12-24 台湾积体电路制造股份有限公司 半导体装置的制造方法
CN111261524A (zh) * 2018-11-30 2020-06-09 台湾积体电路制造股份有限公司 半导体装置的形成方法

Similar Documents

Publication Publication Date Title
CN108281478B (zh) 半导体结构及其形成方法
US8980706B2 (en) Double treatment on hard mask for gate N/P patterning
US10269659B2 (en) Semiconductor structure and fabrication method thereof
CN109427664B (zh) 半导体结构及其形成方法
US20220238350A1 (en) Performing Annealing Process To Improve Fin Quality Of A Finfet Semiconductor
CN106952908B (zh) 半导体结构及其制造方法
CN112309861B (zh) 半导体结构及其形成方法、晶体管
US20190378766A1 (en) Semiconductor device with high-k gate dielectric layer
US20190019892A1 (en) Semiconductor device and manufacturing method thereof
CN107346783B (zh) 半导体结构及其制造方法
CN106876335B (zh) 半导体结构的制造方法
CN107275213B (zh) 半导体结构的制造方法
CN112397451B (zh) 半导体结构及其形成方法
CN107481932B (zh) 半导体结构的制造方法
CN110634802B (zh) 半导体结构及其形成方法
CN108987248B (zh) 半导体结构及其形成方法
CN108010846B (zh) 用于改善短沟道效应的方法以及半导体结构
CN108155235B (zh) 半导体结构及其形成方法
CN108257918B (zh) 半导体结构及其形成方法
CN113809011B (zh) 半导体结构及其形成方法
CN110634862B (zh) 半导体结构及其形成方法
CN112786451B (zh) 半导体结构及其形成方法
CN113539824A (zh) 半导体结构的形成方法
CN106935550B (zh) 半导体结构及其制造方法
CN110581102B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination