KR20130023069A - ＧａＮ ＬＥＤ 및 이것의 고속 열 어닐링 방법 - Google Patents

ＧａＮ ＬＥＤ 및 이것의 고속 열 어닐링 방법 Download PDF

Info

Publication number
KR20130023069A
KR20130023069A KR1020120081752A KR20120081752A KR20130023069A KR 20130023069 A KR20130023069 A KR 20130023069A KR 1020120081752 A KR1020120081752 A KR 1020120081752A KR 20120081752 A KR20120081752 A KR 20120081752A KR 20130023069 A KR20130023069 A KR 20130023069A
Authority
KR
South Korea
Prior art keywords
gan
layer
contact
annealing
gan layer
Prior art date
Application number
KR1020120081752A
Other languages
English (en)
Inventor
연 왕
앤드류 엠. 하우리루크
Original Assignee
울트라테크 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/199,276 external-priority patent/US8460959B2/en
Application filed by 울트라테크 인크. filed Critical 울트라테크 인크.
Publication of KR20130023069A publication Critical patent/KR20130023069A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

10초 이하의 지속 시간 동안 고속 열 어닐링을 사용하여 형성된 GaN LED와, GaN LED를 형성하기 위해 고속 열 어닐링을 수행하는 방법을 제공한다. 실시예는 활성층을 사이에 끼운 n-GaN 레이어 및 p-GaN 레이어를 갖는 GaN 멀티레이어 구조체를 형성하는 것을 포함한다. 상기 방법은 레이저 또는 섬광 램프 중 어느 하나를 사용하여 p-GaN 레이어의 고속 열 어닐리을 수행하는 것을 포함한다. 또한 GaN 멀티레이어 구조체 위에 투명 전도 레이어를 형성하는 것과, 투명 전도 레이어 위에 p-콘택을 부가하고 n-GaN 레이어 위에 n-콘택을 부가하는 것을 포함한다. 최종 생성된 GaN LED는 향상된 출력 파워, 낮은 턴-온 전압 및 감소된 직렬 저항을 갖는다.

Description

ＧａＮ ＬＥＤ 및 이것의 고속 열 어닐링 방법{FAST THERMAL ANNEALING OF GaN LEDs}
본 발명은 일반적으로 LED에 관한 것이고, 특히 GaN LED 형성에서 고속 열 어닐링(fast thermal annealing)의 사용에 관한 것이다.
(관련 출원의 상호 참조)
본 발명은 2009년 11월 6일자 미국 특허출원 제12/590,360호(발명의 명칭: "GaN LED의 레이저 스파이크 어닐링")의 부분계속출원으로서, 상기 출원의 내용은 참조에 의해 본 명세서에 포함된다.
LED(특히, GaN LED)는 다양한 조명 응용(예를 들어, 풀-컬러 디스플레이, 교통 신호등 등)에 유용한 것으로 입증되었고, 이들 LED가 좀 더 효율적으로 만들어질 수 있다면 더 많은 응용(예를 들어, LCD 패널의 백라이트, 종래의 백열등 및 형광들을 대체할 고체 상태 조명 등)의 가능성을 갖는다. GaN LED에 대하여 더 높은 효율을 달성하기 위하여, 출력 전력을 강화하고, 턴-온 전압 낮추고, 직렬 저항을 감소시킬 필요가 있다. GaN LED 내의 직렬 저항은 도펀트 활성화의 효율, 전류 확산의 균일성, 및 오믹 콘택(ohmic contact) 형성과 밀접하게 관련이 있다.
GaN에서, n-형 도펀트는 1x1021 cm-3의 높은 활성화 농도에서 Si를 사용하여 용이하게 달성될 수 있다. p-형 GaN은 도펀트로 Mg을 사용하여 얻어질 수 있다. Mg 도핑의 효율은, 그러나, 높은 열 활성화 에너지 때문에 아주 낮다. 실온에서, 혼합된 Mg의 몇 퍼센트만 자유-홀(free-hole) 농도에 기여한다. Mg 도핑은 성장 프로세스 동안 수소 패시베이션(passivation) 때문에 MOCVD 성장 동안 더욱 복잡해진다. 수소 패시베이션은 Mg-H 결합을 깨고 도펀트를 활성화하기 위해 열 어닐링 단계를 필요로 한다. 일반적인 열 어닐링은 N2 환경에서 약 700℃에서 실행된다. 지금까지, p-형 GaN 내의 실제 홀 농도는 약 5x1017cm-3으로 여전히 제한된다. 이 낮은 활성화 레벨이 낮은 오믹 콘택과 큰 스프레딩 저항(spreading resistance)을 가져오고, 이것이 GaN LED의 성능을 제한한다.
본 발명의 일 형태는 GaN LED를 형성하는 방법이다. 상기 방법은 활성 레이어를 사이에 끼운 p-GaN 레이어와 n-GaN 레이어를 구비하는 GaN 멀티레이어 구조체를 기판 위에 형성하는 것을 포함한다. 상기 방법은 또한 약 10초 이하의 지속 시간(time duration) GaN 레이어의 고속 열 어닐링을 실행하는 단계를 포함한다. 고속 열 어닐링은 p-GaN 레이어에 대해 레이저 빔을 주사하는 것을 포함하는 레이저 스파이크 어닐링(LSA)이거나, 섬광 램프에서 방출되는 섬광으로 전체 웨이퍼를 노출하는 것을 포함하는 섬광 램프 어닐링이 될 수 있다. 상기 방법은 또한 GaN 멀티레이어 구조체 위에 투명 전도 레이어를 형성하는 것을 포함한다. 상기 방법은 추가로 투명 전도 레이어에 p-콘택을 부가하고 n-GaN 레이어에 n-콘택을 부가하는 것을 포함한다.
상기 방법은 바람직하게는 상기 투명 전도 레이어를 통해 고속 열 어닐링을 실행하는 것을 추가로 포함한다.
상기 방법은 바람직하게는 상기 p-콘택의 고속 열 어닐링을 실행하는 것을 추가로 포함한다.
상기 방법에서, 상기 p-콘택은 p-콘택 저항을 갖는다. 그리고 상기 p-콘택의 고속 열 어닐링 실행의 결과 약 4x10-4 ohm-cm2 내지 약 1x10-6 ohm-cm2 범위의 p-콘택 저항이 얻어진다.
상기 방법은 바람직하게는 상기 n-콘택의 고속 열 어닐링을 실행하는 것을 추가로 포함한다.
상기 방법은 바람직하게는 상기 n-GaN 레이어를 노출시키기 위해 상기 GaN 멀티레이어 구조체와 투명 전도 레이어 내에 레지(ledge)를 형성하는 것을 추가로 포함한다. 상기 방법은 또한 바람직하게는 상기 노출된 GaN 레이어 위에 상기 n-콘택을 형성하는 것을 추가로 포함한다.
상기 방법에서, 상기 고속 열 어닐링은 바람직하게는 약 700℃ 내지 약 1,500℃ 범위에서 최대 어닐링 온도(TAM )를 갖는다.
상기 방법에서, 상기 고속 열 어닐링은 바람직하게는 레이저 또는 섬광 램프 중 어느 하나를 이용한다.
상기 방법에서, 상기 고속 열 어닐링은 바람직하게는 단일 섬광으로 전체 p-GaN 레이어를 조사하는 섬광으로 수행된다.
상기 방법에서, 상기 p-GaN 레이어는 바람직하게는 고속 열 어닐링 후에 약 5x1017cm-3 내지 약 5x1019cm-3 범위의 활성 도펀트 농도를 갖는다.
상기 방법은 바람직하게는 다중 양자 웰(multiple quantum well) 구조체를 포함하도록 상기 활성 레이어를 형성하는 것을 추가로 포함한다.
본 발명의 또 다른 형태는 GaN LED를 형성하는 방법이다. 상기 방법은 활성 레이어를 사이에 끼운 p-GaN 레이어 및 n-GaN 레이어를 구비한 GaN 멀티레이어 구조체를 형성하는 것을 포함한다. 상기 방법은 또한 상기 p-GaN 레이어에 인접하여 p-콘택을 형성하는 것을 추가로 포함한다. 상기 방법은 또한 상기 n-GaN 레이어 위에 n-콘택을 형성하는 것을 포함한다. 상기 방법은 또한 상기 n-콘택의 고속 어닐링을 실행하는 것을 포함한다. 상기 고속 어닐링은 약 10초 이하의 지속 시간을 가지며 레이저 또는 섬광 램프를 이용하여 실행될 수 있다.
상기 방법에서, 상기 고속 열 어닐링은 바람직하게는 레이저 또는 섬광 램프를 사용하여 실행된다.
상기 방법에서, 상기 n-콘택은 바람직하게는 n-콘택 저항을 갖는다. 그리고 상기 n-콘택의 고속 열 어닐링의 실행 결과 약 1x10-4 ohm-cm2 내지 약 1x10-6 ohm-cm2 범위의 n-콘택 저항이 얻어진다.
상기 방법은 바람직하게는 약 700℃ 내지 약 1,500℃ 범위에서 최대 어닐링 온도(TAM)를 갖도록 고속 열 어닐링을 수행하는 것을 추가로 포함한다.
본 발명의 또 다른 형태는 기판, GaN 멀티레이어 구조체, 투명 전도 레이어, p-콘택 및 n-콘택을 포함하는 GaN LED이다. 상기 GaN 멀티레이어 구조체는 상기 기판 위에 형성된다. 상기 GaN 멀티레이어 구조체는 활성 레이어를 사이에 끼운 p-GaN 레이어 및 n-GaN 레이어를 포함한다. 상기 p-GaN 레이어는 약 5x1017cm-3보다 크고 약 5x1019cm-3 이하의 활성 도펀트 농도를 갖는 레이어를 갖도록 고속 열 어닐링이 적용된다. 상기 투명 전도 레이어는 상기 GaN 멀티레이어 구조체 위에 있다. 상기 p-콘택은 상기 투명 전도 레이저 위에 형성된다. 상기 n-콘택은 n-GaN 레이어의 노출된 부분 위에 형성된다. 상기 고속 어닐링은 약 10초 이하의 지속 시간을 가지며 섬광 램프 또는 레이저 어느 하나를 사용하여 실행될 수 있다.
상기 GaN LED에서, 상기 p-콘택은 바람직하게는 약 4x10-4 ohm-cm2 내지 약 1x10-6ohm-cm2 범위의 오믹(ohmic) 콘택 저항을 갖는다.
상기 GaN LED에서, 상기 n-콘택은 바람직하게는 약 1x10-4ohm-cm2 내지 약 1x10-6ohm-cm2 범위의 n-콘택 저항을 갖는다.
본 발명의 또 다른 형태는 기판, p-콘택 레이어, GaN 멀티레이어 구조체 및 n-콘택을 포함하는 GaN LED이다. 상기 p-콘택 레이어는 상기 기판 위에 형성된다. 상기 GaN 멀티레이어 구조체는 활성 레이어를 사이에 끼운 p-GaN 레이어 및 n-GaN 레이어를 구비하고, 상기 p-GaN 레이어는 상기 p-콘택 레이어에 인접한다. 상기 n-GaN 레이어는 약 3x1019cm-3 내지 약 3x1021cm-3의 활성 도펀트 농도를 갖는 레이어를 얻기 위해 고속 열 어닐링된다. 상기 n-콘택은 n-GaN 레이어 위에 형성된다. 상기 고속 어닐링은 약 10초 이하의 지속 시간을 가지며 섬광 램프 또는 레이저 어느 하나를 사용하여 실행될 수 있다.
상기 GaN LED에서, 고속 열 어닐링된 레이어는 바람직하게는 섬광 램프 고속 열 어닐링된 레이어와 레이저 고속 열 어닐링된 레이어 중 하나이다.
상기 GaN LED에서, 상기 n-콘택은 바람직하게는 약 1x10-4ohm-cm2 내지 약 1x10-6ohm-cm2 범위의 n-콘택 저항을 갖는다.
본 발명의 추가적인 특징 및 이점은 다음 상세한 설명에서 제시될 것이며, 부분적으로는 다음의 상세한 설명, 청구범위, 첨부된 도면을 포함하여 본 명세서에 설명된 바와 같은 발명을 실행하는 것에 의해 인식되거나 또는 설명으로부터 당업자에게 용이하게 인식될 것이다.
전술한 일반적인 설명과 다음의 상세한 설명은 본 발명의 실시예를 제시하고 청구되는 바와 같은 본 발명의 성질과 특성을 이해하기 위한 개관 또는 골격을 제공하기 위한 것이다. 첨부 도면은 본 발명의 이해를 돕기 위한 것으로서 본 명세서의 일부를 구성한다. 도면은 본 발명의 여러 실시예를 도시하고 상세한 설명과 함께 본 발명의 동작과 원리를 설명한다.
본 발명에 의하면, 출력 파워를 향상시키고, 턴-온 전압 낮추고, 직렬 저항을 감소시키는 것에 의해, 더욱 높은 효율을 달성하는 GaN LED, 및 GaN LED의 고속 열 어닐링을 수행하는 방법을 제공하는 것이 가능하다.
도 1은 GaN LED의 실시예 구조체의 개략적 단면도이고;
도 2는 시간(ms: milliseconds)과 어닐링 온도 TA(℃)의 도면이고 LSA를 실행할 때 주사된 레이저 빔의 세 개의 상이한 체류시간(dwell times)에 대하여 어닐링 온도 프로파일의 예를 도시하고;
도 3은 주사된 레이저 빔을 사용하는 LSA 프로세스를 나타내는 p-GaN 레이어의 확대 측면도이고,
도 4는 주사된 선형의 레이저 빔 형상의 예를 나타낸 개략도이고;
도 5는 도 1에 도시된 바와 같은 본 발명의 GaN LED를 생성하는 프로세스에서 형성된 GaN LED 구조체에 적용된 바와 같은 LSA 방법의 제 1 실시예의 개략도이고;
도 6은 도 5와 유사한 도면으로서 투명 전도 레이어를 추가로 포함하는 GaN LED 멀티레이어 구조체를 도시하고;
도 7은 도 1과 유사한 도면으로서 투명 전도 레이어 표면과 그 위에 형성된 p-콘택에 대해 레이저 빔을 주사하는 것에 의해 GaN LED에 LSA가 실행되는 것을 도시하고;
도 8은 도 5와 유사한 도면으로서 n-GaN 레이어가 상부에 있고 n-콘택을 포함하도록 GaN LED 멀티레이어 구조체가 역전된 경우이며, n-GaN 레이어의 표면에 대해 레이저 빔을 주사하는 것에 의해 GaN LED에 LSA가 실행되는 예를 도시하고,
도 9는 LSA를 사용하여 동작 전압에서 직렬 저항을 감소시켜 달성된, 종래 기술의 성능(◆)에 비해 본 발명의 GaN LED의 성능 이득(■)을 도시하는, 전류(mA)와 전압(V)의 관계를 나타내는 곡선을 모델화한 그래프이고,
도 10은 섬광 램프 어닐링 시스템으로 고속 열 어닐링을 수행되는 LED 웨이퍼의 예를 개략적으로 도시하고,
도 11은 도 7과 유사한 도면으로서, p-콘택(90p) 포함하는 TCL 표면(72) 위에 섬광(260)을 쬐어 GaN LED(10)를 고속 열 어닐링 처리하는 실시예를 도시하고,
도 12는 도 8과 유사한 도면으로서 GaN LED가 섬광 램프의 섬광을 사용하여 고속 열 어닐링되는 실시예를 도시하고
도 13은 도 5의 도면과 유사하며 GaN LED를 제조하는 프로세스에서 형성된 GaN LED 구조체에 섬광 램프의 섬광을 사용하여 고속 열 어닐링되는 실시예를 도시하고,
도 14는 도 6과 유사한 도면으로서 GaN LED를 제조하는 프로세스에서 형성된 GaN LED 구조체에 섬광 램프의 섬광을 사용하여 고속 열 어닐링되는 실시예를 도시한다.
이제 본 발명의 바람직한 실시예를 도시하고 있는 첨부한 도면을 참조하여 상세하게 설명한다. 가능한, 동일한 또는 유사한 참조 번호와 기호가 동일하거나 유사한 부분을 나타내도록 도면 전체에서 사용된다. 단어 “위” 및 “아래” 는 설명을 용이하게 하기 위해 사용되는 상대적인 단어이고 엄격하게 한정하고자 하는 것은 아니다.
다수의 바람직한 LED 속성(더 높은 도펀트 농도, 더 낮은 콘택 저항 등)이 고속 어닐링을 통해 얻어질 수 있으며, 고속 어닐링은 본 명세서에서 약 10 초 이하의 지속 시간 동안 일어나는 어닐링으로 정의된다. 고속 어닐링은 레이저(예컨대, 레이어 스파이크 어닐링(laser spike annealing) 또는 섬광 램프(flash lamp)(섬광 램프 어닐링)을 사용하여 수행될 수 있다.
이하의 설명의 대부분은 레이저 스파이크 어닐링에 대한 것이지만, 본 발명은 모든 형태의 밀리 초 어닐링에 대해서도 적용된다.
도 1은 GaN LED(10) 구조체의 일 예의 개략적 단면도이다. GaN LED는 참조에 의해 본 명세서에 포함되는 미국 특허 제6,455,877호, 제7,259,399호 및 제7,436,001호에서도 설명되어 있다. GaN LED(10)는 사파이어, SiC, GaNSi 등과 같은 기판(20)을 포함한다. 표면(52)을 구비한 p-도핑된 GaN 레이어(“p-GaN 레이어”) 및 n-도핑된 GaN 레이어(“n-GaN 레이어”)를 포함하는 GaN 멀티레이어 구조체(30)가 기판(20) 위에 배치된다. n-GaN 레이어(40)와 p-GaN 레이어(50) 사이에는 활성 레이어(60) 있고, n-GaN 레이어(40)는 기판(20)에 인접한다. 활성 레이어(60)는 예를 들어 도핑되지 않은 GaInN/GaN 초격자(superlattice)와 같은 복수 양자 웰(MQW: multiple quantum well) 구조체를 포함한다. GaN 멀티레이어 구조체(30)는 그러므로 p-n 접합을 구획한다. 표면(72)을 구비한 투명 전도 콘택(TCL: transparent contact layer)는 GaN 멀티레이어 구조체(30) 위에 존재한다. 예를 들어 TCL(70)은 ITO(indium tin oxide)를 포함한다. TCL(70)은 전류를 분산시키고, 광 출력을 최적화하는 반사 방지 코팅으로 작용한다.
GaN LED(10)는 n-콘택(90n)을 지지하는 선반으로 작용하는 n-GaN 레이어(40)의 표면 부분(42)을 노출하는 노치(notch)(80)를 추가로 포함한다. 실시예 n-콘택 물질은 Ti/Au, Ni/Au, Ti/Al, 또는 그 조합을 포함한다. p-콘택(90p)은 TCL 표면(72)의 부분 위에 배열된다. p-콘택 물질의 예는 Ni/Au 및 Cr/Au를 포함한다.
GaN LED(10)는, a) p-GaN 레이어(50) 내의 도펀트 활성이 더 크고, b) n-콘택(90n)이 레이저 스파이크 어닐링(LSA)을 사용하여 합금되고, 및 c) p-콘택(90p)이 LSA를 사용하여 합금되는 세 개의 방법 중 하나 이상에서 기존의 GaN LED와 상이하다. 이들 차이를 달성하도록 GaN LED(10)를 처리하는 방법이 이하에서 상세히 설명된다.
LSA( Laser spike annealing )
p-GaN 레이어(50) 내의 활성도를 증가시키기 위하여, 짧은 기간 높은 어닐링 온도가 요구된다. 종래의 어닐링을 이용할 때, 적용될 수 있는 최대 온도는 GaN 물질 특성의 열화(degradation)에 의해 제한된다. 하나의 열화 메커니즘은 MOCVD 성장 프로세스 동안 도핑된(예를 들어 Mg로) p-GaN 레이어(50)의 분해이다. Mg는 효율적인 활성화를 위해 비교적 높은 어닐링 온도를 필요로 하지만, 긴 기간 높은 온도는 질소 방출 확산에 의해 GaN을 분해하고 p-GaN에서 자유-홀의 농도를 감소시킨다. 종래의 비고속 열 어닐링 프로세스는 수십 초에서 수 분 사이 동안 질소 환경에서 기판을 700℃에서 유지한다.
또 다른 열화 메커니즘은 p-GaN 레이어(50) 내의 전위 생성(dislocation generation)과 긴장 이완이다. 격자 불일치 때문에, 헤테로-에피택셜 구조체는 빌트-인 스트레인을 가지고 준 안정성 상태에 있다. 종래의 열 어닐링은 열 팽창 계수에서 불일치 때문에 추가 스트레인을 도입하고, 그리하여 전위 전파와 증가가 가속화된다.
본 발명은 종래의 비고속 열 어닐링에 비해 더 높은 온도와 더 짧은 어닐링 시간을 사용하는 LSA(laser spike annealing)를 채용한다. 본 발명의 방법을 수행하는 데 적절한 LSA 시스템은 본 명세서에 참조에 의해 포함되는 미국 특허 제6,747,245호, 제7,154,066호 및 제7,399,945호에 설명되어 있다. 본 발명의 방법에서 LSA의 실시예 애플리케이션은 종래의 RTA와 비교하여 어닐링 시간을 3~4 자리수 감소시키고, 유해한 질소 방출 확산과 전위 생성 결과 없이 더 높은 어닐링 온도TA (예를 들어, TA > 1,100℃)를 가능하게 한다.
LSA를 사용하여 도핑된 GaN 레이어에서 도펀트 활성화를 강화하는 것은 높은 도펀트 농도에서 배리어 높이가 더 낮고 터널링 전류가 더 높기 때문에 콘택 저항을 개선한다. 높은 활성 도펀트 농도에서, 비콘택저항 ρc 은 다음과 같다:
Figure pat00001
여기서 배리어 높이 변화 ΔφB 는 다음과 같이 주어진다:
Figure pat00002
상기 수학식에서, h는 플랑크 상수이고, m*은 전자 또는 홀의 유효 질량이고, ε은 질화물의 유전상수이고, N은 활성 도펀트 농도이고, q는 기본 전하(elementary charge), kB는 볼쯔만 상수, T는 절대 온도, 그리고, V0는 콘택 전위이다.
활성 도펀트 농도 N의 증가는 수학식 1의 지수에서 분자를 감소시키는 것에 의해, N을 증가시키는 것은 수학식 1의 지수에서 분모를 증가시키는 것에 의해 ρc 를 감소시킨다. 결과적으로, 콘택 저항 ρc은 도펀트 활성화의 증가로 감소한다. 실시예에서, 본 발명의 방법은 p-GaN에서 활성화된 도펀트 농도를 약 2.5배(예를 들어 약 5x1017cm-3에서 약 1.25x1018cm-3까지)로 증가시켜, 전체 콘택 저항(확산 저항 포함)에서 약 60%의 감소를 제공한다.
도 2는 어닐링 온도 TA(℃)와 시간(ms)의 도면이고 도 3 및 도 4에 도시된 바와 같이 주사된 레이저 빔(120)의 세 개의 상이한 체류시간에 대한 어닐링 온도 프로파일의 예를 도시한다. 도 2의 곡선은, 도시된 바와 같이 레이저 빔(120)이 p-GaN 레이어(50)의 표면(52)과 같은 주어진 레이어의 표면 위의 포인트(P)에 접근하여 지나갈 때, 그 포인트의 어닐링 온도 프로파일을 나타낸다. 계산 시, 레이저 빔(120)은 표면(52)에서 예를 들어 약 10mm의 길이(L)와 약 100μm의 폭(W)을 갖거나 또는 약 100:1의 가로세로 비를 갖는, (선택된 세기 임계값에서 얻어진) 길고 얇은 형상을 가진다. 레이저 빔(120)은 속도(VS)로 표면(52)을 가로질러 주사한다. 체류시간(td)은 빔 폭(W)과 주사 속도(VS)로 결정된다. 체류시간이 더 길면, 레이저 빔(120)이 포인트(P)를 타격할 때까지 레이저 빔(120)이 접근함에 따라, 열 전도가 포인트(P)를 예열하고, 그에 의해 어닐링 온도를 최대값 TAM까지 올린다. 체류시간이 더 짧아지면, 열 전도는 실리콘을 예열하기에 불충분하고, 포인트(P)는 더 짧은 기간 동안 최대 어닐링 온도 TAM를 겪게 된다. 이는 어닐링 온도 프로파일을 조절하는 것을 가능하게 한다.
GaN LED 구조체에 대한 LSA 방법의 예
도 5는 GaN LED(10)를 생성하는 프로세스에서 형성된 GaN LED 구조체(100)에 적용된 것과 같은 LSA 방법의 제 1 실시예의 개략도이다. GaN LED 구조체(100)는 기판(20)과 GaN 멀티레이어 구조체(30)를 포함한다. 주사되는 레이저 빔(120)은 p-GaN 레이어(50)의 표면(52) 위로 입사하게 된다. 레이저 빔(120)의 주사는 레이저빔(120)을 주사하거나, 예를 들어 GaN LED(10)를 형성하는 프로세스에서 사용되는 웨이퍼(미도시)를 주사하는 것과 같이 GaN LED 구조체(100)를 주사하는 것에 의해 달성된다. 체류시간(td)=W/Vs에 대한 범위는 예를 들면 약 10μs에서 10ms까지이다. 최대 어닐링 온도 TAM에 대한 범위는 예를 들면 약 700℃에서 약 1,500℃ 까지 이다. 최대 어닐링 온도(TAM)는 GaN LED 구조체(100)에서 GaN 해리(disassociation) 양, 격자 불일치에 의한 스트레인 이완(strain relaxation) 및 전위 (dislocation)에 의해 결정된다. 어닐링의 깊이는 체류시간과 레이저 빔 세기에 좌우된다. 실시예 레이저 빔 세기는 400W/mm2이다. 실시예 GaN 멀티레이어 구조체(30)는 수 μm에서 약 10μm까지의 두께를 갖고, 어닐링은 일반적으로 10μm에서 100μm까지, 즉 일반적으로 GaN 멀티레이어 구조체(100)를 통과하고 어떤 경우에는 기판(20)까지 도달한다. 그러므로, p-GaN 레이어(50)의 도펀트 활성이 증가되더라도, 일 실시예에서 아래 놓인 n-GaN 레이어(40) 내의 도펀트 활성이 증가하는 추가적인 이익이 있다.
GaN LED 구조체(100)의 어닐링이 실행되면, 그 다음에는 TCL(70)이 p-GaN 레이어 표면(52) 위에 도포된다. 노치(80)가 그 다음 형성되고, n-콘택(90n) 및 p-콘택(90p)이 도 1에 도시된 바와 같은 GaN LED(10)를 형성하도록 도포된다(예를 들어 피착됨).
도 6은 도 5와 유사한 도면으로서 투명 TCL(70)를 추가로 포함하는 GaN LED 구조체(100)를 도시한다. TCL(70)의 피착 후 LSA 실행의 이점은, TCL(70)이 어닐링 동안 질소가 방출하는 것을 방지하는 보호 레이어로서 기능을 할 수 있다는 것이고, 그에 의해 재료 열화 없이 더 높은 어닐링 온도 TA를 가능하게 한다.
도 7은 도 1과 유사한 도면으로서 p-콘택(90p)을 포함하는 TCL 표면(72)에 대해 레이저 빔(120)을 주사하여 GaN LED(10)에 LSA가 실행되는 것을 도시한다. 종래의 비고속 어닐링 기법과 비교하여 LSA의 비교적 낮은 열 수지(thermal budget)는 p-n접합을 통한 P-콘택(90p) 내 금속의 스파이크의 위험 없이 전술한 높은 어닐링 온도가 사용되는 것을 허용한다.
여기 설명된 어닐링 방법의 실시예에서, LSA는 도 7의 GaN LED 내의 p-콘택(90p) 안에 오믹 합금 형성을 위해 사용된다. 일반적으로, p-형 오믹 콘택은 10 내지 20분 동안 500℃와 800℃ 사이의 온도에서 Ni/Au 합금에 의해 달성된다. 높은 합금 온도는 p-n 접합을 통한 합금 금속의 잉여 확산 때문에 누출과 형태 열화를 일으킨다. 낮은 p-형 농도 때문에, 콘택 저항은 예를 들어 약 1x10-3 ohm-cm2으로 높다. 이는 큰 전압 강하만 일으키는 것이 아니라 높은 전류 레벨에서 GaN LED(10)의 수명을 감소시킬 수 있는 국지적 가열을 발생시킬 수도 있다. LSA 사용에 의해, 더 높은 어닐링 온도가 응집 없이 적용될 수 있다. 이는 p-콘택(90p) 형성과 GaN LED(10)의 전체적인 신뢰도 향상을 위한 새로운 기회를 제공한다. 일 실시예에서, p-콘택 저항은 약 4x10-4에서 약 1x10-6 ohm-cm2까지의 범위에 있다. 그러므로, 본 발명의 방법의 일 실시예에서, p-콘택의 합금과 p-GaN 레이어(50)의 도펀트 활성 증가는 최종 GaN LED(10)의 성능에 추가적인 향상을 제공하는 결합된 이익을 제공한다.
도 8은 도 5와 유사한 도면으로서, 수직 GaN LED(10)의 예를 도시하며, 여기서, 기판(20)은 금속(예를 들어 구리 합금)이고, GaN 멀티레이어 구조체(30)는 도 5에 도시된 배열과 역전된 n-GaN 레이어(40)와 p-GaN 레이어(50)를 구비하는데, 즉, 표면(42)을 가진 n-GaN 레이어(40)는 활성 레이어(60) 위에 있고, p-GaN 레이어(50)는 활성 레이어 아래에 있다. n-콘택(90n)은 n-GaN 레이어 표면(42) 위에 있고, p-콘택(90p)은 p-GaN 레이어(50) 아래에 있으며 반사 레이어 역할을 한다. 별도의 반사 레이어(도시되지 않음)가 p-콘택(90p)에 인접하여 부가되어도 좋다. 도 8의 GaN LED(10)는 n-콘택(90n)을 포함하는 n-GaN 레이어 표면(42) 위에 레이저 빔(120)을 주사하는 것에 의해 LSA가 실행된다. 금속 기판(20)은 GaN 멀티레이어 구조체(30)에 접착되고 효율적으로 열을 발산시키도록 양호한 열 전도도를 가진다. 주목할 것은 어닐링이 p-GaN 레벨까지 도달하기 때문에, 일 실시예에서 이 레이어 역시 도펀트 활성이 증가하여 최종 GaN LED(10)의 성능을 더욱 강화하게 된다는 것이다. 도 8의 수직 GaN LED(10)는 플립칩(flip-chip) 공정을 사용하여 형성될 수도 있다.
일반적으로 이 레이어의 도펀트 농도는 높기 때문에, 통상 n-GaN 레이어(40)에 n-콘택(90n)의 오믹 콘택을 형성하는 것은 문제가 되지 않는다. 1x10-6 ohm-cm2 이하의 비콘택저항(ρc)이 달성될 수 있다. 그러나, 발전된 플립 칩 LED에서, n-콘택 형성은 상이한 기판에 접착 후 수행된다. 이 경우, 열 수지(열활성 exp{-Ea/kBTA}과 어닐링 기간의 곱으로 정의됨, 여기서 Ea는 열활성화 에너지, kB는 볼쯔만 상수, TA는 어닐링 온도)는 GaN 멀티레이어 구조체(30)와 (금속) 기판(20) 사이의 열팽창 계수의 불일치로부터 스트레스와 전위 생성을 회피하기 위해 제한될 필요가 있다. 이 경우에, 오믹 콘택을 형성하기 위해 300℃에서 저온 어닐링이 사용되었고 콘택 저항 ρc = 7x10-4 ohm-cm2를 얻었으며, 이것은 LSA와 연관된 극히 낮은 열수지와 더 높은 어닐링 온도를 사용하여 달성 가능한 것보다 훨씬 높다. 일 실시예에서, 1x10-6 ohm-cm2 만큼 낮은 콘택 저항(ρc)이 LSA 어닐링을 사용하여 n-GaN에서 달성되고, 레이저 어닐링을 채용하지 않은 LED에 비해 350mA 구동 전류에서 GaN LED의 성능이 8%까지 개선되었다.
GaN LED(10)의 콘택 저항의 감소는 성능 개선을 가져온다. 다이오드 전류가 증가함에 따라, (nk B T/qI)(여기서 n은 이상계수, kB는 볼쯔만 상수, T는 접합 온도, q는 기본 전하, 및 I는 다이오드 전류인 경우)로 주어진 고유저항은 직렬 저항 RS이 GaN LED(10)의 효율을 지배하는 점까지 감소한다.
도 9는 LSA를 사용하여 동작 전압에서 직렬 저항을 감소시켜 달성된, 본 발명의 GaN LED(10)의 성능 이득을 도시하는, 전류(mA)와 전압(V)의 관계를 나타내는 곡선을 모델화한 그래프이다. 상기 그래프는 상이한 직렬 저항(Rs)을 가진 GaN LED(10)에 대한 것으로서,“다이아몬드”(◆) 곡선은 종래의 GaN LED(10)를 모델화하고,“사각형”(■) 곡선은 LSA-기반 방법을 사용하여 p-GaN에서 2.5배 더 높은 도펀트 활성을 가진 GaN LED(10)를 모델화한다. 전압 변화량은(ΔV)는 ΔV=IΔRS 의 관계에 의해 직렬 저항의 변화에 관련된다.
전류 I = 350mA에서, 직렬 저항(Rs)의 40%의 감소(콘택 저항은 60% 저하)는 동작 전압(V)에서 약 10%의 강하를 가져오므로 lumens/watt으로 환산하면 10%의 LED 효율이 증가한다. 직렬 저항의 주요 부분은 콘택 저항에 기인한다.
장래 주요 LED 제조업자에 의해 채용될 것으로 예상되는 더 높은 구동 전류에서는 더욱 개선될 수 있다. 도 9의 두 곡선은 벌어지므로 구동 전류가 클수록 전압 강하가 더 커지게 된다. 그러므로, 700mA의 구동 전류에서, 본 명세서의 방법을 사용하여 형성된 GaN LED(10)는 종래 방법으로 도핑된 GaN LED보다 15% 내지 20% 더 효율적일 것으로 예상된다. 이는 100 lumens/watt의 종래의 출력을 가진 GaN LED를 약 120 lumens/watt의 출력을 갖는 GaN LED로 개선한다.
섬광 램프 어닐링
본 발명의 실시예는 섬광 램프(flash lamp)의 섬광을 사용하여 고속 열 어닐링을 수행하는 것을 포함한다. 도 10은 표면(202)을 갖는 LED 웨이퍼(200)의 예를 개략적으로 도시한다. LED 웨이퍼(200)는 척(206)에 의해 지지되고 있다. LED 웨이퍼(200)는 도 11 및 도 12에 도시된 것과 같은 GaN LED(10) 또는 도 13 및 도 14에 도시된 것과 같은 GaN LED(10)를 제조하는 과정에서 형성된 GaN LED 구조체(100)를 포함한다. LED 웨이퍼(200) 및 웨이퍼 스테이지(206)는 챔버(220)의 챔버 내부(210)에 수용된다. 섬광 램프(250)는 챔버 내부(210)의 웨이퍼 표면(202) 주위에 배치된다. 섬광 램프(250)는 하나 이상의 섬광 램프 요소(252)를 포함할 수 있다. 섬광 램프(250)는 밀리 초의 기간, 예컨대 0.1ms과 100ms 사이의 섬광(260)을 방출한다. 섬광(260)은 LED 웨이퍼(200)의 고속 열 어닐링(thermal annealing)을 수행하여 전체 웨이퍼 표면(200)을 노출한다. 섬광을 이용한 고속 열 어닐링 시스템 및 방법의 예는 미국 특허 제7,015,422호 및 미국 특허출원 공개 제US2008/0008460호에 개시되어 있으며, 이것들의 내용은 참조에 의해 본 명세서에 포함된다.
도 11은 도 7과 유사한 도면으로서, p-콘택(90p) 포함하는 TCL 표면(72)에 대해 섬광(260)을 인가하여 GaN LED(10)를 고속 열 어닐링 처리하는 실시예를 도시한다. 도 12는 도 8과 유사한 도면으로서 수직의 GaN LED(10)의 예를 도시하며, 여기서 기판(20)은 금속이고(예컨대, 구리 합금), GaN 멀티레이어 구조체(30)는 n-GaN 레이어(40)와 p-GaN 레이어(50)를 가지며, 그 배열은 도 5의 배열, 즉 표면(42)을 갖는 n-GaN 레이어(40)가 활성 레이어(60) 위에 있고 p-GaN 레이어(50)가 상기 활성 레이어 아래에 있는 것과 역전되어 있다. n-콘택(90n)은 n-GaN 레이어 표면(42) 위에 있고 p-콘택(90p)은 p-GaN 레이어(50) 아래에 있으며 반사 레이어로서 기능을 한다. 또한 별도의 반사 레이어(도시되지 않음)가 p-콘택(90p)에 인접하여 추가될 수 있다. 도 12의 GaN LED(10)는 n-콘택(90n)을 포함하는 n-GaN 레이어 표면(42)에 대해 섬광(260)을 조사하여 고속 열 어닐링이 수행된다.
도 13은 도 5의 도면과 유사하며 GaN LED(10)을 제조하는 프로세스에서 형성된 GaN LED 구조체(100)에 섬광(260)을 사용한 고속 열 어닐링이 적용되는 예를 도시한다.
도 14는 도 6과 유사한 도면으로서 TCL(70)을 포함하는 GaN LED 구조체(100)에 섬광(260)을 사용한 고속 열 어닐링이 적용되는 예를 도시한다.
본 발명의 범위와 사상을 벗어나지 않으면서 본 발명에 대해 다양한 변경 및 변형이 이루어질 수 있음은 당업자에게 명백할 것이다. 그러므로, 본 발명은 첨부된 청구항과 그 균등물의 범위 안에 있는 한 본 발명에 대한 변경과 변형을 포함하는 것으로 해석되어야 한다.
10: GaN LED 20: 기판
30: GaN 멀티레이어 구조체 40: n-GaN 레이어
50: p-GaN 레이어 60: 활성 레이어
90p: p-콘택 90n: n-콘택
100: GaN LED 구조체 120: 레이저 빔
200: LED 웨이퍼 206: 웨이퍼 스테이지
220: 챔버 250: 섬광 램프
252: 섬광 램프 요소 260: 섬광

Claims (21)

  1. GaN LED를 형성하는 방법에 있어서,
    활성 레이어를 사이에 끼운 p-GaN 레이어와 n-GaN 레이어를 구비하는 GaN 멀티레이어 구조체를 기판 위에 형성하는 단계;
    상기 p-GaN 레이어의 고속 열 어닐링을 실행하는 단계;
    상기 GaN 멀티레이어 구조체 위에 투명 전도 레이어를 형성하는 단계; 및
    상기 투명 전도 레이어에 p-콘택을 부가하고 상기 n-GaN 레이어에 n-콘택을 부가하는 단계를 포함하고,
    상기 고속 열 어닐링은 약 10초 이하의 지속 시간을 갖는 GaN LED 형성 방법.
  2. 제 1 항에 있어서,
    상기 투명 전도 레이어를 통해 고속 어닐링을 실행하는 단계를 추가로 포함하는 GaN LED 형성 방법.
  3. 제 1항 또는 제 2 항에 있어서,
    상기 p-콘택의 고속 어닐링을 실행하는 단계를 추가로 포함하는 GaN LED 형성 방법.
  4. 제 3 항에 있어서,
    상기 p-콘택은 p-콘택 저항을 갖고,
    상기 p-콘택의 고속 어닐링 실행의 결과 약 4x10-4 ohm-cm2 내지 약 1x10-6 ohm-cm2 범위의 p-콘택 저항이 얻어지는 GaN LED 형성 방법.
  5. 제 3 항에 있어서,
    상기 n-콘택의 고속 어닐링을 실행하는 단계를 추가로 포함하는 GaN LED 형성 방법.
  6. 제 5 항에 있어서,
    상기 n-GaN 레이어를 노출시키기 위해 상기 GaN 멀티레이어 구조체와 투명 전도 레이어 내에 레지(ledge)를 형성하는 단계; 및
    상기 노출된 GaN 레이어 위에 상기 n-콘택을 형성하는 단계를 추가로 포함하는 GaN LED 형성 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 고속 어닐링은 약 700℃ 내지 약 1,500℃ 범위 안에 최대 어닐링 온도(TAM )를 갖는 GaN LED 형성 방법.
  8. 제 7 항에 있어서,
    상기 고속 어닐링은 레이저 또는 섬광 램프 중 어느 하나를 이용하는 GaN LED 형성 방법.
  9. 제 8 항에 있어서,
    상기 고속 어닐링은 단일 섬광으로 전체 p-GaN 레이어를 조사하는 섬광 램프로 수행되는 GaN LED 형성 방법.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 p-GaN 레이어는 고속 어닐링 후에 약 5x1017 cm-3 내지 약 5x1019 cm-3 범위의 활성 도펀트 농도를 갖는 GaN LED 형성 방법.
  11. 제 1 항 또는 제 2 항에 있어서,
    다중 양자 웰 구조체를 포함하도록 상기 활성 레이어를 형성하는 단계를 추가로 포함하는 GaN LED 형성 방법.
  12. GaN LED를 형성하는 방법에 있어서,
    활성 레이어를 사이에 끼운 p-GaN 레이어 및 n-GaN 레이어를 구비한 GaN 멀티레이어 구조체를 형성하는 단계;
    상기 p-GaN 레이어에 인접하여 p-콘택 레이어를 형성하는 단계;
    상기 n-GaN 레이어 위에 n-콘택을 형성하는 단계; 및
    상기 n-콘택의 고속 어닐링을 실행하는 단계를 포함하고,
    상기 고속 어닐링은 약 10초 이하의 지속 시간을 갖는 GaN LED 형성 방법.
  13. 제 12 항에 있어서,
    상기 고속 어닐링은 레이저 또는 섬광 램프를 이용하여 실행되는 GaN LED 형성 방법.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 n-콘택은 n-콘택 저항을 갖고,
    상기 n-콘택의 고속 열 어닐링의 실행 결과 약 1x10-4 ohm-cm2 내지 약 1x10-6 ohm-cm2 범위의 n-콘택 저항이 얻어지는 GaN LED 형성 방법.
  15. 제 12 항 또는 제 13 항에 있어서,
    약 700℃ 내지 약 1,500℃ 범위에서 최대 어닐링 온도(TAM)를 갖도록 고속 어닐링을 수행하는 단계를 추가로 포함하는 GaN LED 형성 방법.
  16. GaN LED에 있어서,
    기판;
    상기 기판 위에 형성되고, 활성 레이어를 사이에 끼운 p-GaN 레이어 및 n-GaN 레이어를 구비하는 GaN 멀티레이어 구조체;
    상기 GaN 멀티레이어 구조체 위의 투명 전도 레이어;
    상기 투명 전도 레이어 위에 형성된 p-콘택; 및
    상기 n-GaN 레이어의 노출된 부분 위에 형성된 n-콘택을 포함하고,
    상기 p-GaN 레이어는 약 5x1017cm-3보다 크고 약 5x1019cm-3 이하의 활성 도펀트 농도를 갖는 고속 열 어닐링된 레이어를 포함하고,
    상기 고속 열 어닐링된 레이어는 10초 이하의 지속 시간 동안 고속 열 어닐링되는 GaN LED.
  17. 제 16 항에 있어서,
    상기 p-콘택은 약 4x10-4 ohm-cm2 내지 약 1x10-6ohm-cm2 범위의 오믹(ohmic) 콘택 저항을 갖는 GaN LED.
  18. 제 16 항 또는 제 17 항에 있어서,
    상기 n-콘택은 약 1x10-4ohm-cm2 내지 약 1x10-6ohm-cm2 범위의 n-콘택 저항을 갖는 GaN LED.
  19. GaN LED에 있어서,
    기판;
    상기 기판 위에 형성된 p-콘택 레이어;
    상기 p-콘택 레이어 위에 형성되고, 활성 레이어를 사이에 끼운 p-GaN 레이어 및 n-GaN 레이어를 구비하는 GaN 멀티레이어 구조체; 및
    상기 n-GaN 레이어 위에 형성된 n-콘택을 포함하고,
    상기 p-GaN 레이어는 상기 p-콘택 레이어에 인접하고,
    상기 n-GaN 레이어는 약 3x1019cm-3 내지 약 3x1021cm-3의 활성 도펀트 농도를 갖는 고속 열 어닐링된 레이어를 갖고,
    상기 고속 열 어닐링된 레이어는 10초 이하의 지속 시간 동안 고속 열 어닐링되는 GaN LED.
  20. 제 19 항에 있어서,
    상기 고속 열 어닐링된 레이어는 섬광 램프 고속 열 어닐링된 레이어 또는 레이저 고속 열 어닐링된 레이어인 GaN LED.
  21. 제 19 항 또는 제 20 항에 있어서,
    상기 n-콘택은 약 1x10-4ohm-cm2 내지 약 1x10-6 ohm-cm2 범위의 n-콘택 저항을 갖는 GaN LED.
KR1020120081752A 2011-08-24 2012-07-26 ＧａＮ ＬＥＤ 및 이것의 고속 열 어닐링 방법 KR20130023069A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/199,276 US8460959B2 (en) 2009-11-06 2011-08-24 Fast thermal annealing of GaN LEDs
US13/199,276 2011-08-24

Publications (1)

Publication Number Publication Date
KR20130023069A true KR20130023069A (ko) 2013-03-07

Family

ID=47765132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120081752A KR20130023069A (ko) 2011-08-24 2012-07-26 ＧａＮ ＬＥＤ 및 이것의 고속 열 어닐링 방법

Country Status (4)

Country Link
JP (1) JP2013048236A (ko)
KR (1) KR20130023069A (ko)
CN (1) CN102956476B (ko)
TW (1) TW201310538A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7228976B2 (ja) 2018-08-27 2023-02-27 株式会社Ｓｃｒｅｅｎホールディングス ｐ型窒化ガリウム系半導体の製造方法および熱処理方法
JP7303615B2 (ja) * 2018-08-28 2023-07-05 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
CN109346562A (zh) * 2018-08-30 2019-02-15 华灿光电（浙江）有限公司 一种发光二极管外延片的制备方法及发光二极管外延片
CN111081830A (zh) * 2019-12-21 2020-04-28 华南理工大学 一种嵌入式电极结构led退火的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69433926T2 (de) * 1993-04-28 2005-07-21 Nichia Corp., Anan Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung
US6291840B1 (en) * 1996-11-29 2001-09-18 Toyoda Gosei Co., Ltd. GaN related compound semiconductor light-emitting device
US6639354B1 (en) * 1999-07-23 2003-10-28 Sony Corporation Light emitting device, production method thereof, and light emitting apparatus and display unit using the same
TW451504B (en) * 2000-07-28 2001-08-21 Opto Tech Corp Compound semiconductor device and method for making the same
JP2002158403A (ja) * 2000-11-20 2002-05-31 Hamamatsu Photonics Kk 半導体レーザダイオード
JP5047508B2 (ja) * 2006-02-27 2012-10-10 シャープ株式会社 窒化物半導体発光素子の製造方法
US7968438B2 (en) * 2006-08-08 2011-06-28 Stc.Unm Ultra-thin high-quality germanium on silicon by low-temperature epitaxy and insulator-capped annealing
US20090120924A1 (en) * 2007-11-08 2009-05-14 Stephen Moffatt Pulse train annealing method and apparatus
US8592309B2 (en) * 2009-11-06 2013-11-26 Ultratech, Inc. Laser spike annealing for GaN LEDs

Also Published As

Publication number Publication date
CN102956476B (zh) 2015-06-03
CN102956476A (zh) 2013-03-06
JP2013048236A (ja) 2013-03-07
TW201310538A (zh) 2013-03-01

Similar Documents

Publication Publication Date Title
KR101706888B1 (ko) GaN LED 및 그 형성 방법
US8460959B2 (en) Fast thermal annealing of GaN LEDs
KR100910964B1 (ko) 오믹 전극 및 이의 형성 방법
US8501513B2 (en) Optoelectronic semiconductor component with current spreading layer
JP2004266258A (ja) 半導体発光素子
KR20130023069A (ko) ＧａＮ ＬＥＤ 및 이것의 고속 열 어닐링 방법
Lee et al. Effects of current, temperature, and chip size on the performance of AlGaInP-based red micro-light-emitting diodes with different contact schemes
Karrakchou et al. Monolithic Free-Standing Large-Area Vertical III-N Light-Emitting Diode Arrays by One-Step h-BN-Based Thermomechanical Self-Lift-Off and Transfer
US9190570B2 (en) Laser annealing of GaN LEDs with reduced pattern effects
JP2007329466A (ja) 半導体発光トランジスタ
KR20130011933A (ko) ＧａＮ ＬＥＤ 및 이것의 고속 어닐링 방법
CN104937700A (zh) 半导体发光器件中的p接触电阻的控制
KR101025948B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
US8658451B2 (en) Activating GaN LEDs by laser spike annealing and flash annealing
Lo et al. AlGaInP-Based LEDs With a ${\rm p}^{+} $-GaP Window Layer and a Thermally Annealed ITO Contact
Padma et al. Fabrication of GaN/InGaN MQW blue light emitting diode
Asad et al. Enhanced Surface-Emitting Vertical InGaN Light-Emitting Diodes by Self-Aligned Sidewall Electrodes and Optical Cavity Length Modulation
Xu et al. Enhanced luminescence of InGaN-based 395 nm flip-chip near-ultraviolet light-emitting diodes with Al as N-electrode
KR20120052790A (ko) 열적 안정성이 향상된 Ⅲ족 ｎ형 질화물계 반도체 소자 및 이의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application