TWI668743B - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TWI668743B
TWI668743B TW106118482A TW106118482A TWI668743B TW I668743 B TWI668743 B TW I668743B TW 106118482 A TW106118482 A TW 106118482A TW 106118482 A TW106118482 A TW 106118482A TW I668743 B TWI668743 B TW I668743B
Authority
TW
Taiwan
Prior art keywords
heat treatment
semiconductor wafer
dielectric constant
flash
high dielectric
Prior art date
Application number
TW106118482A
Other languages
English (en)
Other versions
TW201802894A (zh
Inventor
青山敬幸
Original Assignee
日商斯庫林集團股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商斯庫林集團股份有限公司 filed Critical 日商斯庫林集團股份有限公司
Publication of TW201802894A publication Critical patent/TW201802894A/zh
Application granted granted Critical
Publication of TWI668743B publication Critical patent/TWI668743B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

本發明之課題在於提供一種可不對器件結構造成損傷地導入氟之半導體裝置之製造方法。 成為處理對象之半導體晶圓具有如下堆疊結構，該堆疊結構係於矽基材之上挾入二氧化矽之界面層膜而形成高介電常數閘極絕緣膜，進而於該高介電常數閘極絕緣膜之上形成含氟之金屬閘極電極。熱處理裝置1係於含氫之氛圍中自閃光燈對半導體晶圓照射閃光，進行100毫秒以下之極短時間加熱處理。藉此，可一邊抑制金屬閘極電極中所含之氮之擴散，一邊僅使氟自高介電常數閘極絕緣膜擴散至界面層膜與矽基材之間之界面，使界面態階減小，並且提昇閘極堆疊結構之可靠性。

Description

半導體裝置之製造方法
本發明係關於一種於矽基板上挾入界面層膜形成高介電常數閘極絕緣膜之半導體裝置之製造方法。
作為場效電晶體(FET)之閘極絕緣膜，已研究了使用介電常數高於先前普通之二氧化矽(SiO2 )之材料(高介電常數材料)之高介電常數膜之適用。高介電常數膜係為解決伴隨閘極絕緣膜之薄膜化發展導致漏電流增大之問題，而作為新的堆疊結構，與閘極電極中使用金屬之金屬閘極電極一同進行開發者。 為了提昇使用高介電常數閘極絕緣膜之場效電晶體之界面特性而嘗試導入氟。例如，於專利文獻1中揭示有為改善因對閘極施加負偏壓而產生之NBTI(Negative Bias Temperature Instability，負偏壓溫度不穩定性)現象而注入氟離子之情形。又，於專利文獻2中揭示有藉由遠程電漿處理而導入氟之情形。 [先前技術文獻] [專利文獻] [專利文獻1]日本專利特開2014-165293號公報 [專利文獻2]日本專利特開2011-103481號公報
[發明所欲解決之問題] 然而，注入氟離子之方法係於形成源極、汲極之前形成閘極絕緣膜之情形時較為有效，但對於近年成為主流之形成源極、汲極之後形成閘極絕緣膜之製程(所謂之閘極最終製程)並不合適。又，若藉由電漿處理導入氟，則因相對較高之能量粒子導致於閘極絕緣膜中留下損傷。 本發明係鑒於上述問題而完成者，其目的在於提供一種可不對器件結構造成損傷而導入氟之半導體裝置之製造方法。 [解決問題之技術手段] 為解決上述問題，技術方案1之發明係一種於矽基板上挾入界面層膜而形成高介電常數閘極絕緣膜之半導體裝置之製造方法，其特徵在於包括：第1成膜步驟，其係於上述基板之表面挾入二氧化矽之界面層膜而形成高介電常數閘極絕緣膜；第2成膜步驟，其係於上述高介電常數閘極絕緣膜上形成含氟之膜；及熱處理步驟，其係對上述基板實施100毫秒以下之加熱處理，使氟擴散至上述高介電常數閘極絕緣膜及上述界面層膜。 又，技術方案2之發明係如技術方案1之發明之半導體裝置之製造方法，其特徵在於：上述第2成膜步驟中形成之膜係金屬閘極電極。 又，技術方案3之發明係如技術方案2之發明之半導體裝置之製造方法，其特徵在於：上述金屬閘極電極包含TiN、TaN或AlN。 又，技術方案4之發明係如技術方案2之發明之半導體裝置之製造方法，其特徵在於：上述金屬閘極電極中之氟之含量為0.1 at%以上且10 at%以下。 又，技術方案5之發明係如技術方案1之發明之半導體裝置之製造方法，其特徵在於：於上述熱處理步驟中，自閃光燈對上述基板之表面照射閃光。 又，技術方案6之發明係如技術方案1至5中任一項發明之半導體裝置之製造方法，其特徵在於：於上述熱處理步驟中，於選自由氫、氨、三氟化氮、氟所組成之群中之一種氣體氛圍中進行上述基板之加熱處理。 [發明之效果] 根據技術方案1至技術方案6之發明，因於將二氧化矽之界面層膜挾入至矽基板之表面而形成之高介電常數閘極絕緣膜上形成含氟之膜，且實施100毫秒以下之加熱處理，故可使氟自該膜熱擴散至高介電常數閘極絕緣膜及界面層膜，從而可不對器件結構造成損傷地導入氟。 尤其，根據技術方案6之發明，因於選自由氫、氨、三氟化氮、氟所組成之群中之一種氣體氛圍中進行上述基板之加熱處理，故而可進行氟之擴散控制等。
以下，一邊參照圖式，一邊對本發明之實施形態進行詳細說明。 首先，對於實施本發明之半導體裝置之製造方法時執行所需之熱處理之熱處理裝置進行說明。圖1係表示本發明之半導體裝置之製造方法中使用之熱處理裝置1的構成之縱剖視圖。圖1之熱處理裝置1係藉由對作為基板之圓板形狀之半導體晶圓W進行閃光照射而將該半導體晶圓W加熱之閃光燈退火裝置。成為處理對象之半導體晶圓W之尺寸並無特別限定，但例如為300 mm或450 mm。再者，於圖1及以下各圖中，為便於理解，而視需要誇張或簡化地描繪各部之尺寸或數量。 熱處理裝置1包括：腔室6，其收容半導體晶圓W；閃光加熱部5，其內置複數個閃光燈FL；及鹵素加熱部4，其內置複數個鹵素燈HL。於腔室6之上側設置有閃光加熱部5，並且於下側設置有鹵素加熱部4。又，熱處理裝置1包括：保持部7，其於腔室6之內部將半導體晶圓W保持為水平姿勢；及移載機構10，其於保持部7與裝置外部之間進行半導體晶圓W之交接。進而，熱處理裝置1包括控制部3，該控制部3係控制設置於鹵素加熱部4、閃光加熱部5及腔室6之各動作機構，使其等執行半導體晶圓W之熱處理。 腔室6係於筒狀之腔室側部61之上下安裝石英製腔室窗而構成。腔室側部61具有上下開口之大致筒形狀，且於上側開口安裝上側腔室窗63而封閉，於下側開口安裝下側腔室窗64而封閉。構成腔室6之頂壁部之上側腔室窗63係由石英形成之圓板形狀構件，且作為使自閃光加熱部5出射之閃光透至腔室6內之石英窗而發揮功能。又，構成腔室6之底板部之下側腔室窗64亦為由石英形成之圓板形狀構件，且作為使來自鹵素加熱部4之光透至腔室6內之石英窗而發揮功能。 又，於腔室側部61之內側之壁面之上部安裝有反射環68，且於下部安裝有反射環69。反射環68、69均形成為圓環狀。上側之反射環68係藉由自腔室側部61之上側嵌入而安裝。另一方面，下側之反射環69係藉由自腔室側部61之下側嵌入且以省略圖示之螺釘固定而安裝。即，反射環68、69均為裝卸自由地安裝於腔室側部61者。腔室6之內側空間、即由上側腔室窗63、下側腔室窗64、腔室側部61及反射環68、69所包圍成之空間係規定為熱處理空間65。 藉由於腔室側部61安裝反射環68、69，而於腔室6之內壁面形成凹部62。即，形成藉由腔室側部61之內壁面中未安裝反射環68、69之中央部分、反射環68之下端面、及反射環69之上端面所包圍之凹部62。凹部62係沿水平方向圓環狀地形成於腔室6之內壁面，且圍繞保持半導體晶圓W之保持部7。 腔室側部61及反射環68、69係由強度及耐熱性優異之金屬材料(例如不鏽鋼)形成。又，反射環68、69之內周面係藉由電解鍍鎳而製成鏡面。 又，於腔室側部61，形狀設置有用以對於腔室6進行半導體晶圓W之搬入及搬出之搬送開口部(爐口)66。搬送開口部66可藉由閘閥185而開閉。搬送開口部66係與凹部62之外周面連通連接。因此，於閘閥185將搬送開口部66打開時，可自搬送開口部66通過凹部62進行半導體晶圓W對於熱處理空間65之搬入及半導體晶圓W自熱處理空間65之搬出。又，當閘閥185將搬送開口部66關閉時，腔室6內之熱處理空間65成為密閉空間。 又，於腔室6之內壁上部，形狀設置有對熱處理空間65供給處理氣體之氣體供給孔81。氣體供給孔81係形狀設置於較凹部62更靠上側位置，且亦可設置於反射環68。氣體供給孔81係經由圓環狀形成於腔室6之側壁內部之緩衝空間82而與氣體供給管83連通連接。氣體供給管83係連接於處理氣體供給源85。又，於氣體供給管83之路徑中途插入有閥84。若將閥84打開，則自處理氣體供給源85對緩衝空間82饋送處理氣體。流入至緩衝空間82之處理氣體係以於流體阻力小於氣體供給孔81之緩衝空間82內擴散之方式流動，自氣體供給孔81供給至熱處理空間65內。作為處理氣體，可使用將作為載體氣體之氮(N2 )混合於氫(H2 )、氨(NH3 )、三氟化氮(NF3 )、氟(F2 )等而成者。 另一方面，於腔室6之內壁下部形狀設置有將熱處理空間65內之氣體排出之氣體排氣孔86。氣體排氣孔86係形狀設置於較凹部62更靠下側位置，亦可設置於反射環69。氣體排氣孔86係經由圓環狀形成於腔室6之側壁內部之緩衝空間87而與氣體排氣管88連通連接。氣體排氣管88係連接於排氣部190。又，於氣體排氣管88之路徑中途插入有閥89。若將閥89打開，則熱處理空間65之氣體自氣體排氣孔86經由緩衝空間87排出至氣體排氣管88。再者，氣體供給孔81及氣體排氣孔86既可沿著腔室6之圓周方向設置複數個，亦可為狹縫狀者。又，處理氣體供給源85及排氣部190既可為設置於熱處理裝置1之機構，亦可為設置有熱處理裝置1之工廠之設施。 又，亦於搬送開口部66之前端連接有將熱處理空間65內之氣體排出之氣體排氣管191。氣體排氣管191係經由閥192連接於排氣部190。藉由將閥192打開而經由搬送開口部66將腔室6內之氣體排出。 圖2係表示保持部7之整體外觀之立體圖。保持部7係包含基台環71、連結部72及承受器74而構成。基台環71、連結部72及承受器74均由石英形成。即，保持部7之整體係由石英形成。 基台環71係自圓環形狀缺失一部分而成之圓弧形狀之石英構件。該缺失部分係為防止下述移載機構10之移載臂11與基台環71之干涉而設置。基台環71係藉由載置於凹部62之底面而支持於腔室6之壁面(參照圖1)。於基台環71之上表面，沿其圓環形狀之圓周方向，豎立設置有複數個連結部72(本實施形態中為4個)。連結部72亦為石英之構件，且藉由焊接而固定於基台環71。 承受器74係藉由設置於基台環71之4個連結部72支持。圖3係承受器74之俯視圖。又，圖4係承受器74之剖視圖。承受器74包括保持板75、導環76及複數個基板支持銷77。保持板75係由石英形成之大致圓形之平板狀構件。保持板75之直徑大於半導體晶圓W之直徑。即，保持板75具有大於半導體晶圓W之平面尺寸。 於保持板75之上表面周緣部設置有導環76。導環76係具有內徑較半導體晶圓W之直徑更大之圓環形狀之構件。例如，於半導體晶圓W之直徑為300 mm之情形時，導環76之內徑為320 mm。導環76之內周係設為如同自保持板75朝向上方展開之錐面。導環76係由與保持板75相同之石英形成。導環76既可熔接於保持板75之上表面，亦可藉由另行加工所得之銷等而固定於保持板75。或者，亦可將保持板75與導環76加工成一體之構件。 保持板75之上表面中較導環76更靠內側之區域係設為保持半導體晶圓W之平面狀之保持面75a。於保持板75之保持面75a，豎立設置有複數個基板支持銷77。於本實施形態中，沿著與保持面75a之外周圓(導環76之內周圓)為同心圓之圓周上每隔30°豎立設置有共計12個基板支持銷77。配置有12個基板支持銷77之圓之直徑(對向之基板支持銷77間之距離)小於半導體晶圓W之直徑，且若半導體晶圓W之直徑為300 mm則上述圓之直徑為270 mm～280 mm(本實施形態中為280 mm)。各個基板支持銷77係由石英形成。複數個基板支持銷77既可藉由焊接而設置於保持板75之上表面，亦可與保持板75加工為一體。 返回圖2，豎立設置於基台環71之4個連結部72與承受器74之保持板75之周緣部係藉由焊接而固定。即，承受器74與基台環71係藉由連結部72而固定地連結。藉由將此種保持部7之基台環71支持於腔室6之壁面，而將保持部7安裝於腔室6。於將保持部7安裝於腔室6之狀態下，承受器74之保持板75成為水平姿勢(法線與鉛垂方向一致之姿勢)。即，保持板75之保持面75a成為水平面。 搬入至腔室6之半導體晶圓W係以水平姿勢載置於安裝在腔室6之保持部7之承受器74之上得以保持。此時，半導體晶圓W係藉由豎立設置於保持板75上之12個基板支持銷77支持，從而保持於承受器74。更嚴格而言，12個基板支持銷77之上端部係與半導體晶圓W之下表面接觸，支持該半導體晶圓W。因12個基板支持銷77之高度(自基板支持銷77之上端至保持板75之保持面75a為止之距離)均勻，故可藉由12個基板支持銷77而以水平姿勢支持半導體晶圓W。 又，半導體晶圓W係藉由複數個基板支持銷77而自保持板75之保持面75a隔開特定之間隔得到支持。導環76之厚度大於基板支持銷77之高度。因此，可藉由導環76而防止由複數個基板支持銷77支持之半導體晶圓W之水平方向上之位置偏移。 又，如圖2及圖3所示，於承受器74之保持板75上下貫通地形成有開口部78。開口部78係為使放射溫度計120(參照圖1)接收自保持於承受器74之半導體晶圓W之下表面放射之放射光(紅外光)而設置。即，放射溫度計120係經由開口部78接收自保持於承受器74之半導體晶圓W之下表面放射之光，且藉由另行設置之檢測器而測定該半導體晶圓W之溫度。進而，於承受器74之保持板75，穿孔設置有為使下述移載機構10之頂起銷12進行半導體晶圓W之交接而貫通之4個貫通孔79。 圖5係移載機構10之俯視圖。又，圖6係移載機構10之側視圖。移載機構10包括2根移載臂11。移載臂11係設為如沿著大致圓環狀之凹部62般之圓弧形狀。於各移載臂11豎立設置有2根頂起銷12。各移載臂11可藉由水平移動機構13而旋動。水平移動機構13使一對移載臂11於對於保持部7進行半導體晶圓W之移載之移載動作位置(圖5之實線位置)與俯視時與由保持部7保持之半導體晶圓W不重合之退避位置(圖5之二點鏈線位置)之間水平移動。作為水平移動機構13，既可為藉由個別之馬達而使各移載臂11分別旋動者，亦可為使用連桿機構藉由1個馬達使一對移載臂11連動地旋動者。 又，一對移載臂11係藉由升降機構14而與水平移動機構13共同地升降移動。若升降機構14使一對移載臂11於移載動作位置上升，則共計4根頂起銷12通過穿孔設置於承受器74之貫通孔79(參照圖2、3)，且頂起銷12之上端自承受器74之上表面突出。另一方面，若升降機構14使一對移載臂11於移載動作位置下降，將頂起銷12自貫通孔79抽出，且水平移動機構13使一對移載臂11以打開之方式移動，則各移載臂11移動至退避位置。一對移載臂11之退避位置係保持部7之基台環71之正上方。因基台環71載置於凹部62之底面，故移載臂11之退避位置成為凹部62之內側。再者，亦於設置有移載機構10之驅動部(水平移動機構13及升降機構14)之部位附近，設置有省略圖示之排氣機構，且以將移載機構10之驅動部周邊之氛圍氣體排出至腔室6之外部之方式構成。 返回圖1，設置於腔室6之上方之閃光加熱部5係於殼體51之內側包括包含複數根(本實施形態中為30根)氙氣閃光燈FL之光源、及以覆蓋該光源之上方之方式設置之反射器52而構成。又，於閃光加熱部5之殼體51之底部安裝有燈光放射窗53。構成閃光加熱部5之底板部之燈光放射窗53係藉由石英形成之板狀之石英窗。藉由將閃光加熱部5設置於腔室6之上方，而燈光放射窗53與上側腔室窗63成為相對向。閃光燈FL係自腔室6之上方經由燈光放射窗53及上側腔室窗63對熱處理空間65照射閃光。 複數個閃光燈FL為分別具有長條之圓筒形狀之棒狀燈，且以各自之長度方向沿著由保持部7保持之半導體晶圓W之主面(即沿水平方向)成為相互平行之方式平面狀地排列。因此，藉由閃光燈FL之排列而形成之平面亦為水平面。 圖8係表示閃光燈FL之驅動電路之圖。如該圖所示，使電容器93、線圈94、閃光燈FL、IGBT(Insulated Gate Bipolar Transistor，絕緣閘雙極電晶體)96串聯連接。又，如圖8所示，控制部3包括脈衝產生器31及波形設定部32，並且連接於輸入部33。作為輸入部33，可採用鍵盤、滑鼠、觸控面板等各種公知之輸入機器。波形設定部32基於來自輸入部33之輸入內容，設定脈衝信號之波形，脈衝產生器31根據該波形，產生脈衝信號。 閃光燈FL包括：棒狀之玻璃管(放電管)92，其係於其內部封入有氙氣，且於其兩端部配設有陽極及陰極；及觸發電極91，其係附設於該玻璃管92之外周面上。對於電容器93，藉由電源單元95而施加特定之電壓，從而被充電與該施加電壓(充電電壓)相應之電荷。又，可自觸發電路97對觸發電極91施加高電壓。觸發電路97對觸發電極91施加電壓之時序係由控制部3而控制。 IGBT96係於閘極部裝入有MOSFET(Metal Oxide Semiconductor Field effect transistor，金屬氧化物半導體場效應電晶體)之雙極電晶體，且係適於處理大功率之開關元件。自控制部3之脈衝產生器31對IGBT96之閘極施加脈衝信號。若對IGBT96之閘極施加特定值以上之電壓(High(高)電壓)，則IGBT96成為接通狀態，若施加未達特定值之電壓(Low(低)電壓)，則IGBT96成為斷開狀態。以此方式，包含閃光燈FL之驅動電路藉由IGBT96而接通斷開。藉由IGBT96接通斷開而使閃光燈FL與對應之電容器93之連接斷續進行，從而對流入至閃光燈FL之電流進行接通斷開控制。 即便於電容器93已被充電之狀態下，IGBT96成為接通狀態，對玻璃管92之兩端電極施加高電壓，亦因氙氣為電性絕緣體，而於通常之狀態下，電不流入至玻璃管92內。然而，於觸發電路97對觸發電極91施加高電壓，使絕緣崩潰之情形時，因兩端電極間之放電，電流瞬時地流入至玻璃管92內，且藉由此時之氙之原子或分子之激發而發射光。 圖8所示之驅動電路係對於設置於閃光加熱部5之複數個閃光燈FL之各者單獨地設置。於本實施形態中，因平面狀地排列30根閃光燈FL，故而，對應於其等而設置有30個如圖8所示之驅動電路。由此，流入至30根閃光燈FL之各者之電流藉由對應之IGBT96而單獨地進行接通斷開控制。 又，反射器52係以覆蓋複數個閃光燈FL整體之方式設置於該等複數個閃光燈FL之上方。反射器52之基本功能係將自複數個閃光燈FL出射之閃光反射至熱處理空間65之側。反射器52係由鋁合金板形成，且其表面(面向閃光燈FL之側之面)藉由噴砂處理而實施表面粗化加工。 設置於腔室6之下方之鹵素加熱部4係於殼體41之內側內置複數根(本實施形態中為40根)鹵素燈HL。鹵素加熱部4係藉由複數個鹵素燈HL而自腔室6之下方經由下側腔室窗64進行對熱處理空間65之光照射，從而加熱半導體晶圓W之光照射部。 圖7係表示複數個鹵素燈HL之配置之俯視圖。40根鹵素燈HL係分為上下2段而配置。於靠近保持部7之上段配設有20根鹵素燈HL，並且亦於較上段相距保持部7更遠之下段配設有20根鹵素燈HL。各鹵素燈HL係具有長條之圓筒形狀之棒狀燈。上段、下段均為20根之鹵素燈HL係以各自之長度方向沿著由保持部7保持之半導體晶圓W之主面(即沿著水平方向)成為相互平行之方式排列。由此，上段、下段均由鹵素燈HL之排列而形成之平面為水平面。 又，如圖7所示，上段、下段均為由保持部7保持之半導體晶圓W之相較與中央部對向之區域更於與周緣部對向之區域中之鹵素燈HL之配設密度變高。即，上下段均為燈排列之相較中央部而言周緣部中之鹵素燈HL之配設間距更短。因此，於來自鹵素加熱部4之光照射進行加熱時，可對容易產生溫度降低之半導體晶圓W之周緣部進行更多光量之照射。 又，包含上段之鹵素燈HL之燈群與包含下段之鹵素燈HL之燈群係以格子狀交叉之方式排列。即，以配置於上段之20根鹵素燈HL之長度方向與配置於下段之20根鹵素燈HL之長度方向相互正交之方式，配設共計40根鹵素燈HL。 鹵素燈HL係藉由對配設於玻璃管內部之燈絲進行通電而使燈絲白熾化進行發光之燈絲方式之光源。於玻璃管之內部，封入有對氮或氬等惰性氣體導入微量鹵族元素(碘、溴等)而成之氣體。可藉由導入鹵族元素，而一邊抑制燈絲之損耗一邊將燈絲之溫度設定為高溫。因此，鹵素燈HL具有與普通之白熾燈泡相比壽命更長且可連續照射強光之特性。即，鹵素燈HL係連續發光至少1秒以上之連續點亮燈。又，因鹵素燈HL為棒狀燈，故壽命長，且藉由將鹵素燈HL沿水平方向配置而使朝向上方之半導體晶圓W之放射效率優異。 又，亦於鹵素加熱部4之殼體41內，於2段之鹵素燈HL之下側設置有反射器43(圖1)。反射器43係將自複數個鹵素燈HL出射之光反射至熱處理空間65之側。 控制部3係控制設置於熱處理裝置1之上述各種動作機構。作為控制部3之硬體之構成係與一般電腦相同。即，控制部3包括作為進行各種運算處理之電路之CPU(Central Processing Unit，中央處理單元)、作為記憶基本程式之讀出專用記憶體之ROM(Read Only Memory，唯讀記憶體)、作為記憶各種資訊之讀寫自由之記憶體之RAM(Random Access Memory，隨機存取記憶體)、及預先記憶控制用軟體或資料等之磁碟。藉由使控制部3之CPU執行特定之處理程式，而進行熱處理裝置1中之處理。 除包含上述構成以外，熱處理裝置1亦包括各種冷卻用結構，以防止於半導體晶圓W之熱處理時因自鹵素燈HL及閃光燈FL產生之熱能導致鹵素加熱部4、閃光加熱部5及腔室6之過度之溫度上升。例如，於腔室6之壁體設置有水冷管(省略圖示)。又，鹵素加熱部4及閃光加熱部5係設為於內部形成氣流進行排熱之空冷結構。又，亦對上側腔室窗63與燈光放射窗53之間隙供給空氣，將閃光加熱部5及上側腔室窗63冷卻。 其次，對本發明之半導體裝置之製造方法進行說明。於本實施形態中，首先，於矽(Si)之半導體晶圓W之表面形成氧化矽膜，於該氧化矽膜之上形成高介電常數閘極絕緣膜(High-k膜)。圖9係模式性表示形成有高介電常數閘極絕緣膜之半導體晶圓W之結構之圖。 於本實施形態中，於形成閘極之前對矽基材101注入離子(例如砷(As)、磷(P)、硼(B))，形成源極102及汲極103。於形成有源極102及汲極103之矽基材101之表面成膜二氧化矽(SiO2 )之界面層膜104。界面層膜104係維持高介電常數閘極絕緣膜105與矽基材101之間之良好之界面特性所需之基底層。二氧化矽之界面層膜104之膜厚極薄例如約為1 nm。作為界面層膜104之形成方法，例如可採用熱氧化法等公知之各種方法。 而且，於二氧化矽之界面層膜104之上形成有高介電常數閘極絕緣膜105。作為高介電常數閘極絕緣膜105，例如可使用HfO2 、ZrO2 、Al2 O3 、La2 O3 等高介電常數材料(本實施形態中為HfO2 )。高介電常數閘極絕緣膜105係例如藉由利用ALD(Atomic Layer Deposition，原子層沈積)使高介電常數材料沈積於界面層膜104之上而成膜。沈積於界面層膜104之上之高介電常數閘極絕緣膜105之膜厚亦極薄，例如約為1 nm。高介電常數閘極絕緣膜105之形成方法並不限定於ALD，例如可採用MOCVD(Metal Organic Chemical Vapor Deposition，金屬有機化學氣相沈積)等公知之方法。 其次，於高介電常數閘極絕緣膜105之上進而形成金屬閘極電極。圖10係模式性表示形成有金屬閘極電極之半導體晶圓W之結構之圖。此處，於本實施形態中，於高介電常數閘極絕緣膜105之上形成含氟(F)之金屬閘極電極106。金屬閘極電極106係例如由氮化鈦(TiN)形成。氮化鈦係鈦之氮化物，典型而言，鈦係將四氯化鈦(TiCl4 )還原而獲得。可藉由將利用氟取代該四氯化鈦之氯之一部分所得者用作原料而獲得含氟之氮化鈦。利用此種含氟之氮化鈦於高介電常數閘極絕緣膜105之上形成金屬閘極電極106。 作為金屬閘極電極106之形成方法，例如可使用CVD或ALD。形成於高介電常數閘極絕緣膜105之上之金屬閘極電極106之膜厚為10 nm～20 nm。又，金屬閘極電極106中之氟之含量(濃度)為0.1 at%以上且10 at%以下。 其次，藉由上述熱處理裝置1對形成有含氟之金屬閘極電極106之半導體晶圓W進行熱處理。以下，對熱處理裝置1所進行之半導體晶圓W之熱處理進行說明。以下說明之熱處理裝置1之處理順序係藉由控制部3控制熱處理裝置1之各動作機構而進行。 首先，打開閘閥185，將搬送開口部66開啟，藉由裝置外部之搬送機械手而經由搬送開口部66將半導體晶圓W搬入至腔室6內之熱處理空間65。由搬送機械手搬入之半導體晶圓W進入至保持部7之正上方位置而停止。繼而，藉由移載機構10之一對移載臂11自退避位置水平移動地上升至移載動作位置，頂起銷12通過貫通孔79自承受器74之保持板75之上表面突出，接收半導體晶圓W。此時，頂起銷12上升至較基板支持銷77之上端更上方。 於將半導體晶圓W載置於頂起銷12之後，搬送機械手自熱處理空間65退出，且藉由閘閥185而關閉搬送開口部66。繼而，藉由一對移載臂11下降，而將半導體晶圓W自移載機構10於保持部7之承受器74進行交接，且以水平姿勢自下方被保持。半導體晶圓W係藉由豎立設置於保持板75上之複數個基板支持銷77支持，保持於承受器74。又，半導體晶圓W係以形成有高介電常數閘極絕緣膜105及金屬閘極電極106之表面為上表面，由保持部7進行保持。於藉由複數個基板支持銷77支持之半導體晶圓W之背面(與表面為相反側之主面)與保持板75之保持面75a之間形成特定之間隔。下降至承受器74之下方之一對移載臂11藉由水平移動機構13而退避至退避位置、即凹部62之內側。 又，於藉由閘閥185而將搬送開口部66關閉，將熱處理空間65設為密閉空間後，進行腔室6內之氛圍調整。具體而言，打開閥84，自氣體供給孔81對熱處理空間65供給處理氣體。於本實施形態中，將氫與氮之混合氣體作為處理氣體供給至腔室6內之熱處理空間65。又，打開閥89，自氣體排氣孔86將腔室6內之氣體排出。藉此，自腔室6內之熱處理空間65之上部供給之處理氣體朝向下方流動而自熱處理空間65之下部排出，將熱處理空間65置換為含氫之氛圍。又，藉由打開閥192，而亦自搬送開口部66排出腔室6內之氣體。進而，藉由省略圖示之排氣機構而亦將移載機構10之驅動部周邊之氣體排出。 當腔室6內被置換為含氫之氛圍，半導體晶圓W由保持部7之承受器74自下方保持為水平姿勢之後，鹵素加熱部4之40根鹵素燈HL一同地點亮，開始進行預加熱(輔助加熱)。自鹵素燈HL出射之鹵素光透過由石英形成之下側腔室窗64及承受器74自半導體晶圓W之背面照射。因接收來自鹵素燈HL之光照射，半導體晶圓W受到預加熱而溫度上升。再者，因移載機構10之移載臂11退避至凹部62之內側，故不阻礙鹵素燈HL進行之加熱。 於藉由鹵素燈HL進行預加熱時，藉由放射溫度計120而測定半導體晶圓W之溫度。即，放射溫度計120接收自被承受器74保持之半導體晶圓W之背面經由開口部78放射之紅外光，測定升溫中之晶圓溫度。將測定所得之半導體晶圓W之溫度傳送至控制部3。控制部3一邊監視藉由因來自鹵素燈HL之光照射而升溫之半導體晶圓W之溫度是否達到特定之預加熱溫度T1，一邊控制鹵素燈HL之輸出。即，控制部3基於放射溫度計120之測定值，以半導體晶圓W之溫度成為預加熱溫度T1之方式反饋控制鹵素燈HL之輸出。預加熱溫度T1係設為350℃至600℃左右(本實施形態中為600℃)。 於半導體晶圓W之溫度達到預加熱溫度T1之後，控制部3將半導體晶圓W暫時維持為該預加熱溫度T1。具體而言，於藉由放射溫度計120而測定之半導體晶圓W之溫度達到預加熱溫度T1之時點，控制部3調整鹵素燈HL之輸出，將半導體晶圓W之溫度維持為大致預加熱溫度T1。 藉由進行此種利用鹵素燈HL之預加熱，而使半導體晶圓W之整體均勻地升溫至預加熱溫度T1。於鹵素燈HL所進行之預加熱之階段，存在更容易散熱之半導體晶圓W之周緣部之溫度較中央部降低之傾向，但鹵素加熱部4中之鹵素燈HL之配設密度係半導體晶圓W之與周緣部對向之區域高於與中央部對向之區域。因此，照射至容易產生散熱之半導體晶圓W之周緣部之光量變多，從而可使預加熱階段中之半導體晶圓W之面內溫度分佈變得均勻。進而，因安裝於腔室側部61之反射環69之內周面設為鏡面，故藉由該反射環69之內周面而朝向半導體晶圓W之周緣部反射之光量變多，從而可使預加熱階段中之半導體晶圓W之面內溫度分佈變得更均勻。 於半導體晶圓W之溫度達到預加熱溫度T1後經由特定時間之時點，自閃光加熱部5之閃光燈FL對半導體晶圓W之表面進行閃光照射。於閃光燈FL進行閃光照射時，預先藉由電源單元95於電容器93中儲存有電荷。繼而，於電容器93中儲存有電荷之狀態下，自控制部3之脈衝產生器31對IGBT96輸出脈衝信號，將IGBT96進行接通斷開驅動。 脈衝信號之波形可藉由自輸入部33輸入依序設定脈衝寬度之時間(接通時間)與脈衝間隔之時間(斷開時間)作為參數之製程配方而規定。當操作員將此種製程配方自輸入部33輸入至控制部3時，控制部3之波形設定部32依照該製程配方設定反覆進行接通斷開之脈衝波形。繼而，脈衝產生器31依照藉由波形設定部32設定所得之脈衝波形，輸出脈衝信號。其結果，對於IGBT96之閘極施加所設定之波形之脈衝信號，從而控制IGBT96之接通斷開驅動。具體而言，於輸入至IGBT96之閘極之脈衝信號為接通時，IGBT96成為接通狀態，於脈衝信號為斷開時，IGBT96成為斷開狀態。 又，控制部3與自脈衝產生器31輸出之脈衝信號成為接通之時序同步地，控制觸發電路97，對觸發電極91施加高電壓(觸發電壓)。於電容器93中儲存有電荷之狀態下對IGBT96之閘極輸入脈衝信號，且與該脈衝信號成為接通之時序同步地對觸發電極91施加高電壓，藉此，於脈衝信號為接通時，於玻璃管92內之兩端電極間必定流入電流，且藉由此時之氙之原子或分子之激發而發射光。 如此一來，閃光加熱部5之30根閃光燈FL發光，對由保持部7保持之半導體晶圓W之表面照射閃光。此處，於不使用IGBT96而使閃光燈FL發光之情形時，儲存於電容器93中之電荷於1次發光中被消耗，來自閃光燈FL之輸出波形成為寬度為0.1毫秒至10毫秒左右之簡單之單脈衝。相對於此，於本實施形態中，藉由於電路中連接成為開關元件之IGBT96，且對其閘極輸出脈衝信號，而利用IGBT96使自電容器93向閃光燈FL之電荷之供給成為斷續，從而將流向閃光燈FL之電流進行接通斷開控制。其結果，可謂閃光燈FL之發光受到斬波控制，將儲存於電容器93中之電荷分割地消耗，於極短之時間內，閃光燈FL反覆進行閃爍。再者，電路中流動之電流值完全成為"0"之前，下一脈衝被施加至IGBT96之閘極，電流值再次增加，故而，即便於閃光燈FL反覆進行閃爍之期間，發光輸出亦不會完全成為"0"。 可藉由利用IGBT96將流入至閃光燈FL之電流進行接通斷開控制，而自由地規定閃光燈FL之發光模式(發光輸出之時間波形)，從而可自由地調整發光時間及發光強度。IGBT96之接通斷開驅動之模式係藉由自輸入部33輸入之脈衝寬度之時間與脈衝間隔之時間而規定。即，藉由於閃光燈FL之驅動電路組裝IGBT96而適當設定自輸入部33輸入之脈衝寬度之時間與脈衝間隔之時間，僅此便可自由地規定閃光燈FL之發光模式。 具體而言，例如，若使自輸入部33輸入之脈衝寬度之時間相對於脈衝間隔之時間的比率變大，則流入至閃光燈FL之電流增大，發光強度變強。相反地，若使自輸入部33輸入之脈衝寬度之時間相對於脈衝間隔之時間之比率變小，則流入至閃光燈FL之電流減少，發光強度變弱。又，若適當地調整自輸入部33輸入之脈衝間隔之時間與脈衝寬度之時間之比率，則可將閃光燈FL之發光強度維持固定。進而，藉由將自輸入部33輸入之脈衝寬度之時間與脈衝間隔之時間之組合之總時間變長，電流遍佈相對較長時間持續流入至閃光燈FL中，從而閃光燈FL之發光時間變長。於本實施形態中，將閃光燈FL之發光時間設定為0.1毫秒～100毫秒之間。 以此方式，自閃光燈FL對半導體晶圓W之表面以0.1毫秒以上且100毫秒以下之照射時間照射閃光，進行半導體晶圓W之閃光加熱。藉由照射照射時間為0.1毫秒以上且100毫秒以下之極短且強之閃光，包含高介電常數閘極絕緣膜105及金屬閘極電極106之半導體晶圓W之表面瞬間升溫至處理溫度T2。半導體晶圓W之表面藉由閃光照射而達到之最高溫度(峰值溫度)即處理溫度T2為900℃以上，於本實施形態中為1000℃。於閃光加熱中，因閃光之照射時間為100毫秒以下之極短時間，故而半導體晶圓W之表面溫度瞬間升溫至處理溫度T2之後，立即降溫至預加熱溫度T1附近。 圖11係用以說明半導體晶圓W之表面受到閃光加熱時產生之現象之圖。當將包含高介電常數閘極絕緣膜105及金屬閘極電極106之半導體晶圓W之表面加熱至900℃以上之處理溫度T2時，金屬閘極電極106之氮化鈦中所含之氟越過與高介電常數閘極絕緣膜105之界面而擴散至高介電常數閘極絕緣膜105中。擴散至高介電常數閘極絕緣膜105之氟進而擴散至二氧化矽之界面層膜104，到達界面層膜104與矽基材101之間之界面為止。 到達界面層膜104與矽基材101之界面之氟使存在於該界面中之懸鍵(dangling bond)終止。藉此，界面層膜104與矽基材101之間之界面態階減小。又，擴散至高介電常數閘極絕緣膜105之氟與存在於高介電常數閘極絕緣膜105中之阱結合而使其消失。其結果，包含界面層膜104及高介電常數閘極絕緣膜105之閘極堆疊結構之可靠性提昇。 又，藉由將半導體晶圓W之表面進行閃光加熱，而執行高介電常數閘極絕緣膜105之成膜後熱處理(PDA：Post Deposition Annealing，沈積後退火)。即，剛沈積後尚未實施特殊熱處理之高介電常數閘極絕緣膜105包含較多點缺陷等缺陷，但可藉由利用閃光加熱將高介電常數閘極絕緣膜105升溫至處理溫度T2而減少此種缺陷。 然而，金屬閘極電極106之氮化鈦中不僅包含氟亦包含氮。若藉由閃光加熱將半導體晶圓W之表面加熱至處理溫度T2，則金屬閘極電極106中所含之氮亦擴散至高介電常數閘極絕緣膜105中。若氮進而擴散至二氧化矽之界面層膜104，且到達界面層膜104與矽基材101之間之界面，則反而導致界面特性劣化，因此，氮之擴散停留於高介電常數閘極絕緣膜105與界面層膜104之界面。其原因在於，與二氧化矽中之氟之擴散係數相比，氮之擴散係數較小，於100毫秒以下之極短時間內，氮無法於界面層膜104中擴散後到達與矽基材101之界面。即，藉由進行閃光照射所進行之100毫秒以下之極短時間之加熱處理，而一邊抑制使界面特性劣化之氮之擴散，一邊僅使氟擴散至界面層膜104與矽基材101之間之界面，使界面態階減小，並且提昇閘極堆疊結構之可靠性。 於閃光加熱處理結束之後，經由特定時間後鹵素燈HL熄滅。藉此，半導體晶圓W自預加熱溫度T1急速地降溫。又，停止氫向腔室6內之供給，並且僅供給氮，將腔室6內之熱處理空間65置換為氮氛圍。降溫中之半導體晶圓W之溫度係藉由放射溫度計120而測定，且將其測定結果傳送至控制部3。控制部3根據放射溫度計120之測定結果監視半導體晶圓W之溫度是否降溫至特定溫度。繼而，於半導體晶圓W之溫度降溫至特定溫度以下之後，藉由移載機構10之一對移載臂11再次自退避位置水平移動地上升至移載動作位置，頂起銷12自承受器74之上表面突出，自承受器74接收熱處理後之半導體晶圓W。繼而，將藉由閘閥185而關閉之搬送開口部66打開，利用裝置外部之搬送機械手將載置於頂起銷12上之半導體晶圓W搬出，從而熱處理裝置1中之半導體晶圓W之加熱處理結束。 於本實施形態中，於矽基材101上挾入二氧化矽之界面層膜104而形成之高介電常數閘極絕緣膜105之上，形成含氟之金屬閘極電極106，進行閃光照射所進行之100毫秒以下之極短時間加熱處理，藉此，一邊抑制氮之擴散，一邊僅使氟擴散至界面層膜104與矽基材101之間之界面。可藉由一邊抑制使界面特性劣化之氮之擴散，一邊僅使氟擴散至界面層膜104與矽基材101之間之界面，而使界面態階減小，並且提昇閘極堆疊結構之可靠性。再者，閃光燈FL之閃光照射時間可於0.1毫秒以上且100毫秒以下之範圍內適當調整。 又，因藉由極短時間之加熱處理而使氟自含氟之金屬閘極電極106擴散至高介電常數閘極絕緣膜105及界面層膜104，故而可不對形成於半導體晶圓W之器件結構造成損傷地將氟導入至該器件結構。 又，因於含氫之氛圍中進行半導體晶圓W之閃光加熱處理，故而二氧化矽之界面層膜104中之氟之擴散速度變快，從而可更確實地將氟導入至界面層膜104與矽基材101之間之界面。 以上，對本發明之實施形態進行了說明，但本發明可於不脫離其主旨之範圍內進行除上述內容以外之各種變更。例如，於上述實施形態中，利用氮化鈦形成金屬閘極電極106，但並不限定於此，亦可利用氮化鉭(TaN)、氮化鋁(AlN)等形成金屬閘極電極106。即便金屬閘極電極106為氮化鉭或氮化鋁，亦可藉由於高介電常數閘極絕緣膜105之上形成含氟之金屬閘極電極106進行閃光加熱處理，而與上述實施形態同樣地，一邊抑制氮之擴散，一邊僅使氟擴散至界面層膜104與矽基材101之間之界面。 又，亦可代替金屬閘極電極106而於高介電常數閘極絕緣膜105之上形成含氟之薄膜，進行閃光加熱處理。即便如此，亦可使氟擴散至高介電常數閘極絕緣膜105及界面層膜104，使界面層膜104與矽基材101之間之界面態階減小，並且提昇閘極堆疊結構之可靠性。 又，於上述實施形態中，於形成含氟之金屬閘極電極106之後進行閃光加熱處理，且亦一同地進行高介電常數閘極絕緣膜105之成膜後熱處理，但亦可取而代之地於形成金屬閘極電極106之前進行高介電常數閘極絕緣膜105之成膜後熱處理。 又，於上述實施形態中，於含氫之氛圍中進行半導體晶圓W之閃光加熱處理，但並不限定於此，亦可於包含氨氣(NH3 )、三氟化氮(NF3 )、或氟氣(F2 )等之氛圍中進行閃光加熱處理。即，半導體晶圓W之閃光加熱處理只要於選自由氫、氨、三氟化氮、氟所組成之群中之一種氣體氛圍中進行即可。 如上所述，於含氫之氛圍中進行閃光加熱處理之情形時，可提昇二氧化矽之界面層膜104中之氟之擴散速度。又，於包含氨或三氟化氮之氛圍中進行閃光加熱處理之情形時，可補充高介電常數閘極絕緣膜105中之氮。進而，於包含氟之氛圍中進行閃光加熱處理之情形時，當僅自金屬閘極電極106供給之氟不充分時，可補充氟。 又，於上述實施形態中，藉由來自閃光燈FL之閃光照射而進行半導體晶圓W之熱處理，但並不限定於此，只要為100毫秒以下之加熱處理即可，例如亦可藉由雷射退火而進行。 又，成為本發明之技術之適用對象之器件結構並不限定於平面型之FET，亦可為Fin(鰭式)結構之FET。 又，於上述實施形態中，使閃光加熱部5包括30根閃光燈FL，但並不限定於此，可將閃光燈FL之根數設為任意數量。又，閃光燈FL並不限定於氙氣閃光燈，亦可為氪氣閃光燈。又，鹵素加熱部4所包括之鹵素燈HL之根數亦不限定於40根，可設為任意數量。 又，於上述實施形態中，設為藉由來自鹵素燈HL之鹵素光照射而將半導體晶圓W預加熱，但預加熱之方法並不限定於此，亦可設為藉由載置於加熱板而將半導體晶圓W預加熱。
1‧‧‧熱處理裝置
3‧‧‧控制部
4‧‧‧鹵素加熱部
5‧‧‧閃光加熱部
6‧‧‧腔室
7‧‧‧保持部
10‧‧‧移載機構
11‧‧‧移載臂
12‧‧‧頂起銷
13‧‧‧水平移動機構
14‧‧‧升降機構
31‧‧‧脈衝產生器
32‧‧‧波形設定部
33‧‧‧輸入部
41‧‧‧殼體
43‧‧‧反射器
51‧‧‧殼體
52‧‧‧反射器
53‧‧‧燈光放射窗
61‧‧‧腔室側部
62‧‧‧凹部
63‧‧‧上側腔室窗
64‧‧‧下側腔室窗
65‧‧‧熱處理空間
66‧‧‧搬送開口部(爐口)
68、69‧‧‧反射環
71‧‧‧基台環
72‧‧‧連結部
74‧‧‧承受器
75‧‧‧保持板
75a‧‧‧保持面
76‧‧‧導環
77‧‧‧基板支持銷
78‧‧‧開口部
79‧‧‧貫通孔
81‧‧‧氣體供給孔
82‧‧‧緩衝空間
83‧‧‧氣體供給管
84‧‧‧閥
85‧‧‧處理氣體供給源
86‧‧‧氣體排氣孔
87‧‧‧緩衝空間
88‧‧‧氣體排氣管
89‧‧‧閥
91‧‧‧觸發電極
92‧‧‧棒狀之玻璃管(放電管)
93‧‧‧電容器
94‧‧‧線圈
95‧‧‧電源單元
96‧‧‧IGBT
97‧‧‧觸發電路
101‧‧‧矽基材
102‧‧‧源極
103‧‧‧汲極
104‧‧‧界面層膜
105‧‧‧高介電常數閘極絕緣膜
106‧‧‧金屬閘極電極
120‧‧‧放射溫度計
185‧‧‧閘閥
190‧‧‧排氣部
191‧‧‧氣體排氣管
192‧‧‧閥
FL‧‧‧閃光燈
HL‧‧‧鹵素燈
W‧‧‧半導體晶圓
圖1係表示本發明之半導體裝置之製造方法中使用之熱處理裝置的構成之縱剖視圖。 圖2係表示保持部之整體外觀之立體圖。 圖3係承受器之俯視圖。 圖4係承受器之剖視圖。 圖5係移載機構之俯視圖。 圖6係移載機構之側視圖。 圖7係表示複數個鹵素燈之配置之俯視圖。 圖8係表示閃光燈之驅動電路之圖。 圖9係模式性表示形成有高介電常數閘極絕緣膜之半導體晶圓之結構之圖。 圖10係模式性表示形成有金屬閘極電極之半導體晶圓之結構之圖。 圖11係用以說明半導體晶圓之表面進行閃光加熱時所產生之現象之圖。

Claims (6)

  1. 一種半導體裝置之製造方法，其特徵在於：其係於矽基板上挾入界面層膜而形成高介電常數閘極絕緣膜者，且包括：第1成膜步驟，其係於上述矽基板之表面挾入二氧化矽之界面層膜而形成高介電常數閘極絕緣膜；第2成膜步驟，其係於上述高介電常數閘極絕緣膜上形成含氟之膜；及熱處理步驟，其係對上述矽基板實施100毫秒以下之加熱處理，一邊使氮之擴散抑制於上述高介電常數閘極絕緣膜，一邊使氟擴散至上述高介電常數閘極絕緣膜及上述界面層膜。
  2. 如請求項1之半導體裝置之製造方法，其中，上述第2成膜步驟中形成之膜係金屬閘極電極。
  3. 如請求項2之半導體裝置之製造方法，其中上述金屬閘極電極包含TiN、TaN或AlN。
  4. 如請求項2之半導體裝置之製造方法，其中上述金屬閘極電極中之氟之含量為0.1at%以上且10at%以下。
  5. 如請求項1之半導體裝置之製造方法，其中於上述熱處理步驟中，自閃光燈對上述矽基板之表面照射閃光。
  6. 如請求項1至5中任一項之半導體裝置之製造方法，其中於上述熱處理步驟中，於選自由氫、氨、三氟化氮、氟所組成之群中之一種氣體氛圍中進行上述矽基板之加熱處理。
TW106118482A 2016-07-06 2017-06-05 半導體裝置之製造方法 TWI668743B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP??2016-134021 2016-07-06
JP2016134021A JP6774800B2 (ja) 2016-07-06 2016-07-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201802894A TW201802894A (zh) 2018-01-16
TWI668743B true TWI668743B (zh) 2019-08-11

Family

ID=60911021

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106118482A TWI668743B (zh) 2016-07-06 2017-06-05 半導體裝置之製造方法

Country Status (4)

Country Link
US (2) US20180012767A1 (zh)
JP (1) JP6774800B2 (zh)
CN (1) CN107591319B (zh)
TW (1) TWI668743B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7048351B2 (ja) * 2018-02-28 2022-04-05 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP7048372B2 (ja) * 2018-03-20 2022-04-05 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置および熱処理方法
CN108987265A (zh) * 2018-06-26 2018-12-11 武汉华星光电半导体显示技术有限公司 显示器件制造方法及装置
US10985022B2 (en) 2018-10-26 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures having interfacial layers
KR102623884B1 (ko) 2018-12-15 2024-01-10 엔테그리스, 아이엔씨. 비 텅스텐 재료를 사용한 불소 이온 주입 시스템 및 사용 방법
KR102612404B1 (ko) 2019-03-08 2023-12-13 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US11329139B2 (en) * 2019-07-17 2022-05-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with reduced trap defect and method of forming the same
KR20210011748A (ko) 2019-07-23 2021-02-02 삼성전자주식회사 반도체 소자
US10985265B2 (en) * 2019-08-22 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure
US11664257B2 (en) * 2021-09-21 2023-05-30 Intel Corporation Contactless wafer separator

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080182430A1 (en) * 2007-01-25 2008-07-31 Jennifer Chen Multiple-time flash anneal process
US20090090975A1 (en) * 2007-10-09 2009-04-09 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing fluorine doping
US20110263115A1 (en) * 2010-04-26 2011-10-27 Applied Materials, Inc. Nmos metal gate materials, manufacturing methods, and equipment using cvd and ald processes with metal based precursors
US20150132938A1 (en) * 2013-11-13 2015-05-14 Intermolecular, Inc. Methods and Systems for Forming Reliable Gate Stack on Semiconductors

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2538740B2 (ja) 1992-06-09 1996-10-02 株式会社半導体プロセス研究所 半導体製造装置及び半導体装置の製造方法
JP2002299614A (ja) 2001-03-30 2002-10-11 Toshiba Corp Ｍｉｓ型電界効果トランジスタ及びその製造方法及び半導体記憶装置及びその製造方法
JP4627961B2 (ja) 2002-09-20 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20070190711A1 (en) * 2006-02-10 2007-08-16 Luo Tien Y Semiconductor device and method for incorporating a halogen in a dielectric
US8319295B2 (en) 2007-01-10 2012-11-27 Imec Use of F-based gate etch to passivate the high-k/metal gate stack for deep submicron transistor technologies
JP4950710B2 (ja) 2007-03-19 2012-06-13 株式会社東芝 半導体装置及び半導体装置の製造方法
CN101728257B (zh) * 2008-10-24 2011-02-16 中国科学院微电子研究所 一种栅介质/金属栅集成结构的制备方法
JP5285519B2 (ja) 2009-07-01 2013-09-11 パナソニック株式会社 半導体装置及びその製造方法
JP5632254B2 (ja) 2010-10-26 2014-11-26 旭化成エレクトロニクス株式会社 半導体装置及びその製造方法
JP4985855B2 (ja) 2011-01-13 2012-07-25 セイコーエプソン株式会社 半導体装置の製造方法
WO2013095643A1 (en) * 2011-12-23 2013-06-27 Intel Corporation Iii-n material structure for gate-recessed transistors
CN103632976B (zh) * 2012-08-29 2016-06-29 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
JP2014165293A (ja) 2013-02-25 2014-09-08 Hitachi Ltd Ｆｉｅｌｄ−ＭＯＳＦＥＴおよびその製造方法
US9502307B1 (en) * 2015-11-20 2016-11-22 International Business Machines Corporation Forming a semiconductor structure for reduced negative bias temperature instability

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080182430A1 (en) * 2007-01-25 2008-07-31 Jennifer Chen Multiple-time flash anneal process
US20090090975A1 (en) * 2007-10-09 2009-04-09 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing fluorine doping
US20110263115A1 (en) * 2010-04-26 2011-10-27 Applied Materials, Inc. Nmos metal gate materials, manufacturing methods, and equipment using cvd and ald processes with metal based precursors
US20150132938A1 (en) * 2013-11-13 2015-05-14 Intermolecular, Inc. Methods and Systems for Forming Reliable Gate Stack on Semiconductors

Also Published As

Publication number Publication date
US20190326121A1 (en) 2019-10-24
CN107591319A (zh) 2018-01-16
CN107591319B (zh) 2021-02-05
JP2018006637A (ja) 2018-01-11
US20180012767A1 (en) 2018-01-11
US10886132B2 (en) 2021-01-05
TW201802894A (zh) 2018-01-16
JP6774800B2 (ja) 2020-10-28

Similar Documents

Publication Publication Date Title
TWI668743B (zh) 半導體裝置之製造方法
TWI543265B (zh) 熱處理方法及熱處理裝置
TWI625791B (zh) 熱處理裝置及熱處理方法
TWI624873B (zh) 熱處理方法及熱處理裝置
TWI668763B (zh) 熱處理方法
TW201324618A (zh) 熱處理方法及熱處理裝置
TWI677908B (zh) 摻雜物導入方法及熱處裡方法
TW201642323A (zh) 熱處理方法及熱處理裝置
US20240128096A1 (en) Light irradiation type heat treatment method and heat treatment apparatus
TW201742121A (zh) 熱處理裝置
US11764073B2 (en) Light irradiation type heat treatment method
TWI650802B (zh) 結晶構造控制方法及熱處理方法
TWI642107B (zh) 熱處理方法
JP6814855B2 (ja) 熱処理方法
JP6791693B2 (ja) 熱処理装置
JP2022180648A (ja) ゲート絶縁膜の形成方法