CN107591319A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN107591319A
CN107591319A CN201710540888.1A CN201710540888A CN107591319A CN 107591319 A CN107591319 A CN 107591319A CN 201710540888 A CN201710540888 A CN 201710540888A CN 107591319 A CN107591319 A CN 107591319A
Authority
CN
China
Prior art keywords
semiconductor wafer
fluorine
manufacture method
dielectric constant
high dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710540888.1A
Other languages
English (en)
Other versions
CN107591319B (zh
Inventor
青山敬幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Original Assignee
Screen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd filed Critical Screen Holdings Co Ltd
Publication of CN107591319A publication Critical patent/CN107591319A/zh
Application granted granted Critical
Publication of CN107591319B publication Critical patent/CN107591319B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种能够在不给器件结构带来损伤的情况下导入氟的半导体装置的制造方法。作为处理对象的半导体晶片具有在硅基材的上方隔着二氧化硅的界面层膜形成高介电常数栅极绝缘膜，而且在高介电常数栅极绝缘膜的上方形成含有氟的金属栅极电极的堆叠结构。热处理装置(1)在含有氢的环境气体中从闪光灯向半导体晶片照射闪光来进行100毫秒以下的极短时间加热处理。由此，能够抑制金属栅极电极中含有的氮的扩散，仅使氟从高介电常数栅极绝缘膜扩散至界面层膜和硅基材之间的界面来减少界面态，并提高栅极堆叠结构的可靠性。

Description

半导体装置的制造方法
技术领域
本发明涉及在硅的基板上隔着界面层膜形成高介电常数栅极绝缘膜的半导体装置的制造方法。
背景技术
作为场效应晶体管(FET)的栅极绝缘膜，开始研究使用了介电常数比起以往通常使用的二氧化硅(SiO2)的介电常数高的材料(高介电常数材料)的高介电常数膜的应用。高介电常数膜是为了解决伴随栅极绝缘膜变薄趋势的进展而漏电流增大的问题，与将金属用于栅极电极而形成的金属栅极电极一起作为新的堆叠结构来推进开发的。
为了提高使用高介电常数栅极绝缘膜的场效应晶体管的界面特性尝试着导入氟。例如，在专利文献1中公开了，为了改善在栅极上施加负的偏压产生的负偏压温度不稳定性(NBTI：Negative Bias Temperature Instability)现象而注入氟离子。另外，在专利文献2中公开了通过远程等离子处理来导入氟的技术。
专利文献1：日本特开2014-165293号公报
专利文献2：日本特开2011-103481号公报
但是，氟离子的注入方法，虽然在形成源极和漏极之前形成栅极绝缘膜的情况下有效，但是在近年成为主流的形成源极和漏极之后形成栅极绝缘膜的处理(所谓后栅极处理)中存在问题。另外，当通过等离子体处理导入氟时，能量比较高的粒子会在栅极绝缘膜上留下损伤。
发明内容
本发明是鉴于上述问题而提出的，其目的在于，提供能够在不给器件结构带来损伤的情况下导入氟的半导体装置的制造方法。
为了解决上述问题，第一方面的发明是一种半导体装置的制造方法，该制造方法在硅的基板上隔着界面层膜形成高介电常数栅极绝缘膜，其特征在于，该制造方法包括：第一成膜工序，在上述基板的表面隔着二氧化硅的界面层膜形成高介电常数栅极绝缘膜；第二成膜工序，在上述高介电常数栅极绝缘膜上形成含有氟的膜；以及热处理工序，对上述基板实施100毫秒以下的加热处理并使氟向上述高介电常数栅极绝缘膜及上述界面层膜扩散。
另外，第二方面的发明，在第一方面的发明的半导体装置的制造方法中，其特征在于，在上述第二成膜工序中形成的膜为金属栅极电极。
另外，第三方面的发明，在第二方面的发明的半导体装置的制造方法中，其特征在于，上述金属栅极电极含有TiN或TaN或AlN。
另外，第四方面的发明，在第二方面的发明的半导体装置的制造方法中，其特征在于，上述金属栅极电极中的氟的含量为0.1at％以上10at％以下。
另外，第五方面的发明，在第一方面的发明的半导体装置的制造方法中，其特征在于，在上述热处理工序中，从闪光灯向上述基板的表面照射闪光。
另外，第六方面的发明，在第一方面至第五方面中任一项所述的发明的半导体装置的制造方法中，其特征在于，在上述热处理工序中，在从氢气、氨气、三氟化氮、氟气中选择的一种气体环境下进行上述基板的加热处理。
根据第一方面至第六方面的发明，在硅的基板的表面隔着二氧化硅的界面层膜形成的高介电常数栅极绝缘膜上形成含有氟的膜并实施100毫秒以下的加热处理，因此能够使氟从该膜向高介电常数栅极绝缘膜及界面层膜扩散，能够在不给器件结构带来损伤的情况下导入氟。
特别是，根据第六方面的发明，因为在从氢气、氨气、三氟化氮、氟气中选择的一种气体环境下进行上述基板的加热处理，因此能够控制氟的扩散等。
附图说明
图1是表示在本发明的半导体装置的制造方法中使用的热处理装置的结构的纵向剖视图。
图2是表示保持部的整体外观的立体图。
图3是基座的俯视图。
图4是基座的剖视图。
图5是运载机构的俯视图。
图6是运载机构的侧视图。
图7是表示多个卤素灯的配置的俯视图。
图8是表示闪光灯的驱动电路的图。
图9是示意性地表示形成有高介电常数栅极绝缘膜的半导体晶片的结构的图。
图10是示意性地表示形成有金属栅极电极的半导体晶片的结构的图。
图11是用于说明对半导体晶片的表面进行闪光加热时产生的现象的图。
其中，附图标记说明如下：
1：热处理装置
3：控制部
4：卤素加热部
5：闪光加热部
6：室
7：保持部
65：热处理空间
74：基座
75：保持板
77：基板支撑销
93：电容器
95：电源单元
96：IGBT
101：硅基材
102：源极
103：漏极
104：界面层膜
105：高介电常数栅极绝缘膜
106：金属栅极电极
120：辐射温度计
FL：闪光灯
HL：卤素灯
W：半导体晶片
具体实施方式
下面，一边参照附图一边详细地说明本发明的实施方式。
首先，说明用于执行实施本发明的半导体装置的制造方法时所必需的热处理的热处理装置。图1是表示在本发明的半导体装置的制造方法中使用的热处理装置的结构的纵向剖视图。图1的热处理装置1是闪光灯退火装置，其通过向作为基板的圆板形状的半导体晶片W照射闪光来对该半导体晶片W进行加热。作为处理对象的半导体晶片W的尺寸并不特别限定，例如为或另外，在图1及之后的各图中，为了便于理解，根据需要夸大或简化绘制各部分的尺寸、数量。
热处理装置1具有容纳半导体晶片W的室6、内置多个闪光灯FL的闪光加热部5、内置多个卤素灯HL的卤素加热部4。在室6的上侧设置有闪光加热部5，并且在下侧设置有卤素加热部4。另外，热处理装置1在室6的内部具有用于将半导体晶片W保持为水平姿势的保持部7、在保持部7和装置外部之间交接半导体晶片W的运载机构10。而且，热处理装置1具有控制部3，该控制部3对设置于卤素加热部4、闪光加热部5及室6中的各动作机构进行控制以使上述各动作机构执行半导体晶片W的热处理。
室6在筒状的室侧部61的上下侧安装有石英制的室窗。室侧部61具有上下开口的大致筒形状，在上侧开口安装上侧室窗63而堵塞上侧开口，在下侧开口安装下侧室窗64而堵塞下侧开口。构成室6的顶部的上侧室窗63是由石英形成的圆板形状构件，作为使从闪光加热部5射出的闪光透过到室6内的石英窗发挥作用。另外，构成室6的底部的下侧室窗64也是由石英形成的圆板形状构件，作为使来自卤素加热部4的光透过到室6内的石英窗发挥作用。
另外，在室侧部61的内侧的壁面的上部安装有反射环68，在下部安装有反射环69。反射环68、69都形成为圆环状。上侧的反射环68通过从室侧部61的上侧嵌入来安装。另一方面，下侧的反射环69通过从室侧部61的下侧嵌入并用省略图示的螺钉固定来安装。即，反射环68、69都能以可自由拆装的方式安装于室侧部61。室6的内侧空间，即由上侧室窗63、下侧室窗64、室侧部61及反射环68、69包围的空间被规定为热处理空间65。
通过在室侧部61安装反射环68、69，在室6的内壁面形成有凹部62。即，形成有由室侧部61的内壁面中的未安装反射环68、69的中央部分、反射环68的下端面、反射环69的上端面围成的凹部62。凹部62沿着水平方向呈圆环状形成于室6的内壁面，并围绕用于保持半导体晶片W的保持部7。
室侧部61及反射环68、69由强度和耐热性优异的金属材料(例如不锈钢)形成。另外，反射环68、69的内周面通过电解镀镍而形成为镜面。
另外，在室侧部61设置有用于将半导体晶片W搬入及搬出室6的搬运开口部(炉口)66。搬运开口部66可以通过闸阀185来开闭。搬运开口部66与凹部62的外周面连通地连接。因此，在闸阀185打开搬运开口部66时，能够将半导体晶片W从搬运开口部66通过凹部62搬入热处理空间65，以及从热处理空间65搬出半导体晶片W。另外，若闸阀185关闭搬运开口部66，则室6内的热处理空间65变为密闭空间。
另外，在室6的内壁上部设置有向热处理空间65供给处理气体的气体供给孔81。气体供给孔81设置在凹部62的上侧位置，也可以设置在反射环68上。气体供给孔81经由在室6的侧壁内部呈圆环状形成的缓冲空间82与气体供给管83连通地连接。气体供给管83与气体供给源85连接。另外，在气体供给管83的路径中途安装有阀84。在打开阀84时，从气体供给源85向缓冲空间82输送处理气体。流入缓冲空间82的处理气体以在流体阻力小于气体供给孔81的缓冲空间82内扩散的方式流动，并从气体供给孔81向热处理空间65内供给。作为处理气体，可以使用在氢气(H2)、氨气(NH3)、三氟化氮(NF3)、氟气(F2)等中混合有作为运载气体的氮气(N2)的混合气体。
另一方面，在室6的内壁下部设置有排出热处理空间65内的气体的气体排出孔86。气体排出孔86设置在凹部62的下侧的位置，也可以设置在反射环69上。气体排出孔86经由在室6的侧壁内部呈圆环状形成的缓冲空间87与气体排出管88连通地连接。气体排出管88与排气部190连接。另外，在气体排出管88的路径中途安装有阀89。在打开阀89时，热处理空间65的气体从气体排出孔86经由缓冲空间87被排出至气体排出管88。此外，气体供给孔81及气体排出孔86可以沿着室6的周向设置有多个，也可以为狭缝状。另外，处理气体供给源85及排气部190既可以是设置在热处理装置1上的机构，也可以是设置有热处理装置1的工厂的公用设施。
另外，在搬运开口部66的前端上也连接有排出热处理空间65内的气体的排气管191。排气管191经由阀192与排气部190连接。通过打开阀192来将室6内的气体经由搬运开口部66排出。
图2是表示保持部7的整体外观的立体图。保持部7具有底座环71、连接部72及基座74。底座环71、连接部72及基座74全都由石英形成。即，保持部7的整体由石英形成。
底座环71是呈缺失了一部分的圆环形状的石英构件。该缺失部分用于防止后述的运载机构10的运载臂11和底座环71之间的干渉。底座环71被放置在凹部62的底面，由此被室6的壁面支撑(参照图1)。在底座环71的上表面沿着该底座环71的圆环形状的周向立起设置有多个连接部72(在本实施方式中为四个)。连接部72也是石英的构件，通过熔接固定在底座环71上。
基座74被设置在底座环71上的四个连接部72支撑。图3是基座74的俯视图。另外，图4是基座74的剖视图。基座74具备保持板75、引导环76及多个基板支撑销77。保持板75是由石英形成的大致圆形的平板状构件。保持板75的直径大于半导体晶片W的直径。即，保持板75具有比半导体晶片W大的平面尺寸。
在保持板75的上表面周缘部设置有引导环76。引导环76是内径大于半导体晶片W的直径的圆环形状的构件。例如，在半导体晶片W的直径为的情况下，引导环76的内径为引导环76的内周面形成为从保持板75向上方扩展的方式锥形面。引导环76与保持板75由同样的石英形成。引导环76可以熔接在保持板75的上表面，也可以用单独加工的销等来固定在保持板75上。或者，也可以将保持板75和引导环76作为一体的构件进行加工。
保持板75的上表面中的在引导环76内侧的区域为用于保持半导体晶片W的平面状的保持面75a。在保持板75的保持面75a上立起设置有多个基板支撑销77。在本实施方式中，沿着与保持面75a的外周圆(引导环76的内周圆)同心的圆周每隔30°立起设置有共计12个基板支撑销77。配置有12个基板支撑销77的圆的直径(相向的基板支撑销77之间的距离)小于半导体晶片W的直径，如果半导体晶片W的直径为则圆的直径为(在本实施方式中为)。各个基板支撑销77由石英形成。多个基板支撑销77可以通过熔接设置在保持板75上，也可以与保持板75一体加工。
返回图2，在底座环71上立起设置的四个连接部72与基座74的保持板75的周缘部通过熔接固定。即，基座74和底座环71通过连接部72固定连接。这样的保持部7的底座环71被室6的壁面支撑，由此保持部7被安装在室6内。在保持部7安装在室6内的状态下，基座74的保持板75处于水平姿势(法线与铅垂方向一致的姿势)。即，保持板75的保持面75a处于水平面。
搬入至室6的半导体晶片W以水平姿势被放置并保持于安装在室6内的保持部7的基座74的上方。此时，半导体晶片W被12个基板支撑销77支撑而保持在基座74上，该12个基板支撑销77立起设置在保持板75上。更严密地，12个基板支撑销77的上端部与半导体晶片W的下表面接触而支撑该半导体晶片W。12个基板支撑销77的高度(从基板支撑销77的上端到保持板75的保持面75a的距离)是均匀的，因此能够由12个基板支撑销77将半导体晶片W支撑为水平姿势。
另外，半导体晶片W被多个基板支撑销77支撑为与保持板75的保持面75a隔开规定的间隔。引导环76的厚度大于基板支撑销77的高度。因此，可以用引导环76来防止由多个基板支撑销77支撑的半导体晶片W的水平方向的位置偏移。
另外，如图2及图3所示，在基座74的保持板75上，形成有上下贯通的开口部78。开口部78是为了使辐射温度计120(参照图1)接收从由基座74保持的半导体晶片W的下表面辐射的辐射光(红外光)而设置的。即，辐射温度计120经由开口部78接收从由基座74保持的半导体晶片W的下表面辐射的光，用另外设置的检测器来测定该半导体晶片W的温度。而且，在基座74的保持板75上贯穿设置有四个贯通孔79，所述贯通孔79供后述的运载机构10的升降销12贯穿以进行半导体晶片W的交接。
图5是运载机构10的俯视图。另外，图6是运载机构10的侧视图。运载机构10具有两条运载臂11。运载臂11大致为沿着圆环状的凹部62的圆弧形状。在各个运载臂11上立起设置有两根升降销12。各个运载臂11能够利用水平移动机构13转动。水平移动机构13能够使一对运载臂11在运载动作位置与退避位置之间水平移动，该运载动作位置是相对于保持部7运载半导体晶片W的位置(图5的实线位置)，该退避位置是与由保持部7保持的半导体晶片W在俯视时不重叠的位置(图5的双点划线位置)。作为水平移动机构13，可以利用单独的马达分别使各个运载臂11转动，也可以使用连杆机构而通过一个马达使一对运载臂11连动地转动。
另外，一对运载臂11利用升降机构14与水平移动机构13一起升降移动。升降机构14使一对运载臂11在运载动作位置上升时，共计四根升降销12通过贯穿设置在基座74上的贯通孔79(参照图2、图3)，并且升降销12的上端从基座74的上表面突出。另一方面，升降机构14使一对运载臂11在运载动作位置下降，使升降销12从贯通孔79抽出，并且水平移动机构13使一对运载臂11移动以张开时，各个运载臂11移动到退避位置。一对运载臂11的退避位置在保持部7的底座环71的正上方。由于底座环71放置于凹部62的底面，因此，运载臂11的退避位置在凹部62的内侧。此外，在设置有运载机构10的驱动部(水平移动机构13及升降机构14)的部位的附近也设置有省略图示的排气机构，使运载机构10的驱动部周边的气体排出到室6的外部。
返回到图1，在室6的上方设置的闪光加热部5在框体51的内侧具有由多根(在本实施方式为30根)氙气闪光灯FL构成的光源和以覆盖该光源的上方的方式设置的反射器52。另外，在闪光加热部5的框体51的底部安装有灯光辐射窗53。构成闪光加热部5的底部的灯光辐射窗53是由石英形成的板状的石英窗。将闪光加热部5设置在室6的上方，由此使得灯光辐射窗53与上侧室窗63相对。闪光灯FL从室6的上方经由灯光辐射窗53及上侧室窗63向热处理空间65照射闪光。
多个闪光灯FL是分别具有长条的圆筒形状的棒状灯，以各自的长度方向沿着由保持部7保持的半导体晶片W的主表面(即沿着水平方向)相互平行的方式呈平面状地排列。由此，闪光灯FL排列所形成的平面也是水平面。
图8是表示闪光灯FL的驱动电路的图。如图8所示，串联地连接有电容器93、线圈94、闪光灯FL、IGBT(绝缘栅极双极型晶体管)96。另外，如图8所示，控制部3具备脉冲发生器31及波形设定部32，并与输入部33连接。作为输入部33，可以采用键盘、鼠标、触摸板等各种公知的输入设备。波形设定部32基于从输入部33输入的内容来设定脉冲信号的波形，脉冲发生器31基于该波形生成脉冲信号。
氙气闪光灯FL具有在内部封入氙气且在两端部配置有阳极和阴极的棒状的玻璃管(放电管)92以及附加设置在该玻璃管92的外周面上的触发电极91。由电源单元95向电容器93施加规定的电压，从而充入与该施加电压(充电电压)相应的电荷。另外，能够从触发电路97向触发电极91施加高电压。触发电路97向触发电极91施加电压的时机受到控制部3控制。
IGBT96是在栅极部加入了金属氧化物半导体场效应晶体管(MOSFET：Metal OxideSemiconductor Field effect transistor)的双极型晶体管，是适用于大功率的开关元件。在IGBT96的栅极上施加来自控制部3的脉冲发生器31的脉冲信号。在IGBT96的栅极上施加规定值以上的电压(高电压)时IGBT96处于导通状态，在施加小于规定值的电压(低电压)时IGBT96处于关断状态。这样，用IGBT96来开关包括闪光灯FL的驱动电路。通过IGBT96导通关断，来使闪光灯FL与对应的电容器93之间间歇性地连接，从而开关控制流过闪光灯FL的电流。
即使在电容器93处于被充电的状态且IGBT96处于导通状态而向玻璃管92的两端电极施加有高电压，但是由于氙气是电绝缘体，因此在通常的状态下玻璃管92内不会流过电流。但是，在触发电路97向触发电极91施加高电压而破坏绝缘的情况下，通过两端电极间的放电使玻璃管92内瞬间流过电流，通过此时的氙的原子或分子的激发来放出光。
如图8所示的驱动电路对于设置于闪光加热部5中的多个闪光灯FL中的每一个单独设置。在本实施方式中，30根闪光灯FL排列成平面状，因此与其对应的图8所示的驱动电路设置有30个。由此，流入30根闪光灯FL中的每一个的电流受与其对应的IGBT96单独地开关控制。
另外，反射器52以覆盖多个闪光灯FL整体的方式设置在多个闪光灯FL的上方。反射器52的基本功能是将从多个闪光灯FL射出的闪光向热处理空间65侧反射。反射器52由铝合金板形成，其表面(面向闪光灯FL一侧的面)通过喷砂处理而被实施粗糙化加工。
设置在室6的下方的卤素加热部4在框体41的内侧内置有多根(在本实施方式中为40根)卤素灯HL。卤素加热部4是用多个卤素灯HL从室6的下方经由下侧室窗64向热处理空间65照射光来对半导体晶片W进行加热的光照射部。
图7是表示多个卤素灯HL的配置的俯视图。40根卤素灯HL分上下两层。在接近保持部7的上层配置有20根卤素灯HL，并且在与上层相比远离保持部7的下层也配置有20根卤素灯HL。各个卤素灯HL是具有长条的圆筒形状的棒状灯。20根卤素灯HL在上层和下层都排列为，各自的长度方向沿着由保持部7保持的半导体晶片W的主表面(即沿着水平方向)相互平行。由此，卤素灯HL在上层和下层排列所形成的平面都为水平面。
另外，如图7所示，在上层和下层，相比与由保持部7保持的半导体晶片W的中央部相向的区域，与周缘部相向的区域的卤素灯HL的配置密度更高。即，在上层和下层，相比灯排列的中央部，周缘部的卤素灯HL的配置间距更短。因此，能够在通过来自卤素加热部4的光照射进行加热时，向温度容易下降的半导体晶片W的周缘部照射更多的光量。
另外，上层的卤素灯HL的灯组和下层的卤素灯HL的灯组呈格子状交叉排列。即，以在上层配置的20根卤素灯HL的长度方向和在下层配置的20根卤素灯HL的长度方向相互正交的方式，配置共计40根卤素灯HL。
卤素灯HL是通过向在玻璃管内部配置的灯丝通电来使灯丝白炽化并发光的灯丝式光源。在玻璃管的内部封入有在氮气或氩气等惰性气体中导入微量的卤素元素(碘、溴等)而形成的气体。通过导入卤素元素，既能够抑制灯丝的损耗，又能够将灯丝的温度设定为高温。因此，卤素灯HL与通常的白炽灯相比，具有寿命长且能够连续照射强光的特性。即，卤素灯HL是连续发光至少1秒以上的连续点亮灯。另外，卤素灯HL由于是棒状灯，所以寿命长，使卤素灯HL沿水平方向配置，由此向上方的半导体晶片辐射的效率良好。
另外，在卤素加热部4的框体41内，在两层卤素灯HL的下侧也设置有反射器43(图1)。反射器43将从多个卤素灯HL射出的光向热处理空间65侧反射。
控制部3对在热处理装置1中设置的上述的各种动作机构进行控制。作为控制部3的硬件的结构，与一般的计算机相同。即，控制部3具有作为进行各种运算处理的电路的CPU、存储基本程序的读取专用的存储器即ROM、作为存储各种信息的可自由读写的存储器的RAM及事先存储控制用软件和数据等的磁盘。通过控制部3的CPU执行规定的处理程序，来进行热处理装置1中的处理。
除了上述结构以外，热处理装置1还具有各种冷却用结构，以防止在对半导体晶片W进行热处理时，因由卤素灯HL及闪光灯FL产生的热能导致卤素加热部4、闪光加热部5及室6的温度过度上升。例如，在室6的壁体设置有水冷管(省略图示)。另外，卤素加热部4及闪光加热部5被构成为在内部形成气体流来散热的空冷结构。另外，还向上侧室窗63和灯光辐射窗53的间隙供给空气，对闪光加热部5及上侧室窗63进行冷却。
接着，对本发明的半导体装置的制造方法进行说明。在本实施方式中，首先，在硅(Si)的半导体晶片W的表面形成氧化硅膜，在氧化硅膜的上方形成高介电常数栅极绝缘膜(高-k膜)。图9是表示形成有高介电常数栅极绝缘膜的半导体晶片W的结构的图。
在本实施方式中，在形成栅极之前向硅基材101注入离子(例如，砷(As)、磷(P)、硼(B))来形成有源极102及漏极103。在形成有源极102及漏极103的硅基材101的表面形成二氧化硅(SiO2)的界面层膜104。界面层膜104是为了维持高介电常数栅极绝缘膜105和硅基材101之间的良好的界面特性所需的基底层。二氧化硅的界面层膜104的膜厚极薄，例如为约1nm。作为界面层膜104的形成方法，能够采用例如热氧化法等公知的各种方法。
然后，在二氧化硅的界面层膜104的上方形成高介电常数栅极绝缘膜105。作为高介电常数栅极绝缘膜105，能够使用例如HfO2、ZrO2、Al2O3、La2O3等高介电常数材料(在本实施方式中为HfO2)。高介电常数栅极绝缘膜105是通过例如原子层沉积(ALD：Atomic LayerDeposition)方法使高介电常数材料堆积在界面层膜104的上方来成膜的。堆积在界面层膜104上方的高介电常数栅极绝缘膜105的膜厚极薄，例如为约1nm。高介电常数栅极绝缘膜105的形成方法并不限定于ALD，也可以采用例如金属有机化学气相沉积(MOCVD：MetalOrganic Chemical Vapor Deposition)等公知的方法。
接着，在高介电常数栅极绝缘膜105的上方还形成金属栅极电极。图10是示意性地表示形成有金属栅极电极的半导体晶片W的结构的图。在此，在本实施方式中，将含氟(F)的金属栅极电极106形成在高介电常数栅极绝缘膜105的上方。金属栅极电极106由例如氮化钛(TiN)形成。氮化钛是钛的氮化物，一般地，钛由四氯化钛(TiCl4)还原而得。通过将该四氯化钛中的一部分氯置换为氟而得到的物质用作原料，能够得到含有氟的氮化钛。用这样的含有氟的氮化钛在高介电常数栅极绝缘膜105的上方形成金属栅极电极106。
作为金属栅极电极106的形成方法，能够使用例如CVD或ALD。在高介电常数栅极绝缘膜105的上方形成的金属栅极电极106的膜厚为10nm～20nm。另外，金属栅极电极106中的氟的含量(浓度)为0.1at％以上10at％以下。
接着，热处理装置1对形成有含氟的金属栅极电极106的半导体晶片W进行热处理。下面，对热处理装置1中的半导体晶片W的热处理进行说明。下面说明的热处理装置1的处理步骤通过控制部3控制热处理装置1的各动作机构来进行。
首先，打开闸阀185来打开搬运开口部66，通过装置外部的搬运机械手经由搬运开口部66将半导体晶片W搬入室6内的热处理空间65。由搬运机械手搬入的半导体晶片W进入到保持部7的正上方位置即停止。然后，运载机构10的一对运载臂11从退避位置水平移动到运载动作位置并上升，由此升降销12穿过贯通孔79从基座74的上表面突出来接受半导体晶片W。此时，升降销12上升至基板支撑销77的上端的上方。
在半导体晶片W被放置在升降销12后，搬运机械手从热处理空间65退出，并由闸阀185关闭搬运开口部66。然后，通过使一对运载臂11下降，将半导体晶片W从运载机构10交到保持部7的基座74并从下方将半导体晶片W保持为水平姿势。半导体晶片W由立起设置在保持板75上的多个基板支撑销77支撑并保持在基座74上。另外，半导体晶片W以其形成有高介电常数栅极绝缘膜105及金属栅极电极106的表面作为上表面的状态保持在保持部7上。在由多个基板支撑销77支撑的半导体晶片W的背面(与表面相反一侧的主面)和保持板75的保持面75a之间形成规定的间隔。下降至基座74的下方的一对运载臂11利用水平移动机构13退避至退避位置，即凹部62的内侧。
另外，通过闸阀185封闭搬运开口部66使热处理空间65成为密闭空间后，调整室6内的环境气体。具体地，开放阀84从气体供给孔81向热处理空间65供给处理气体。在本实施方式中，将氢气和氮气的混合气体作为处理气体供给至室6内的热处理空间65。另外，打开阀89从气体排气孔86排出室6内的气体。由此，从室6内的热处理空间65的上部供给的处理气体流向下方从热处理空间65的下部排出，热处理空间65被置换为含有氢气的环境气体。另外，通过打开阀192，还从搬运开口部66排出室6内的气体。而且，通过省略图示的排气机构还排出运载机构10的驱动部周边的环境气体。
室6内被置换为含有氢气的环境气体，半导体晶片W由保持部7的基座74从下方保持为水平姿势后，卤素加热部4的40根卤素灯HL一齐点亮开始预热(辅助加热)。从卤素灯HL出射的卤素光透过由石英形成的下侧室窗64及基座74，从半导体晶片W的背面照射。通过接受来自卤素灯HL的光照射，半导体晶片W被预热而温度上升。此外，由于运载机构10的运载臂11退避到凹部62的内侧，因此不会妨碍卤素灯HL的加热。
在利用卤素灯HL进行预热时，半导体晶片W的温度由辐射温度计120测定。即，辐射温度计120接受从由基座74保持的半导体晶片W的背面经由开口部78辐射的红外光来测定升温中的晶片温度。所测定出的半导体晶片W的温度被传送到控制部3。控制部3一边监控因来自卤素灯HL的光照射而升温的半导体晶片W的温度是否已达到规定的预热温度T1，一边控制卤素灯HL的输出。即，控制部3基于辐射温度计120的测定值，对卤素灯HL的输出进行反馈控制，以使半导体晶片W的温度变为预热温度T1。预热温度T1为350℃至600℃左右(在本实施方式中为600℃)。
在半导体晶片W的温度达到了预热温度T1后，控制部3将半导体晶片W暂时维持在该预热温度T1。具体地说，在由辐射温度计120测定的半导体晶片W的温度达到了预热温度T1的时刻，控制部3调整卤素灯HL的输出，将半导体晶片W的温度大致维持在预热温度T1。
通过利用这样的卤素灯HL进行预热，使半导体晶片W的整体均匀地升温到预热温度T1。在利用卤素灯HL进行预热的阶段，呈如下趋势，更容易散热的半导体晶片W的周缘部的温度比中央部低，但是，就卤素加热部4中的卤素灯HL的配置密度而言，和与半导体晶片W的中央部相对的区域相比，与周缘部相对的区域更高。因此，向容易散热的半导体晶片W的周缘部照射的光量变多，能够使预热阶段的半导体晶片W的面内温度分布变得均匀。而且，由于安装在室侧部61的反射环69的内周面为镜面，因此，由该反射环69的内周面向半导体晶片W的周缘部反射的光量变多，从而能够使预热阶段的半导体晶片W的面内温度分布变得更均匀。
在半导体晶片W的温度达到预热温度T1后经过了规定时间的时刻，从闪光加热部5的闪光灯FL向半导体晶片W的表面照射闪光。闪光灯FL在照射闪光时，预先通过电源单元95在电容器93中积累电荷。然后，在电容器93中积累有电荷的状态下，从控制部3的脉冲发生器31向IGBT96输出脉冲信号来开关驱动IGBT96。
脉冲信号的波形可以通过从输入部33输入工艺方案来规定，该工艺方案中作为参数依次设定了脉冲宽度的时间(导通时间)和脉冲间隔的时间(关断时间)。在操作人员通过输入部33向控制部3输入这样的工艺方案时，据此，控制部3的波形设定部32设定反复导通关断的脉冲波形。而且，脉冲发生器31按照由波形设定部32设定的脉冲波形来输出脉冲信号。结果，设定的波形的脉冲信号被施加在IGBT96的栅极上，从而控制IGBT96的通断驱动。具体地，在输入IGBT96的栅极的脉冲信号是导通时IGBT96变为导通状态，在脉冲信号是关断时IGBT96变为关断状态。
另外，控制部3与从脉冲发生器31输出的脉冲信号开启的时机同步地控制触发电路97向触发电极91施加高电压(触发电压)。在电容器93积累有电荷的状态下向IGBT96的栅极输入脉冲信号，并且，与该脉冲信号变为开启的时机同步地向触发电极91施加高电压，由此在脉冲信号是开启时在玻璃管92内的两端电极间必定流过电流，通过此时的氙的原子或分子的激发而放出光。
这样闪光加热部5的30根闪光灯FL发光，向由保持部7保持的半导体晶片W的表面照射闪光。在此，在不使用IGBT96而使闪光灯FL发光的情况下，积累在电容器93内的电荷在一次发光中被消耗，因此来自闪光灯FL的输出波形变成宽度为0.1毫秒至10毫秒左右的单纯的单脉冲。对此，在本实施方式中，通过将作为开关元件的IGBT96连接到电路中并向其栅极输出脉冲信号，用IGBT96使得从电容器93向闪光灯FL间歇性地供给电荷，来对流过闪光灯FL的电流进行开关控制。结果，对闪光灯FL的发光进行斩波(chopper)控制，积累在电容器93的电荷被分割消耗，从而闪光灯FL在极短的时间期间内反复闪烁。另外，在流过电路的电流值完全变成“0”之前，下一个脉冲被施加于IGBT96的栅极而电流值再次增加，因此在闪光灯FL反复闪烁的期间发光输出也不会完全变成“0”。
用IGBT96对流过闪光灯FL的电流进行开关控制，能够自由地规定闪光灯FL的发光图案(发光输出的时间波形)，从而能够自由地调整发光时间及发光强度。IGBT96的通断驱动的模式，根据从输入部33输入的脉冲宽度的时间和脉冲间隔的时间来规定。即，在闪光灯FL的驱动电路中加入IGBT96，由此仅适当地设置从输入部33输入的脉冲宽度的时间和脉冲间隔的时间，就能够自由地规定闪光灯FL的发光模式。
具体地，例如，在将脉冲宽度的时间相对于从输入部33输入的脉冲间隔的时间的比率增大时，流过闪光灯FL的电流增大而发光强度变强。相反，在将脉冲宽度的时间相对于从输入部33输入的脉冲间隔的时间的比率减小时，流过闪光灯FL的电流减小而发光强度变弱。另外，如果适当地调整从输入部33输入的脉冲间隔的时间和脉冲宽度的时间的比率，则闪光灯FL的发光强度被维持为恒定。而且，通过将从输入部33输入的脉冲宽度的时间和脉冲间隔的时间的组合的总时间变长，在比较长时间内电流持续地流过闪光灯FL，从而闪光灯FL的发光时间变长。在本实施方式中，闪光灯FL的发光时间设定为0.1毫秒～100毫秒之间。
这样从闪光灯FL向半导体晶片W的表面以0.1毫秒以上100毫秒以下的照射时间照射闪光来对半导体晶片W进行闪光加热。通过在0.1毫秒以上100毫秒以下的极短的照射时间内照射强的闪光，使包括高介电常数栅极绝缘膜105及金属栅极电极106的半导体晶片W的表面瞬间升温到处理温度T2。作为半导体晶片W的表面通过闪光照射可达到的最高温度(峰值温度)的处理温度T2为900℃以上，在本实施方式中为1000℃。在闪光加热中，闪光的照射时间为100毫秒以下的极短时间，因此半导体晶片W的表面温度瞬间升温到处理温度T2后，立即降温到预热温度T1附近。
图11是用于说明半导体晶片W的表面被闪光加热时产生的现象的图。在具有高介电常数栅极绝缘膜105及金属栅极电极106的半导体晶片W的表面被加热到900℃以上的处理温度T2时，金属栅极电极106的氮化钛中含有的氟会越过与高介电常数栅极绝缘膜105之间的界面扩散至高介电常数栅极绝缘膜105中。扩散至高介电常数栅极绝缘膜105的氟进一步地扩散至二氧化硅的界面层膜104中，到达界面层膜104与硅基材101之间的界面。
到达至界面层膜104与硅基材101之间的界面的氟与该界面中存在的悬空键(dangling bond)结合。由此，界面层膜104和硅基材101之间的界面态减少。另外，扩散至高介电常数栅极绝缘膜105的氟与高介电常数栅极绝缘膜105中存在的陷阱结合来消灭陷阱。结果，具有界面层膜104及高介电常数栅极绝缘膜105的栅极堆叠结构的可靠性提高。
另外，通过对半导体晶片W的表面进行闪光加热，来执行高介电常数栅极绝缘膜105的成膜后热处理(PDA：Post Deposition Annealing)。即，刚堆积之后的未实施特别的热处理的高介电常数栅极绝缘膜105中含有很多点缺陷等的缺陷，但是通过闪光加热使高介电常数栅极绝缘膜105升温至处理温度T2，从而减少这样的缺陷。
但是，在金属栅极电极106的氮化钛中不仅含有氟还含有氮。在通过闪光加热将半导体晶片W的表面加热至处理温度T2时，金属栅极电极106中含有的氮也扩散至高介电常数栅极绝缘膜105中。在氮进一步扩散至二氧化硅的界面层膜104中并到达界面层膜104和硅基材101之间的界面时，反而使界面特性变差，但是氮的扩散在高介电常数栅极绝缘膜105和界面层膜104之间的界面停止。这是因为，在二氧化硅中氮的扩散系数比氟的扩散系数小，在100毫秒以下的极短的时间内氮不能在界面层膜104中扩散并到达界面层膜104与硅基材101的界面。即，通过闪光照射进行100毫秒以下的极短时间的加热处理，抑制使界面特性变差的氮的扩散，仅使氟扩散至界面层膜104和硅基材101之间的界面来减少界面态，并提高栅极堆叠结构的可靠性。
在完成闪光加热处理后，经过规定时间后也熄灭卤素灯HL。由此，半导体晶片W也从预热温度T1急速降温。另外，停止向室6内供给氢气，而且仅供给氮气以将室6内的热处理空间65置换为氮气的气体环境。用辐射温度计120测定降温中的半导体晶片W的温度，该测定结果被传递至控制部3。控制部3基于辐射温度计120的测定结果，监视半导体晶片W的温度是否已降温至规定温度。然后，在半导体晶片W的温度降温至规定温度以下后，运载机构10的一对运载臂11再次从退避位置水平移动到运载动作位置并上升，由此，升降销12从基座74的上表面突出，从基座74接受热处理后的半导体晶片W。接着，用闸阀185将关闭的搬运开口部66打开，放置在升降销12上的半导体晶片W被装置外部的搬运机械手搬出，从而完成热处理装置1中的半导体晶片W的加热处理。
在本实施方式中，在硅基材101上隔着二氧化硅的界面层膜104形成的高介电常数栅极绝缘膜105上方形成含有氟的金属栅极电极106，通过闪光照射进行100毫秒以下的极短时间加热处理，抑制氮的扩散，并仅使氟扩散至界面层膜104和硅基材101之间的界面。通过抑制使界面特性变差的氮的扩散，仅使氟扩散至界面层膜104和硅基材101之间的界面，能够减少界面态并提高栅极堆叠结构的可靠性。此外，闪光灯FL的闪光照射时间能够在0.1毫秒以上100毫秒以下的范围内适当地调整。
另外，通过极短时间的加热处理使氟从含有氟的金属栅极电极106向高介电常数栅极绝缘膜105及界面层膜104扩散，因此能够在不对在半导体晶片W上形成的器件结构造成损伤的情况下向该器件结构导入氟。
另外，在含有氢的环境气体中进行半导体晶片W的闪光加热处理，因此二氧化硅的界面层膜104中的氟的扩散速度提高，能够更可靠地将氟导入至界面层膜104和硅基材101之间的界面。
上面，对本发明的实施方式进行了说明，但本发明只要不脱离其宗旨，就能够进行上述实施方式以外的各种变更。例如，在上述实施方式中，金属栅极电极106由氮化钛形成，但并不限定于此，也可以由氮化钽(TaN)或氮化铝(AlN)等形成。即使金属栅极电极106为氮化钽或氮化铝，通过将含有氟的金属栅极电极106形成在高介电常数栅极绝缘膜105的上方并进行闪光加热处理，与上述实施方式同样地能够抑制氮的扩散，并且仅使氟扩散至界面层膜104和硅基材101之间的界面。
另外，也可以代替金属栅极电极106而在高介电常数栅极绝缘膜105的上方形成含有氟的薄膜来进行闪光加热处理。通过这种方式，也能够使氟向高介电常数栅极绝缘膜105及界面层膜104扩散，来减少界面层膜104和硅基材101之间的界面态，并提高栅极堆叠结构的可靠性。
另外，在上述实施方式中，在形成含有氟的金属栅极电极106后进行闪光加热处理，这样一并进行高介电常数栅极绝缘膜105的成膜后热处理，但是也可以代替这些，在形成金属栅极电极106之前进行高介电常数栅极绝缘膜105的成膜后热处理。
另外，在上述实施方式中，在含有氢的环境气体中进行半导体晶片W的闪光加热处理，但并不限定于此，也可以在含有氨气(NH3)或三氟化氮(NF3)或氟气(F2)等的环境气体中进行闪光加热处理。即，半导体晶片W的闪光加热处理只要在氢气、氨气、三氟化氮、氟气中选择的一种气体的环境气体下进行即可。
如上所述，在含有氢的环境气体中进行闪光加热处理的情况下，能够提高氟在二氧化硅的界面层膜104中的扩散速度。另外，在含有氨或三氟化氮的环境气体中进行了闪光加热处理的情况下，能够补充高介电常数栅极绝缘膜105中的氮。而且，在含有氟的环境气体中进行了闪光加热处理的情况下，仅在从金属栅极电极106供给的氟不足时能够补充氟。
另外，在上述实施方式中，通过来自闪光灯FL的闪光照射来对半导体晶片W进行了热处理，但并不限定于此，只要进行100毫秒以下的加热处理即可，例如也可以通过激光退火来进行。
另外，成为本发明的技术的应用对象的器件结构，并不限定于平面型FET，也可以是Fin(鳍式)结构的FET。
另外，在上述各实施方式中，闪光加热部5具有30根闪光灯FL，但并不限定于此，闪光灯FL的根数也可以是任意的数量。另外，闪光灯FL并不限定于氙气闪光灯，也可以是氪气闪光灯。另外，卤素加热部4所具备的卤素灯HL的根数也并不限定于40根，也可以是任意根数。
另外，在上述实施方式中，通过来自卤素灯HL的卤素光照射来对半导体晶片W进行预热，但预热的方法并不限定于此，也可以通过放置在加热板上对半导体晶片W进行预热。

Claims (6)

1.一种半导体装置的制造方法，该制造方法在硅的基板上隔着界面层膜形成高介电常数栅极绝缘膜，其特征在于，该制造方法包括：
第一成膜工序，在上述基板的表面隔着二氧化硅的界面层膜形成高介电常数栅极绝缘膜；
第二成膜工序，在上述高介电常数栅极绝缘膜上形成含有氟的膜；以及
热处理工序，对上述基板实施100毫秒以下的加热处理，使氟向上述高介电常数栅极绝缘膜及上述界面层膜扩散。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在上述第二成膜工序中形成的膜为金属栅极电极。
3.根据权利要求2所述的半导体装置的制造方法，其特征在于，
上述金属栅极电极含有TiN或TaN或AlN。
4.根据权利要求2所述的半导体装置的制造方法，其特征在于，
上述金属栅极电极中的氟的含量为0.1at％以上10at％以下。
5.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在上述热处理工序中，从闪光灯向上述基板的表面照射闪光。
6.根据权利要求1至5中任一项所述的半导体装置的制造方法，其特征在于，
在上述热处理工序中，从氢气、氨气、三氟化氮、氟气中选择的一种气体环境下进行上述基板的加热处理。
CN201710540888.1A 2016-07-06 2017-07-05 半导体装置的制造方法 Active CN107591319B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-134021 2016-07-06
JP2016134021A JP6774800B2 (ja) 2016-07-06 2016-07-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN107591319A true CN107591319A (zh) 2018-01-16
CN107591319B CN107591319B (zh) 2021-02-05

Family

ID=60911021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710540888.1A Active CN107591319B (zh) 2016-07-06 2017-07-05 半导体装置的制造方法

Country Status (4)

Country Link
US (2) US20180012767A1 (zh)
JP (1) JP6774800B2 (zh)
CN (1) CN107591319B (zh)
TW (1) TWI668743B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020000597A1 (zh) * 2018-06-26 2020-01-02 武汉华星光电半导体显示技术有限公司 显示器件制造方法及装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7048351B2 (ja) * 2018-02-28 2022-04-05 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP7048372B2 (ja) * 2018-03-20 2022-04-05 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置および熱処理方法
US10985022B2 (en) * 2018-10-26 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures having interfacial layers
JP2022514242A (ja) * 2018-12-15 2022-02-10 インテグリス・インコーポレーテッド 非タングステン材料を有するフッ素イオン注入システムおよび使用方法
KR102612404B1 (ko) 2019-03-08 2023-12-13 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US11329139B2 (en) 2019-07-17 2022-05-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with reduced trap defect and method of forming the same
KR20210011748A (ko) 2019-07-23 2021-02-02 삼성전자주식회사 반도체 소자
US10985265B2 (en) * 2019-08-22 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure
US11664257B2 (en) * 2021-09-21 2023-05-30 Intel Corporation Contactless wafer separator

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080182430A1 (en) * 2007-01-25 2008-07-31 Jennifer Chen Multiple-time flash anneal process
US20090090975A1 (en) * 2007-10-09 2009-04-09 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing fluorine doping
CN101427363A (zh) * 2006-02-10 2009-05-06 飞思卡尔半导体公司 半导体器件以及将卤素并入电介质的方法
CN101728257A (zh) * 2008-10-24 2010-06-09 中国科学院微电子研究所 一种栅介质/金属栅集成结构的制备方法
CN102918636A (zh) * 2010-04-26 2013-02-06 应用材料公司 使用具有金属类前驱物的cvd与ald工艺的nmos金属栅极材料、制造方法以及设备
CN103632976A (zh) * 2012-08-29 2014-03-12 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US8987091B2 (en) * 2011-12-23 2015-03-24 Intel Corporation III-N material structure for gate-recessed transistors
US20150132938A1 (en) * 2013-11-13 2015-05-14 Intermolecular, Inc. Methods and Systems for Forming Reliable Gate Stack on Semiconductors

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2538740B2 (ja) 1992-06-09 1996-10-02 株式会社半導体プロセス研究所 半導体製造装置及び半導体装置の製造方法
JP2002299614A (ja) 2001-03-30 2002-10-11 Toshiba Corp Ｍｉｓ型電界効果トランジスタ及びその製造方法及び半導体記憶装置及びその製造方法
JP4627961B2 (ja) 2002-09-20 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8319295B2 (en) 2007-01-10 2012-11-27 Imec Use of F-based gate etch to passivate the high-k/metal gate stack for deep submicron transistor technologies
JP4950710B2 (ja) 2007-03-19 2012-06-13 株式会社東芝 半導体装置及び半導体装置の製造方法
JP5285519B2 (ja) 2009-07-01 2013-09-11 パナソニック株式会社 半導体装置及びその製造方法
JP5632254B2 (ja) 2010-10-26 2014-11-26 旭化成エレクトロニクス株式会社 半導体装置及びその製造方法
JP4985855B2 (ja) 2011-01-13 2012-07-25 セイコーエプソン株式会社 半導体装置の製造方法
JP2014165293A (ja) 2013-02-25 2014-09-08 Hitachi Ltd Ｆｉｅｌｄ−ＭＯＳＦＥＴおよびその製造方法
US9502307B1 (en) * 2015-11-20 2016-11-22 International Business Machines Corporation Forming a semiconductor structure for reduced negative bias temperature instability

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101427363A (zh) * 2006-02-10 2009-05-06 飞思卡尔半导体公司 半导体器件以及将卤素并入电介质的方法
US20080182430A1 (en) * 2007-01-25 2008-07-31 Jennifer Chen Multiple-time flash anneal process
US20090090975A1 (en) * 2007-10-09 2009-04-09 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing fluorine doping
CN101728257A (zh) * 2008-10-24 2010-06-09 中国科学院微电子研究所 一种栅介质/金属栅集成结构的制备方法
CN102918636A (zh) * 2010-04-26 2013-02-06 应用材料公司 使用具有金属类前驱物的cvd与ald工艺的nmos金属栅极材料、制造方法以及设备
US8987091B2 (en) * 2011-12-23 2015-03-24 Intel Corporation III-N material structure for gate-recessed transistors
CN103632976A (zh) * 2012-08-29 2014-03-12 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US20150132938A1 (en) * 2013-11-13 2015-05-14 Intermolecular, Inc. Methods and Systems for Forming Reliable Gate Stack on Semiconductors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020000597A1 (zh) * 2018-06-26 2020-01-02 武汉华星光电半导体显示技术有限公司 显示器件制造方法及装置

Also Published As

Publication number Publication date
TW201802894A (zh) 2018-01-16
JP2018006637A (ja) 2018-01-11
CN107591319B (zh) 2021-02-05
TWI668743B (zh) 2019-08-11
US20190326121A1 (en) 2019-10-24
JP6774800B2 (ja) 2020-10-28
US20180012767A1 (en) 2018-01-11
US10886132B2 (en) 2021-01-05

Similar Documents

Publication Publication Date Title
CN107591319A (zh) 半导体装置的制造方法
US10978309B2 (en) Heat treatment method and heat treatment apparatus for heating substrate by emitting flashing light
TWI698933B (zh) 熱處理方法及熱處理裝置
TWI543265B (zh) 熱處理方法及熱處理裝置
US20170011922A1 (en) Apparatus and method for light-irradiation heat treatment
CN106158605B (zh) 热处理方法以及热处理装置
CN106340451A (zh) 热处理方法以及热处理装置
US20190181058A1 (en) Thermal processing apparatus and thermal processing method through light irradiation
TWI576904B (zh) 半導體製造方法及半導體製造裝置
JP6598630B2 (ja) 熱処理方法
CN106486351B (zh) 热处理方法以及热处理装置
KR20180056385A (ko) 도펀트 도입 방법 및 열처리 방법
US20240128096A1 (en) Light irradiation type heat treatment method and heat treatment apparatus
US11764073B2 (en) Light irradiation type heat treatment method
CN107658219A (zh) 热处理方法
CN107658225A (zh) 热处理方法
TWI650802B (zh) 結晶構造控制方法及熱處理方法
JP2017092099A (ja) 熱処理方法および熱処理装置
JP6814855B2 (ja) 熱処理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant