KR101201321B1 - 결정화 방법 및 이를 이용하여 형성된 결정화 기판, 액정표시 장치 및 이의 제조 방법 - Google Patents
결정화 방법 및 이를 이용하여 형성된 결정화 기판, 액정표시 장치 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR101201321B1 KR101201321B1 KR1020050131260A KR20050131260A KR101201321B1 KR 101201321 B1 KR101201321 B1 KR 101201321B1 KR 1020050131260 A KR1020050131260 A KR 1020050131260A KR 20050131260 A KR20050131260 A KR 20050131260A KR 101201321 B1 KR101201321 B1 KR 101201321B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- substrate
- crystallization
- forming
- metal catalyst
- Prior art date
Links
- 238000002425 crystallisation Methods 0.000 title claims abstract description 110
- 239000000758 substrate Substances 0.000 title claims abstract description 90
- 230000008025 crystallization Effects 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 63
- 239000002184 metal Substances 0.000 claims abstract description 63
- 230000002093 peripheral effect Effects 0.000 claims abstract description 56
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 51
- 239000003054 catalyst Substances 0.000 claims abstract description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 43
- 229920005591 polysilicon Polymers 0.000 claims abstract description 39
- 239000010409 thin film Substances 0.000 claims abstract description 25
- 239000010408 film Substances 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 15
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 15
- 239000010949 copper Substances 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000011521 glass Substances 0.000 description 8
- 238000005499 laser crystallization Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000000265 homogenisation Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/3406—Control of illumination source
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Theoretical Computer Science (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 폴리실리콘을 이용한 박막 트랜지스터를 형성하는 액정 표시 장치에 있어서, 회로가 형성되는 주변 영역과 각 화소 영역의 구동용 트랜지스터가 표시 영역에 대해 각각 서로 다른 결정화를 진행하는 결정화 방법 및 이를 이용한 결정화 기판과, 액정 표시 장치 및 이의 제조 방법에 관한 것으로, 본 발명의 중앙에 형성된 표시 영역과 그 주변에 주변 영역이 형성된 기판을 준비하는 단계와, 상기 기판 상에 비정질 실리콘층을 전면 형성하는 단계와, 상기 비정질 실리콘층 상에 캐핑 절연막을 전면 증착하는 단계와, 상기 주변 영역에 대응되는 상기 캐핑 절연막 상에 금속 촉매층을 형성하는 단계 및 상기 기판 상에 교번 자기장을 인가하여 상기 비정질 실리콘층을 결정화하여 폴리 실리콘층을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
교번 자기장 결정화(AMFC : Alternating Magnetic Field Crystallization), 금속 유도 결정화(MIC : Metal Induced Crystallization), 캡층을 이용한 금속 유도 결정화(MICC: Metal Induced Crystallization of a-Si through a cap layer)
Description
도 1은 일반적인 저온 공정의 레이저 결정화 방식을 나타낸 공정 개략 단면도
도 2는 레이저 결정화시 발생되는 세로줄과 가로줄 불량을 도시한 도면
도 3은 교번 자기장 결정화 방식을 나타낸 공정 개략도
도 4는 본 발명의 결정화가 적용되는 결정화 기판을 나타낸 평면도
도 5a 내지 도 5e는 본 발명의 제 1 실시예에 따른 결정화 방법을 나타낸 공정 단면도
도 6a 내지 도 6e는 본 발명의 제 2 실시예에 따른 결정화 방법을 나타낸 공정 단면도
도 7a 내지 도 7d는 본 발명의 제 3 실시예에 따른 결정화 방법을 나타낸 공정 단면도
*도면의 주요 부분을 나타내는 부호의 설명*
100 : 기판 110 : 버퍼층
120 : 비정질 실리콘층 120a : 제 1 결정화부
120b : 제 2 결정화부 130 : 캐핑 절연막
140 : 금속 촉매층 150 : 표시 영역
200 : 주변 영역
본 발명은 액정 표시 장치에 관한 것으로 특히, 폴리실리콘을 이용한 박막 트랜지스터를 형성하는 액정 표시 장치에 있어서, 회로가 형성되는 주변 영역과 각 화소 영역의 구동용 트랜지스터가 표시 영역에 대해 각각 서로 다른 결정화를 진행하는 결정화 방법 및 이를 이용한 결정화 기판과, 액정 표시 장치 및 이의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display)등 여러 가지 평판 표시 장치가 연구되어 왔고 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력을 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방 송신호를 수신하여 디스플레이 하는 텔레비전 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같은 액정표시장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 일정 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.
여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는, 일정 간격을 갖고 일방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과, 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 상기 각 화소전극에 전달하는 복수개의 박막트랜지스터가 형성된다.
그리고 제 2 유리 기판(칼라필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 칼라 색상을 표현하기 위한 R,G,B 칼라 필터층과 화상을 구현하기 위한 공통 전극이 형성된다.
이와 같은 상기 제 1, 제 2 유리 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 실(seal)재에 의해 합착되어 상기 두 기판 사이에 액정이 주입된다.
상기 일반적인 액정 표시 장치의 구동 원리는 액정의 광학적 이방성과 분극 성질을 이용한다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자 배열의 방향을 제어할 수 있다. 따라서, 상기 액정의 분자 배열 방향을 임의로 조절하면, 액정의 분자 배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상 정보를 표현할 수 있다.
현재에는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정 표시 장치(Active Matrix LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.
상기 박막 트랜지스터의 반도체층을 다결정 실리콘(poly silicon)으로 형성하는 액정 표시 장치에서는 박막 트랜지스터와 구동 회로를 동일 기판 상에 형성할 수 있으며, 박막 트랜지스터와 구동 회로를 연결하는 과정이 불필요하므로 공정이 간단해진다. 또한, 다결정 실리콘은 비정질 실리콘에 비해 전계 효과 이동도가 100 내지 200 배정도 더 크므로 응답 속도가 빠르고, 온도와 빛에 대한 안정성도 우수한 장점이 있다.
상기 다결정 실리콘의 제조 방법은 공정 온도에 따라 저온 공정과 고온 공정으로 나눌 수 있으며, 이 중 고온 공정은 공정 온도가 1000℃ 근처로 절연 기판의 변형 온도 이상의 온도 조건이 요구되어, 유리 기판은 내열성이 떨어지므로 열 저항력이 높은 고가의 석영 기판을 써야 된다는 점과, 이 고온 공정에 의한 다결정 실리콘 박막의 경우 성막시 높은 표면 조도(surface roughness)와 미세 결정립 등의 저품위 결정성으로 저온 공정에 의한 다결정 실리콘보다 소자 응용 특성이 떨어진다는 단점이 있으므로, 저온 증착이 가능한 비정질 실리콘을 이용하여 이를 결정 화시켜 다결정 실리콘으로 형성하는 기술이 연구/개발되고 있다.
상기 저온 공정은 레이저 열처리(laser annealing), 금속 유도 결정화(Metal Induced Crystallization) 등으로 분류할 수 있다.
이하, 도면을 참조하여 비정질 실리콘층의 결정화 방식 중 저온 공정에서 주로 이용하는 레이저 결정화 방식에 대하여 알아본다.
도 1은 일반적인 저온 공정의 레이저 결정화 방식을 나타낸 공정 개략 단면도이며, 도 2는 레이저 결정화시 발생되는 세로줄과 가로줄 불량을 도시한 도면이다.
일반적으로 저온 공정으로 폴리 실리콘을 형성시 레이저 결정화를 주로 이용한다.
이 경우, 먼저, 도 1과 같이, 기판(10) 상에 버퍼층(11)을 증착하고, 상기 버퍼층(11) 상부에 비정질 실리콘층(a-Si)(12)을 증착한다.
이어, 상기 비정질 실리콘층(12) 상에 레이저를 조사하여 상기 비정질 실리콘층(12)을 결정화함으로써, 폴리 실리콘층을 형성한다.
이 경우, 도 2와 같이, 레이저의 조사는 소정의 개구부(20)를 구비한 마스크를 이용하여 상기 기판(10) 상에 선택적인 조사를 한 후, 기판(10) 또는 마스크를 이동시켜, 기판의 다음 영역에 해당하는 부위에 상기 개구부(20)에 대응되어 레이저를 조사하는 스캔 및 펄스(scan and pulse) 방식으로, 기판(10) 전 영역에 걸쳐 레이저 조사를 하도록 이루어진다.
이 경우, 상기 개구부(20)가 기판(10)의 각 영역에 대응될 경우, 개구부(20) 를 통해 레이저 빔 펄스가 인가될 때, 레이저 빔 펄스간의 인접 영역에 조사가 오버랩되어, 결정화 특성이 악화되어 결정화 완료 후 세로 줄무늬로 관찰될 수 있다. 이 경우, 개구부는 기판의 가로 및 세로의 길이에 비해 상대적으로 매우 작은 크기에 한하여, 상기 개구부에 대응하여 기판은 X축의 이동 후, X축 대하여 개구부 길이에 대응되어 레이저 빔 조사가 완료되면, Y축으로 기판을 개구부 길이만큼 이동시켜, 다시 반대 방향의 X축 방향으로 이동시키며 레이저 빔 조사한다. 이 때, Y축 방향에서도 이전 조사된 부위에 다음 조사에서 오버랩된 부위에 결정화 특성이 악화되어 가로 줄무늬로 관찰될 수 있다.
이러한 줄무늬 중 특히 가로 줄무늬는 개구부에 대응되어 기판 상의 각 영역에 레이저 빔 조사에 인가되는 Y축으로 이동 후, 이전 X축 이동과 반대 방향의 X축 이동 후, 서로간의 레이저 에너지 밀도(laser energy density)가 불균일(예를 들어, i 번째 레이저 빔 펄스에 대하여는 Xmj의 레이저 에너지 밀도로 레이저 빔을 조사하고, i+1번째 레이저 빔 펄스에 대하여는 Xmj+αmj의 레이저 에너지 밀도로 레이저 짐을 조사)에 기인하여 발생되는 것으로 파악하며, 상기 세로 줄무늬는 레이저 빔의 펄스간 불안정성(instability) 문제에 기인하는 것으로 파악하고 있다.
이러한 레이저 에너지 밀도의 불균일 및 레이저 빔 펄스간 불안정성으로 인해 상기 폴리 실리콘층을 이용하여 박막 트랜지스터 형성시 영역별 Vth 불균일이 발생되며, 이는 화질상 줄무늬의 원인이 되고 있다.
특히, 근래에는 유기 전계 발광 소자에 있어서도 폴리 실리콘층을 이용하여 박막 트랜지스터를 형성하고 있는데, 보다 고 전류를 요구하는 유기 전계 발광 소 자에서는 이러한 가로 또는 세로 줄무늬가 심하게 나타나고 있다.
상기와 같은 종래의 결정화 방법은 다음과 같은 문제점이 있다.
기판으로 이용하는 유리 기판의 내열 온도가 한계가 있기 때문에, 비정질 실리콘층을 결정화함에 있어서는, 저온 공정을 이용하는데, 주로 레이저 조사 방식의 결정화를 이용함이 대세이다. 그러나, 레이저 조사 방식의 결정화는 조사시마다 레이저 빔 패턴의 에너지 밀도 불균일이 발생되거나 혹은 빔 패턴간의 안정성이 떨어지기 때문에, 이로 인해 박막 트랜지스터 완성 후 가로줄 무늬나 세로줄 무늬가 관찰될 수 있다. 이런 경우는 화질 저하로 관찰될 수 있어, 폐기의 원인이 되기도 한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 회로가 형성되는 주변 영역과 각 화소 영역의 구동용 트랜지스터가 표시 영역에 대해 각각 서로 다른 결정화를 진행하는 결정화 방법 및 이를 이용한 결정화 기판과, 액정 표시 장치 및 이의 제조 방법을 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 결정화 방법은 중앙에 형성된 표시 영역과 그 주변에 주변 영역이 형성된 기판을 준비하는 단계와, 상기 기판 상에 비정질 실리콘층을 전면 형성하는 단계와, 상기 비정질 실리콘층 상에 캐핑 절연막을 전면 증착하는 단계와, 상기 주변 영역에 대응되는 상기 캐핑 절연막 상에 금속 촉매층을 형성하는 단계 및 상기 기판 상에 교번 자기장을 인가하여 상기 비 정질 실리콘층을 결정화하여 폴리 실리콘층을 형성하는 단계를 포함하여 이루어짐에 그 특징이 있다.
상기 폴리 실리콘층의 형성 후, 상기 금속 촉매층 및 캐핑 절연막을 제거하는 단계를 더 포함하여 이루어진다.
여기서, 상기 주변 영역에 대응되는 상기 캐핑 절연막 상에 금속 촉매층을 형성하는 단계는 상기 캐핑 절연막 전면에 금속 촉매층을 코팅한 후, 상기 표시 영역에 대응되는 부위의 금속 촉매층을 제거하여 이루어진다. 또는 상기 주변 영역에 대응되는 상기 캐핑 절연막 상에 금속 촉매층을 형성하는 단계는 상기 표시 영역에 대응되는 상기 캐핑 절연막 상에 감광막을 형성한 후, 상기 감광막을 제외한 주변 영역에 금속 촉매층을 코팅하여 이루어질 수 있다. 또는, 상기 주변 영역에 대응되는 상기 캐핑 절연막 상에 금속 촉매층을 형성하는 단계는 상기 표시 영역에 대응되는 부위의 상기 금속 촉매층과 캐핑 절연막을 함께 제거하여 이루어질 수 있다.
또한, 상기 기판 상에 버퍼층을 형성하는 단계를 더 포함할 수 있다.
상기 결정화는 상기 기판에 350~850℃의 온도를 가하여 이루어진다.
그리고, 상기 기판 상에 인가되는 교번 자기장은 1 KHz에서 9 MHz 사이의 대역이다.
또한, 상기 금속 촉매층은 니켈(Ni), 구리(Cu), 알루미늄(Al) 및 팔라듐(Pd) 중 어느 하나로 이루어진다.
또한, 동일한 목적을 달성하기 위한 결정화 기판은 표시 영역과 주변 영역이 정의된 기판 및 상기 기판 상에 형성되고, 주변 영역에 대하여는 캐핑층을 이용한 금속 매개 결정화(MICC: Metal Induced Crystallization through a cap layer)되며, 표시 영역에 대하여는 교번자기장 결정화(AMFC : Alternating Magnetic Field Crystallization)된 폴리실리콘층을 포함하여 이루어진다.
또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치는 복수개의 화소 영역을 포함하는 표시 영역과 회로부를 포함하는 주변 영역이 정의된 기판과, 상기 기판 상에 형성되고, 주변 영역에 대하여는 캐핑층을 이용한 금속 매개 결정화(MICC: Metal Induced Crystallization through a cap layer)되며, 표시 영역에 대하여는 교번자기장 결정화(AMFC : Alternating Magnetic Field Crystallization)된 폴리실리콘층과, 상기 표시 영역에 대응되는 상기 폴리 실리콘층 상의 각 화소 영역에 대응하여, 상기 폴리 실리콘층을 포함한 박막 트랜지스터를 구비한 박막 트랜지스터 어레이와, 상기 주변 영역에 대응되는 상기 폴리 실리콘층 상에, 상기 폴리 실리콘층을 포함한 구동 회로를 포함하여 이루어짐에 그 특징이 있다.
또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치의 제조 방법은 중앙에 형성된 복수개의 화소 영역을 포함하는 표시 영역과 그 주변에 주변 영역이 형성된 기판을 준비하는 단계와, 상기 기판 상에 비정질 실리콘층을 전면 형성하는 단계와, 상기 비정질 실리콘층 상에 캐핑 절연막을 전면 증착하는 단계와, 상기 주변 영역에 대응되는 상기 캐핑 절연막 상에 금속 촉매층을 형성하는 단계와, 상기 기판 상에 교번 자기장을 인가하여 상기 비정질 실리콘층을 결정화하여 폴리 실리콘층을 형성하는 단계와, 상기 표시 영역의 각 화소 영역에 대응되는 폴리 실리콘층 상에 박막 트랜지스터를 형성하며, 상기 주변 영역에 대응하여 상기 박막 트랜지스터를 구동하는 구동 회로를 형성하는 단계를 포함하여 이루어짐에 도 다른 특징이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 결정화 방법 및 이를 이용하여 형성된 결정화 기판, 액정 표시 장치 및 이의 제조 방법을 상세히 설명하면 다음과 같다.
종래의 레이저 빔 결정화 방식에 있어서, 영역간의 줄무늬를 개선하기 위하여 교번 자기장 결정화(AMFC: Alternating Magnetic Field Crystallization) 방식이 제시되었다.
도 3은 교번 자기장 결정화 방식을 나타낸 공정 개략도이다.
교번 자기장 결정화 방식은 기판 상에 버퍼층과 비정질 실리콘층을 차례로 증착하고, 탈수소없이 AMFC(Alternating Magnetic Field Crystallization) 장비를 이용하여 상기 비정질 실리콘층을 폴리 실리콘층으로 결정화하는 방식이다.
보다 자세히 설명하면, 도 3과 같이, 비정질 실리콘을 기판 상에 증착 후, 약 600℃ 이상까지 승온시킨 후, 질소(N2) 가스를 공급하며, 1차로 온도를 유지(F1)하며, 동일 가스를 공급하며, 다시 700℃까지 승온시키고(F2), 이어 동일 감스를 공급하며 2차로 온도로 유지(F3)시킨 후, 교번 자기장을 발생시키며 상기 기판 상의 비정질 실리콘층을 결정화한다(PM). 이어, 산소(O2)를 공급하며, 700℃를 유지하며, 열처리를 진행(F4)하며, 이어, 질소(N2)를 공급하며, 600℃로 냉각(F5)시키고, 이어, 다시 온도를 500℃로 냉각(F6)시켜, 큐어링 완료 후, 온도를 상온으로 저하시킨다. 여기서, 냉각 및 큐어링 공정 후 비정질 실리콘층이 결정화된다.
이 경우, 이러한 교번 자기장 결정화(AMFC) 방식은 균질도가 향상된 결정화 특성을 얻게 되며, 예를 들어, 소자 이동도(mobility)가 20cm2/V?sec 이하로 매우 균일한 특성을 갖게 된다. 그러나, 이와 같은 낮은 소자 이동도는 기판 상의 표시 영역부의 화질 균일도 개선에는 유리하나 표시 영역을 구동하기 위한 주변 회로부 내장이 어려운 문제가 발생한다.
이와 비교하여 통상의 레이저 방식을 이용하여 결정화된 폴리 실리콘층의 소자 이동도는 약 50cm2/V?sec 이상으로 게이트 구동부나 데이터 구동부를 일부 내장할 수 있는 수준이다. 그러나 레이저 방식을 이용하여 결정화를 이용한 경우에는 줄무늬가 발생되어 화질 감소 문제가 있어, 이의 개선이 필요하다.
이하에서 설명하는 본 발명의 결정화 방법은 회로가 형성되는 주변 영역에서 소자 이동도 특성을 향상시키며, 또한, 레이저 결정화시의 문제점을 개선한 방법에 대해 설명한다.
도 4는 본 발명의 결정화가 적용되는 결정화 기판을 나타낸 평면도이다.
도 4와 같이, 본 발명의 결정화가 적용되는 결정화 기판(100)은 그 중앙에 디스플레이가 수행되는 표시 영역(150)과 그 외곽부에 형성된 주변 영역(200)을 포함하여 이루어진다.
이러한 표시 영역(150)은 복수개의 화소 영역이 형성되며, 각 화소 영역에 구동용 박막 트랜지스터가 구동되어 온/오프 동작하여, 해당 화소 영역의 표시가 수행된다. 이 때, 상기 표시 영역(150)에는 도시되지 않았지만, 서로 교차하여 화소 영역을 정의하는 복수개의 게이트 라인과 데이터 라인이 형성되며, 각 화소 영 역에 화소 전극이 형성된다. 상기 박막 트랜지스터는 상기 게이트 라인과 데이터 라인의 교차부에 형성되어, 각 게이트 라인과 데이터 라인에 인가되는 신호에 의해 구동이 이루어지게 된다. 이 때, 상기 주변 영역(200)은 상기 박막 트랜지스터에 신호를 인가하는 게이트 구동부(미도시) 및 데이터 구동부(미도시)가 형성된다.
이러한 본 발명의 결정화 기판은 각각 표시 영역(150)과 주변 영역(200)에 대해 서로 다른 결정화 방식을 이용한 것이며, 특히, 표시 영역(150)은 화질 감소 방지를 위해 결정화 후 균질화 특성이 우수한 교번 자기장 결정화 방식(AMFC)을 이용하며, 주변 영역(200)은 캐핑층을 이용한 금속 유도 결정화 방식(MICC)을 이용하고 있다. 여기서, 상기 유도 결정화 방식은 결정화 특성이 레이저를 이용한 결정화시보다 소자 이동도가 같거나 더 높은 정도로 나오며, 또한, 결정화시 요구되는 온도 또한, 450℃ 이하로 조절할 수 있는 것으로, 유리 기판이 내열할 수 있는 저온 공정으로 결정화를 진행할 수 있다.
도 5a 내지 도 5e는 본 발명의 제 1 실시예에 따른 결정화 방법을 나타낸 공정 단면도이다.
도 5a 와 같이, 본 발명의 제 1 실시예에 따른 결정화 방법은 먼저, 중앙에 형성된 표시 영역과 그 주변에 주변 영역(회로 영역)이 형성된 기판(100)을 준비한다.
이어, 상기 기판(100) 상에 버퍼층(110)을 형성한다. 여기서, 버퍼층(110)은 일예로 산화막(SiO2)를 이용한다.
이어, 상기 버퍼층(110) 상에 비정질 실리콘층(a-Si)(120)을 전면 형성한다.
이어, 상기 비정질 실리콘층(120) 상에 캐핑 절연막(130)을 전면 증착한다.
도 5b와 같이, 상기 캐핑 절연막(130) 전면에 금속 촉매층(140)을 전면 코팅한다. 상기 금속 촉매층은 니켈(Ni), 구리(Cu), 알루미늄(Al) 및 팔라듐(Pd) 중 어느 하나로 이루어진다.
도 5c와 같이, 상기 주변 영역에 대응되는 상기 캐핑 절연막(130) 상에 금속 촉매층(140a)을 남기고 나머지 표시 영역에서 상기 금속 촉매층을 제거한다.
도 5d와 같이, AMFC 장비를 이용하여 상기 기판(100) 상에 교번 자기장을 인가하여 상기 비정질 실리콘층(120)을 결정화하여 폴리 실리콘층을 형성한다. 이 때, 상기 오픈된 표시 영역 상의 상기 비정질 실리콘층(120)은 보다 이동도가 낮은 특성을 갖는 제 1 결정화부(120a)로 형성되고, 상기 금속 촉매층(140)이 형성된 상기 주변 영역(회로 영역)에는 보다 이동도가 높은 특성을 갖는 제 2 결정화부(120b)가 형성된다. 이와 같이, 상기 교번 자기장 인가시 주변 영역과 표시 영역에서 서로 다른 결정화 특성을 갖는 폴리 실리콘층이 형성되는 이유는 상기 금속 촉매층(140a)이 선택적으로 주변 영역에 위치하기 때문이다.
이러한 AMFC 장비를 이용한 상기 결정화 단계는 상기 기판에 350~850℃의 온도를 가하여 이루어진다. 그리고, 상기 기판 상에 인가되는 교번 자기장은 1 KHz에서 9 MHz 사이의 대역이다. 한편, 이와 같은 교번 자기장을 인가하는 결정화 방식에는 결정화 시간과 자기장 세기를 조절하여, 온도를 약 500℃ 미만으로 낮출 수도 있다.
여기서, 금속 촉매층을 이용하여 비정질 실리콘층을 결정화를 하는 방법을 금속 유도 결정화(MIC : Metal-Induced Crystallization) 방법이라 하며, 상기 비정질 실리콘층 상에 캐핑층을 이용하였다 하여, 캐핑층을 이용한 금속 매개 결정화(MICC : Metal-Induced Crystallization of a-Si through a cap layer)라고 한다.
여기서, 캐핑층(캐핑 절연막)을 이용한 이유는 열처리 공정 또는 소자 제작 공정에서 생길 수 있는 오염을 방지하기 위해 금속 유도 결정화를 도우며 금속의 농도를 제어할 수 있는 필터로 기능할 수 있기 때문이다. 이와 같이, 상기 캐피층을 이용하게 되면, 직접적으로 비정질 실리콘층 표면에 금속 촉매층을 형성하여 금속 유도 결정화가 이루어지는 방식에 비해 결정화된 표면의 거칠기가 적고, 깨끗한 폴리 실리콘 박막을 얻을 수 있다.
도 5e와 같이, 상기 제 1, 제 2 결정화부(120a, 120b)를 갖는 폴리 실리콘층의 형성 후, 상기 금속 촉매층(140a) 및 캐핑 절연막(130)을 제거한다.
도 6a 내지 도 6e는 본 발명의 제 2 실시예에 따른 결정화 방법을 나타낸 공정 단면도이다.
도 6a 와 같이, 본 발명의 제 2 실시예에 따른 결정화 방법은 먼저, 중앙에 형성된 표시 영역과 그 주변에 주변 영역(회로 영역)이 형성된 기판(100)을 준비한다.
이어, 상기 기판(100) 상에 버퍼층(110)을 형성한다. 여기서, 버퍼층(110)은 일예로 산화막(SiO2)를 이용한다.
이어, 상기 버퍼층(110) 상에 비정질 실리콘층(a-Si)(120)을 전면 형성한다.
이어, 상기 비정질 실리콘층(120) 상에 캐핑 절연막(130)을 전면 증착한다.
도 6b와 같이, 상기 캐핑 절연막(130) 전면에 금속 촉매층(140)을 전면 코팅한다. 상기 금속 촉매층은 니켈(Ni), 구리(Cu), 알루미늄(Al) 및 팔라듐(Pd) 중 어느 하나로 이루어진다.
도 6c와 같이, 상기 주변 영역에 대응되는 부위의 금속 촉매층(140a) 및 상기 캐핑 절연막(130a)만을 남기고 나머지 표시 영역에서 상기 금속 촉매층 및 캐핑 절연막을 함께 제거한다.
도 6d와 같이, AMFC 장비를 이용하여 상기 기판(100) 상에 교번 자기장을 인가하여 상기 비정질 실리콘층(120)을 결정화하여 폴리 실리콘층을 형성한다. 이 때, 상기 오픈된 표시 영역 상의 상기 비정질 실리콘층(120)은 보다 이동도가 낮은 특성을 갖는 제 1 결정화부(120a)로 형성되고, 상기 금속 촉매층(140)이 형성된 상기 주변 영역(회로 영역)에는 보다 이동도가 높은 특성을 갖는 제 2 결정화부(120b)가 형성된다. 이와 같이, 상기 교번 자기장 인가시 주변 영역과 표시 영역에서 서로 다른 결정화 특성을 갖는 폴리 실리콘층이 형성되는 이유는 상기 금속 촉매층(140a)이 선택적으로 주변 영역에 위치하기 때문이다.
이러한 AMFC 장비를 이용한 상기 결정화 단계는 상기 기판에 350~850℃의 온도를 가하여 이루어진다. 그리고, 상기 기판 상에 인가되는 교번 자기장은 1 KHz에서 9 MHz 사이의 대역이다.
도 6e와 같이, 상기 제 1, 제 2 결정화부(120a, 120b)를 갖는 폴리 실리콘층의 형성 후, 남아있는 금속 촉매층(140a) 및 캐핑 절연막(130a)을 제거한다.
도 7a 내지 도 7d는 본 발명의 제 3 실시예에 따른 결정화 방법을 나타낸 공 정 단면도이다.
도 7a 와 같이, 본 발명의 제 3 실시예에 따른 결정화 방법은 먼저, 중앙에 형성된 표시 영역과 그 주변에 주변 영역(회로 영역)이 형성된 기판(100)을 준비한다.
이어, 상기 기판(100) 상에 버퍼층(110)을 형성한다. 여기서, 버퍼층(110)은 일예로 산화막(SiO2)을 이용한다.
이어, 상기 버퍼층(110) 상에 비정질 실리콘층(a-Si)(120)을 전면 형성한다.
이어, 상기 비정질 실리콘층(120) 상에 캐핑 절연막(130)을 전면 증착한다.
도 7b와 같이, 상기 표시 영역에 대응되는 상기 캐핑 절연막(130) 상에 감광막(160)을 형성한다.
이어, 상기 감광막(160)을 마스크로 하여, 노출된 회로 영역에 대응되는 상기 캐핑 절연막(130) 상에 금속 촉매층(170)을 코팅한다. 상기 금속 촉매층은 니켈(Ni), 구리(Cu), 알루미늄(Al) 및 팔라듐(Pd) 중 어느 하나로 이루어진다.
도 7c와 같이, 상기 감광막(160)을 제거한 후, 도 7d와 같이, AMFC 장비를 이용하여 상기 기판(100) 상에 교번 자기장을 인가하여 상기 비정질 실리콘층(120)을 결정화하여 폴리 실리콘층을 형성한다. 이 때, 상기 오픈된 표시 영역 상의 상기 비정질 실리콘층(120)은 보다 이동도가 낮은 특성을 갖는 제 1 결정화부(120a)로 형성되고, 상기 금속 촉매층(170)이 형성된 상기 주변 영역(회로 영역)에는 보다 이동도가 높은 특성을 갖는 제 2 결정화부(120b)가 형성된다. 이와 같이, 상기 교번 자기장 인가시 주변 영역과 표시 영역에서 서로 다른 결정화 특성을 갖는 폴 리 실리콘층이 형성되는 이유는 상기 금속 촉매층(170)이 선택적으로 주변 영역에 위치하기 때문이다.
이러한 AMFC 장비를 이용한 상기 결정화 단계는 상기 기판에 350~850℃의 온도를 가하여 이루어진다. 그리고, 상기 기판 상에 인가되는 교번 자기장은 1 KHz에서 9 MHz 사이의 대역이다.
상기와 같은 본 발명의 결정화 방법 및 이를 이용하여 형성된 결정화 기판, 액정 표시 장치 및 이의 제조 방법은 다음과 같은 효과가 있다.
기판의 주변 영역과 표시 영역에 대해 각각 서로 다른 결정화 방식을 이용하여 비정질 실리콘층을 결정화한 것으로, 화질이 우선시되는 표시 영역을 낮은 소자 이동도 특성을 가지나, 결정화의 균질화 특성이 좋은 교번 자기장 결정화 방식을 진행하고, 주변 영역에 대해서는 결정화 후의 소자 이동도 특성이 우수한 캐핑층을 이용한 금속 유도 결정화 방식을 이용하여 결정화를 진행한다. 따라서, 회로가 형성되는 주변 영역에 대하여는 50cm2/V?sec 이상의 이동도를 가지는 결정화를 갖게 되며, 상기 표시 영역에 대하여는 소자 이동도는 20cm2/V?sec 정도이나 균질화 특성이 좋은 결정화 특성을 갖게 된다.
이러한 결정화 방식이 적용된 기판은 예를 들어, 유기 전계 발광 소자나 액정 표시 장치 등에 이용할 수 있는 것으로, 회로가 형성되는 부위의 이동도 특성이 개선되며, 표시 영역의 반도체층의 균질화가 개선된 특성을 갖게 된다.
본 발명에서 주변 영역에 대하여, 캐핑층을 이용한 금속 매개 결정화(MICC : Metal-Induced Crystallization of a-Si through a cap layer)을 이용한 이유는, 열처리 공정 또는 소자 제작 공정에서 생길 수 있는 오염을 방지하기 위해 금속 유도 결정화를 도우며 금속의 농도를 제어할 수 있는 필터로 기능할 수 있기 때문이다. 이와 같이, 상기 캐피층을 이용하게 되면, 직접적으로 비정질 실리콘층 표면에 금속 촉매층을 형성하여 금속 유도 결정화가 이루어지는 방식에 비해 결정화된 표면의 거칠기가 적고, 깨끗한 폴리 실리콘 박막을 얻을 수 있다.
Claims (12)
- 중앙에 형성된 표시 영역과 그 주변에 주변 영역이 형성된 기판을 준비하는 단계;상기 기판 상에 비정질 실리콘층을 전면 형성하는 단계;상기 비정질 실리콘층 상에 캐핑 절연막을 전면 증착하는 단계;상기 주변 영역에 대응되는 상기 캐핑 절연막 상에 금속 촉매층을 형성하는 단계; 및상기 기판 상에 교번 자기장을 인가하여 상기 비정질 실리콘층을 결정화하여 폴리 실리콘층을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 결정화 방법.
- 제 1항에 있어서,상기 폴리 실리콘층의 형성 후, 상기 금속 촉매층 및 캐핑 절연막을 제거하는 단계를 더 포함하여 이루어짐을 특징으로 하는 결정화 방법.
- 제 1항에 있어서,상기 주변 영역에 대응되는 상기 캐핑 절연막 상에 금속 촉매층을 형성하는 단계는상기 캐핑 절연막 전면에 금속 촉매층을 코팅한 후, 상기 표시 영역에 대응 되는 부위의 금속 촉매층을 제거하여 이루어짐을 특징으로 하는 결정화 방법.
- 제 1항에 있어서,상기 주변 영역에 대응되는 상기 캐핑 절연막 상에 금속 촉매층을 형성하는 단계는상기 표시 영역에 대응되는 상기 캐핑 절연막 상에 감광막을 형성한 후, 상기 감광막을 제외한 주변 영역에 금속 촉매층을 코팅하여 이루어짐을 특징으로 하는 결정화 방법.
- 제 1항에 있어서,상기 주변 영역에 대응되는 상기 캐핑 절연막 상에 금속 촉매층을 형성하는 단계는상기 표시 영역에 대응되는 부위의 상기 금속 촉매층과 캐핑 절연막을 함께 제거하여 이루어짐을 특징으로 하는 결정화 방법.
- 제 1항에 있어서,상기 기판을 준비하는 단계 후, 상기 비정질 실리콘층 형성 전, 상기 기판 상에 버퍼층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 결정화 방법.
- 제 1항에 있어서,상기 결정화는 상기 기판에 350~800℃의 온도를 가하여 이루어지는 것을 특징으로 하는 결정화 방법.
- 제 1항에 있어서,상기 기판 상에 인가되는 교번 자기장은 1 KHz에서 9 MHz 사이의 대역인 것을 특징으로 하는 결정화 방법.
- 제 1항에 있어서,상기 금속 촉매층은니켈(Ni), 구리(Cu), 알루미늄(Al) 및 팔라듐(Pd) 중 어느 하나인 것을 특징으로 하는 결정화 방법.
- 표시 영역과 주변 영역이 정의된 기판; 및상기 기판 상에 형성되고, 주변 영역에 대하여는 캐핑층을 이용한 금속 매개 결정화(MICC: Metal Induced Crystallization through a cap layer)되며, 표시 영역에 대하여는 교번자기장 결정화(AMFC : Alternating Magnetic Field Crystallization)된 폴리실리콘층을 포함하여 이루어진 결정화 기판.
- 복수개의 화소 영역을 포함하는 표시 영역과 회로부를 포함하는 주변 영역이 정의된 기판;상기 기판 상에 형성되고, 주변 영역에 대하여는 캐핑층을 이용한 금속 매개 결정화(MICC: Metal Induced Crystallization through a cap layer)되며, 표시 영역에 대하여는 교번자기장 결정화(AMFC : Alternating Magnetic Field Crystallization)된 폴리실리콘층;상기 표시 영역에 대응되는 상기 폴리 실리콘층 상의 각 화소 영역에 대응하여, 상기 폴리 실리콘층을 포함한 박막 트랜지스터를 구비한 박막 트랜지스터 어레이; 및상기 주변 영역에 대응되는 상기 폴리 실리콘층 상에, 상기 폴리 실리콘층을 포함한 구동 회로를 포함하여 이루어진 액정 표시 장치.
- 중앙에 형성된 복수개의 화소 영역을 포함하는 표시 영역과 그 주변에 주변 영역이 형성된 기판을 준비하는 단계;상기 기판 상에 비정질 실리콘층을 전면 형성하는 단계;상기 비정질 실리콘층 상에 캐핑 절연막을 전면 증착하는 단계;상기 주변 영역에 대응되는 상기 캐핑 절연막 상에 금속 촉매층을 형성하는 단계;상기 기판 상에 교번 자기장을 인가하여 상기 비정질 실리콘층을 결정화하여 폴리 실리콘층을 형성하는 단계; 및상기 표시 영역의 각 화소 영역에 대응되는 폴리 실리콘층 상에 박막 트랜지스터를 형성하며, 상기 주변 영역에 대응하여 상기 박막 트랜지스터를 구동하는 구 동 회로를 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050131260A KR101201321B1 (ko) | 2005-12-28 | 2005-12-28 | 결정화 방법 및 이를 이용하여 형성된 결정화 기판, 액정표시 장치 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050131260A KR101201321B1 (ko) | 2005-12-28 | 2005-12-28 | 결정화 방법 및 이를 이용하여 형성된 결정화 기판, 액정표시 장치 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070069305A KR20070069305A (ko) | 2007-07-03 |
| KR101201321B1 true KR101201321B1 (ko) | 2012-11-14 |
Family
ID=38504941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050131260A KR101201321B1 (ko) | 2005-12-28 | 2005-12-28 | 결정화 방법 및 이를 이용하여 형성된 결정화 기판, 액정표시 장치 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101201321B1 (ko) |
-
2005
- 2005-12-28 KR KR1020050131260A patent/KR101201321B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070069305A (ko) | 2007-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100698056B1 (ko) | 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법 | |
| KR100379361B1 (ko) | 실리콘막의 결정화 방법 | |
| US7714331B2 (en) | Display device | |
| US7927936B2 (en) | Laser mask and crystallization method using the same | |
| US7507645B2 (en) | Method of forming polycrystalline semiconductor layer and thin film transistor using the same | |
| US7033434B2 (en) | Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same | |
| US20050056623A1 (en) | Sequential lateral solidification device and method of crystallizing silicon using the same | |
| KR101066478B1 (ko) | 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법 | |
| US7767558B2 (en) | Method of crystallizing amorphous silicon and device fabricated using the same | |
| US6396560B1 (en) | Method of producing liquid crystal display panel | |
| US6432757B1 (en) | Method of manufacturing liquid crystal display panel by poly-crystallizing amorphous silicon film using both a laser and lamp lights | |
| US6265290B1 (en) | Method for fabricating a thin film transistor and a substrate and thin film transistor manufactured using the same | |
| KR101201321B1 (ko) | 결정화 방법 및 이를 이용하여 형성된 결정화 기판, 액정표시 장치 및 이의 제조 방법 | |
| JP5090690B2 (ja) | 半導体薄膜の製造方法、薄膜トランジスタの製造方法、及び半導体薄膜の製造装置 | |
| KR20040031276A (ko) | 레이저 어닐링 장비 및 이를 이용한 실리콘 결정화 방법 | |
| KR100546711B1 (ko) | 레이저 조사 장치 및 이를 이용한 실리콘 결정화 방법 | |
| US7696449B2 (en) | Silicon crystallizing device | |
| KR100833956B1 (ko) | 비정질 실리콘 결정화용 광학 마스크 | |
| JP7438506B2 (ja) | フレキシブルディスプレイパネルの製造方法 | |
| Yang et al. | 6.1: Adoption of Silicon Blue Semiconductor Laser Diode in Dehydrogenation of LTPS TFT Manufacturing | |
| KR100504488B1 (ko) | 금속유도 결정화법에 의한 저온 폴리 실리콘 박막 제조방법 | |
| KR20040099838A (ko) | 실리콘의 결정화 방법 | |
| KR20040099764A (ko) | 다결정 실리콘 박막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151028 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161012 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20171016 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20181015 Year of fee payment: 7 |