WO2001004939A1 - Semiconductor film, liquid-crystal display using semiconductor film, and method of manufacture thereof - Google Patents

Semiconductor film, liquid-crystal display using semiconductor film, and method of manufacture thereof Download PDF

Info

Publication number
WO2001004939A1
WO2001004939A1 PCT/JP2000/004608 JP0004608W WO0104939A1 WO 2001004939 A1 WO2001004939 A1 WO 2001004939A1 JP 0004608 W JP0004608 W JP 0004608W WO 0104939 A1 WO0104939 A1 WO 0104939A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
semiconductor
less
semiconductor thin
crystal grain
Prior art date
Application number
PCT/JP2000/004608
Other languages
English (en)
French (fr)
Inventor
Youmei Shinagawa
Akio Mimura
Genshiro Kawachi
Takeshi Satoh
Original Assignee
Hitachi, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi, Ltd. filed Critical Hitachi, Ltd.
Priority to US09/959,644 priority Critical patent/US6608326B1/en
Publication of WO2001004939A1 publication Critical patent/WO2001004939A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1872—Recrystallisation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a semiconductor thin film, a liquid crystal display device using the semiconductor thin film, and a manufacturing method therefor
  • the present invention relates to a semiconductor thin film produced by a laser crystallization method, a thin film transistor using the semiconductor thin film, a semiconductor device such as a liquid crystal display device, an active matrix type liquid crystal display device, a solar cell, etc., and a method for manufacturing the same.
  • a semiconductor device such as a liquid crystal display device, an active matrix type liquid crystal display device, a solar cell, etc.
  • Laser crystallization technology has been most widely studied as a low-cost means of producing crystalline semiconductors that are expected to be applied to high-performance thin film transistors, high-value-added liquid crystal displays and solar cells.
  • crystallization of a semiconductor thin film by laser irradiation only the vicinity of the surface of the semiconductor is locally heated, so that an inexpensive glass substrate or organic resin substrate can be used as a support substrate, which leads to cost reduction.
  • laser-irradiated semiconductors become liquids, then solidify by cooling, and crystallize, resulting in high-quality crystalline semiconductors with few defects.
  • One way to improve the film quality of crystalline semiconductors is to increase the crystal grain size.
  • the reliability of the gate insulating film is reduced.
  • the gate insulating film must be formed to a thickness of 100 nm or more, which makes it difficult to drive thin-film transistors with low power consumption.
  • the crystallinity of these projections is very poor, and when a semiconductor in which many such projections are generated is used for a coplanar type or a regular type thin film transistor, since the projections are located in the channel region, the on-current is reduced. .
  • the following means have been reported so far.
  • the present invention uses a laser crystallization method to achieve both enlargement of the crystal grain size and suppression of projection formation on the semiconductor surface, and has a film thickness of 4 Onm or more and an average crystal grain size of 500 nm. It provides low-cost, high-performance crystalline semiconductors with a flat surface roughness of at least 5 nm and an average surface roughness of 5 nm or less. Disclosure of the invention
  • a semiconductor thin film according to claim 1 of the present invention is formed on a glass substrate by a laser crystallization method, has a thickness of 40 nm or more and less than 100 nm, and has an average surface roughness of 5 nm. And an average crystal grain size of 500 nm or more.
  • the semiconductor thin film according to claim 2 of the present invention is produced on a glass substrate by a laser crystallization method, has a film thickness of 40 nm or more and less than 100 nm, an average surface roughness of 5 nm or less, and an average crystal grain size.
  • Is 500 nm or more and the area of an arbitrary crystal grain is defined as Sn
  • the semiconductor thin film according to claim 3 of the present invention is produced on a glass substrate by a laser crystallization method, has a thickness of 40 nm or more and less than 100 nm, has an average surface roughness of 5 nm or less, and has an average crystal grain size.
  • Ln ⁇ 47TRn holds for 50% or more of the crystal grains, and when looking at the crystal structure of a certain cross section, at least 70% or more of the crystal grains do not break off from the interface between the semiconductor layer and the base to the semiconductor surface. It is characterized by being continuously extended.
  • the semiconductor thin film according to claim 4 of the present invention is formed on a glass substrate by a laser crystallization method, has a thickness of 40 nm or more, an average surface roughness of 5 nm or less, and an average crystal grain size of 500 nm. nm or more.
  • the semiconductor thin film according to claim 5 of the present invention is produced on a glass substrate by a laser crystallization method, and has a thickness of 40 nm or more, an average surface roughness of 5 nm or less, and an average crystal grain size of 500 nm.
  • the semiconductor thin film according to claim 6 of the present invention is characterized in that, in addition to the features of the semiconductor thin film according to claim 1, 2, 3, 4, or 5, the orientation of crystal grains is mainly a (1.1.1) plane. It is characterized by.
  • the semiconductor thin film according to claim 7 of the present invention is characterized in that the semiconductor is silicon in addition to the features of the semiconductor thin film according to claim 1, 2, 3, 4, 5 or 6.
  • the semiconductor thin film according to claim 8 of the present invention is characterized in that, in addition to the features of the semiconductor thin film according to claims 1, 2, 3, 4, 5, 6, or 7, at least a part of the grain boundary is located. It is characterized in that the orientation of some of the crystal grains is (1.0.0) or (1.1.0).
  • the semiconductor thin film according to the ninth aspect of the present invention is characterized in that, in addition to the features of the semiconductor thin film according to the first, second, third, fourth, fifth, sixth, seventh, or eighth aspect, It is characterized in that its strain point is 700 ° C. or less.
  • the method for manufacturing a semiconductor thin film according to claim 10 of the present invention is characterized in that, after forming an insulating film on a glass substrate, a laser beam is continuously formed on the insulating film without being exposed to the air.
  • a method of manufacturing a semiconductor thin film in which a set of crystallizations is repeated at least twice or more, and the laser irradiation method of each set gradually changes the laser beam scanning from weak energy laser beam scanning to strong energy laser beam scanning. It is characterized by a method of increasing energy.
  • the method of manufacturing a semiconductor thin film according to claim 11 of the present invention is characterized in that, after forming an insulating film on a glass substrate, a laser beam is continuously formed on the insulating film without being exposed to the air, continuously with the formation of the semiconductor thin film.
  • This is a method of manufacturing a semiconductor thin film in which the crystallization set is repeated at least twice or more. It is characterized in that the thickness of the semiconductor film is thinner in the upper layer than in the lower layer.
  • the method of manufacturing a semiconductor thin film according to claim 12 of the present invention is characterized in that, in addition to the features of the manufacturing method according to claim 10 or 11, the thickness of the first semiconductor thin film is 30 nm or more. It is characterized in that the semiconductor thin film formed as a second layer has a thickness of 25 nm or more and 40 nm or less.
  • the method for producing a semiconductor thin film according to claim 13 of the present invention is characterized in that, in addition to the features of the production method according to claim 10, 11 or 12, It is characterized by a silicon concentration of 10% or less.
  • the method for producing a semiconductor thin film according to claim 14 of the present invention is characterized in that, in addition to the features of the production method according to claim 10, 11, 12, or 13, the substrate temperature during laser crystallization is 20 °. It is not less than 0 ° C and not more than 500 ° C.
  • the method for producing a semiconductor thin film according to claim 15 of the present invention is characterized in that, in addition to the features of the production method according to claim 10, 11, 12, 13 or 14, the glass substrate used is alkali-free. It is glass and its strain point is below 700 ° C And
  • a semiconductor device including the thin film transistor according to claim 16 of the present invention is manufactured on a glass substrate, and the active layer of the thin film transistor has a thickness of 4 Onm or more and less than 100 nm formed by a laser crystallization method, and It is characterized by using a semiconductor thin film with an average surface roughness of 5 nm or less and an average crystal grain size of 500 nm or more.
  • the semiconductor device including the thin film transistor according to claim 17 of the present invention is manufactured on a glass substrate, and the active layer of the thin film transistor has a film thickness formed by a laser crystallization method of not less than 4 Onm and less than 10 Onm;
  • the average roughness of the surface is 5 nm or less
  • the average crystal grain size is 500 nm or more
  • the area of any crystal grain is Sn
  • the present invention is characterized in that a semiconductor thin film in which crystal grains of the semiconductor layer continuously extend from the interface between the semiconductor layer and the ground to the surface of the semiconductor without breaking along the way is used for the active layer of the thin film transistor.
  • a semiconductor device including the thin film transistor described above is manufactured on a glass substrate, and Motomeko 4, 5, 6, 7, the semiconductor thin
  • a coplanar type or regular suga type thin film transformer according to claim 20 of the present invention A semiconductor device including a semiconductor device is fabricated on a glass substrate, and the active layer
  • the semiconductor thin film described in 1, 2, 3, 4, 5, 6, 7, 8 or 9 is used, and the thickness of the gate insulating film of the thin film transistor is 80 nm or less or the ratio of the thickness of the gate insulating film to the active layer is 8/6 or less.
  • a semiconductor device including a coplanar type or positive sliver type thin film transistor according to claim 21 of the present invention is manufactured on a glass substrate and has an active layer formed on the active layer.
  • the semiconductor thin film described in 1, 2, 3, 4, 5, 6, 7, 8, or 9 is used, and the thickness of the gate insulating film of the thin film transistor is less than the thickness of the active layer. .
  • the glass substrate is made of non-alkali glass and has a strain point of 700. It is characterized by being below ° C.
  • a semiconductor device including a solar cell according to claim 23 of the present invention wherein at least one of the semiconductor layers of the solar cell is manufactured by a laser crystallization method, has a thickness of 40 nm or more, and has an average surface roughness. Is characterized by using a semiconductor thin film having a thickness of 5 nm or less and an average crystal grain size of 500 nm or more.
  • Ln ⁇ 47rRn is established for more than 50% of the crystal grains, and when looking at the crystal structure of a certain cross section, at least 70% or more of the crystal grains are cut off from the interface between the semiconductor layer and the base to the semiconductor surface. It is characterized by the use of a semiconductor thin film that extends continuously without using.
  • a semiconductor device including a solar cell according to claim 26 of the present invention uses the semiconductor thin film according to claim 1, 2, 3, 6, 7, 8, or 9 for at least one semiconductor layer of the solar cell. It is characterized by:
  • the method of manufacturing a semiconductor thin film according to claim 10, 11, 12, 13, 14, or 15 is applied to manufacture of an active layer of a thin film transistor. It is characterized by
  • a method for manufacturing a semiconductor device including a solar cell according to claim 28 of the present invention wherein the method for manufacturing a semiconductor thin film according to claim 10, 11, 12, 13, 14, or 15 is for manufacturing at least one semiconductor layer of a solar cell. It is characterized by applying the method.
  • a semiconductor device including an active matrix type liquid crystal display device using a thin film transistor as a driving element of a pixel or a peripheral circuit according to claim 29 of the present invention has a support substrate having a strain point of 700 ° C. or less.
  • a method for manufacturing a thin film transistor according to claim 27 is applied.
  • a semiconductor device including a display device is a semiconductor thin film that uses non-alkali glass having a strain point of 700 ° C. or less as a support substrate and forms one electrode of a signal storage capacitor of a pixel of an active matrix liquid crystal display device.
  • the film thickness is 40 nm or more and less than 100 nm
  • the average surface roughness is 5 nm or less
  • the average crystal grain size is 50 O nm or more.
  • An active matrix type liquid crystal wherein a thin film transistor is used as a pixel driving element according to claim 32 of the present invention, and one electrode of a signal storage capacitor in the pixel is formed of a semiconductor thin film in the same layer as an active layer of the thin film transistor.
  • a semiconductor device including a display device is a semiconductor thin film that uses non-alkali glass having a strain point of 700 ° C. or less as a support substrate and forms one electrode of a signal storage capacitor of a pixel of an active matrix liquid crystal display device.
  • the film thickness is 40 nm or more and less than 100 nm
  • the average surface roughness is 5 nm or less
  • the average crystal grain size is 500 nm or more
  • the area of any crystal grain is defined as Sn.
  • R n (S n / ⁇ ) 1 / relative R n as defined in 2, L n ⁇ 4 Te at least 50% or more of crystal grains odor It is a semiconductor thin film that satisfies TT R n.
  • An active matrix liquid crystal display device wherein a thin film transistor is used as a pixel driving element, and one electrode of a signal storage capacitor in the pixel is formed of the same semiconductor thin film as an active layer of the thin film transistor.
  • the semiconductor thin film includes a non-alkali glass having a strain point of 700 ° C.
  • the film thickness is not less than 40 nm and less than 100 nm, the average surface roughness is 5 nm or less, the average crystal grain size is 500 nm or more, and
  • An active matrix type liquid crystal display device wherein a thin film transistor is used as a pixel driving element, and one electrode of a signal storage capacitor in the pixel is formed of the same semiconductor thin film as an active layer of the thin film transistor.
  • An active matrix type liquid crystal display device using a thin film transistor as a pixel driving element according to claim 35 of the present invention wherein one electrode of a signal storage capacitor in the pixel is formed of a semiconductor thin film in the same layer as an active layer of the thin film transistor.
  • the method of manufacturing a semiconductor thin film or a semiconductor device according to claim 36 of the present invention is characterized in that, in addition to the features of the manufacturing method described in claims 10, 11, 12, 13, 14, 15, 27, 28, 30, or 35,
  • a device is used in which at least a semiconductor thin film forming device and a laser crystallization device are connected by a transport device having an exhaust device.
  • the method of manufacturing a semiconductor thin film or a semiconductor device according to claim 37 of the present invention is characterized in that, in addition to the features of the manufacturing method described in claims 10, 11, 12, 13, 14, 15, 27, 28, 30, or 35,
  • the apparatus is characterized in that at least a semiconductor thin film forming apparatus, an insulating film forming apparatus, and a laser crystallization apparatus are connected by a transfer apparatus having an exhaust device.
  • the method of manufacturing a semiconductor thin film or a semiconductor device according to claim 39 of the present invention is characterized in that it has the features of the manufacturing method described in claim 10, 11, 12, 13, 14, 15, 27, 28, 30, or 35
  • an in-line system in which at least a semiconductor thin film forming unit, a laser crystallization unit, and a transfer unit are in the same room is used.
  • FIG. 1 is a diagram illustrating a cross-sectional structure and a planar structure of a polycrystalline silicon thin film manufactured according to the present invention.
  • FIG. 2 is a diagram illustrating a method for calculating the average surface roughness when analyzing the surface shape with a two-dimensional cross-sectional structure.
  • FIG. 3 is a schematic diagram of a film forming apparatus and a laser crystallization apparatus used in a manufacturing process in which the present invention is applied to the manufacture of a polycrystalline silicon thin film.
  • FIG. 4 is a diagram illustrating a process for producing polycrystalline silicon according to the present invention.
  • FIG. 5 is a diagram showing a process of manufacturing a semiconductor thin film in which a part of a crystal grain boundary is positioned.
  • FIG. 6 is a schematic diagram of an in-line type semiconductor thin film manufacturing apparatus used when the present invention is applied to the manufacture of a semiconductor device.
  • FIG. 7 is a diagram illustrating a manufacturing process in which the present invention is applied to the manufacture of a polycrystalline silicon thin film transistor.
  • FIG. 8 is a graph comparing gate voltage-drain current characteristics of a polycrystalline silicon thin film transistor according to the present invention and a thin film transistor manufactured by a conventional method.
  • FIG. 9 is a diagram showing a configuration of an active matrix liquid crystal display device according to one embodiment of the present invention.
  • FIG. 10 is a diagram showing a planar structure of one pixel of an active matrix liquid crystal display device according to one embodiment of the present invention.
  • FIG. 11 is a diagram showing a cross-sectional structure of one pixel of an active matrix liquid crystal display device according to one embodiment of the present invention.
  • FIG. 12 shows a planar structure and a sectional structure of a pixel of an active matrix type liquid crystal display device in which the polycrystalline silicon according to the present invention is used for one electrode of a signal storage capacitor in the pixel.
  • FIG. 1 A first figure.
  • FIG. 13 is a diagram showing a configuration of a liquid crystal display device with a built-in peripheral circuit to which the present invention is applied.
  • FIG. 14 is a diagram showing an example of the laser irradiation method of the present invention.
  • FIG. 15 is a diagram showing an example of a configuration of a thin film transistor of a liquid crystal display device with a built-in peripheral circuit to which the present invention is applied.
  • FIG. 16 is a diagram showing a cross-sectional view of a solar cell to which the present invention is applied.
  • FIG. 17 is a schematic view of an example of a semiconductor thin film manufacturing apparatus used when the present invention is applied to the manufacture of a solar cell.
  • FIGS. 1A and 1B are a plan view and a cross-sectional view showing a crystal structure of polycrystalline silicon formed on a glass substrate 1 and a base insulating film 2 according to the present invention.
  • Figures 1C and 1D are a plan view and a cross-sectional view, respectively, showing the crystal structure of polycrystalline silicon with an average crystal grain size of 21 Onm manufactured by the conventional laser crystallization method.
  • the thickness of both polycrystalline silicon layers is 60 nm.
  • the average crystal grain size is as large as 53 Onm, and in the cross-sectional view shown in FIG. 1B, almost all protrusions are generated at the grain boundaries. It is understood that there is no.
  • projections of the same height as the film thickness are formed at the grain boundaries in the polycrystalline silicon produced by the conventional manufacturing method.
  • the size of the crystal grains is determined by treating the surface of the polycrystalline silicon with a SECCO etching solution or the like and selectively etching the crystal grain boundaries.
  • each crystal grain is defined by the diameter of a circle equal to the area of each crystal grain, and the average grain size of an arbitrary region (area is S) where m crystal grains exist is 1 a is defined by the following equation.
  • SEM scanning electron microscope
  • AFM atomic force microscopy
  • STM run ⁇ tunneling electron microscope
  • each field is The sum of the sum of the products and the total view is the area S.
  • AFM AFM, STM, etc.
  • it is the sum of the area of each crystal grain including all the grain boundaries within the arbitrary measurement range.
  • the polycrystalline silicon is produced by laser crystallization, the shape of each crystal grain is irregular, but when crystallizing from molten silicon, the crystal nuclei generated in a direction parallel to the substrate.
  • the crystal grows isotropically, and does not become a complex tree-like crystal like polycrystalline silicon produced by the solid layer growth method.
  • the shape of crystal grains by treating the surface with an SECCO etching solution when the area of an arbitrary crystal grain is defined as Sn, the outer peripheral length Ln on the surface of the crystal grain is Rn 2 (Sn / 7t) 1
  • the polycrystalline silicon according to the present invention has at least 50% or more crystal grains! It was found that 1 ⁇ 4 1 11 holds.
  • the volume of the crystal grain boundary of the polycrystalline silicon according to the present invention is compared with that of a polycrystalline silicon film formed by a solid-phase growth method and usually made of crystal grains not satisfying this equation. It can be seen that the polycrystalline silicon according to the present invention is a high-quality crystalline semiconductor having a small defect density in the entire silicon film.
  • the average roughness of the surface means the arithmetic average roughness (Ra), and when analyzing the surface shape of a semiconductor in three dimensions, the surface shape is a surface having a curved surface and an average height of the surface shape. It is the volume of the area enclosed by the squares divided by the measured area.
  • an analysis means such as an AFM or a scanning tunneling electron microscope (STM) capable of analyzing a measurement area in three dimensions and a surface shape is used.
  • the average surface roughness is measured by measuring the area of the part surrounded by the surface shape curve and the line of the average height of the surface shape, as shown in Figure 2. Divided by length.
  • the cross-sectional structure can be observed by TEM or high-resolution scanning electron microscope (SEM) photographs.
  • the range of the measurement length for calculating the average roughness is the magnification of the electron microscope, which is a magnification at which the roughness can be calculated, when an electron microscope of, for example, exactly 3) is used as the analysis means.
  • AFM or STM it is an arbitrary range on the semiconductor surface longer than the measurement limit length.
  • the method for calculating the average roughness may be either the calculation from the three-dimensional shape or the calculation from the cross-sectional shape.
  • the plane of average height is the XY plane
  • the vertical direction is the Z axis
  • Ra is given by the following equation become.
  • Ra (l / (Lx-Ly)) x S Lx o S Ly of (x, y) dxdy
  • Lx X direction measurement length
  • Ly Y direction measurement length
  • Ra f (X)
  • the polycrystalline silicon film according to the present invention when the polycrystalline silicon film according to the present invention was observed by X-ray diffraction, it was found that the crystal plane was mainly oriented in the (1.1.1) plane. Since the polycrystalline silicon according to the present invention has a large crystal grain size of 53 Onm and a flat surface roughness of 2 nm, it is very useful for an active layer of a thin film transistor and a semiconductor layer of a solar cell. And the characteristics of solar cells can be greatly improved. Next, a method for manufacturing a polycrystalline silicon film according to the present invention will be described. As shown in FIG.
  • the semiconductor thin film manufacturing apparatus used in the present invention surrounds a transfer chamber T, which includes a substrate transfer robot and an exhaust device, and has a substrate introduction chamber L, an insulating film deposition chamber R1, and an intrinsic semiconductor film deposition chamber.
  • Chamber R 2 and laser processing chamber LA are connected to T.
  • Substrates can be transported between each deposition chamber and the laser processing chamber via the transport chamber T, which maintains a degree of vacuum higher than 10-orr, without being exposed to the atmosphere. I have.
  • the substrate introduction chamber L, the insulating film deposition chamber Rl, the intrinsic semiconductor deposition chamber R2, and the laser processing chamber LA are arranged in a straight line, and are arranged in the four chambers.
  • the present invention can also be implemented in an apparatus configuration in which a transfer chamber T including a substrate transfer robot and an exhaust device is installed.
  • a 300-nm-thick silicon oxide film was formed on glass substrate 1 by plasma-assisted chemical vapor deposition (PECVD) using tetraethyl orthosilicate (TEOS) and oxygen as raw materials. Is formed at a substrate temperature of 350 ° C.
  • PECVD plasma-assisted chemical vapor deposition
  • TEOS tetraethyl orthosilicate
  • R2 is a mixture of monosilane and hydrogen gas as raw materials, amorphous silicon 3 with a combined hydrogen concentration of 7% and a thickness of 35 nm in a film at a substrate temperature of 400 ° C. Form a film.
  • the glass substrate 1 is transferred from R2 to LA via the transfer chamber T while maintaining the vacuum. In the LA room, the substrate temperature was maintained at 350 ° C by the heat source.
  • the irradiation pitch is selected so that the XeC1 excimer laser 4 having a linear beam shape is overlapped by 90% between the front and rear laser beams.
  • Irradiation pitch equivalent to laser irradiation) the laser density is increased stepwise to 200, 300 and 38 OmJ / cm 2 , respectively, and the laser is sequentially irradiated to form polycrystalline silicon 5. Since the laser irradiation is performed in multiple stages, the amorphous silicon film 3 can be dehydrogenated during low-energy laser irradiation, so even if the bonding hydrogen concentration in the film is 3% or more, the crystal can be formed without roughening the film.
  • the bound hydrogen concentration is 10% or less, the irradiation stage Since the number is less than three, manufacturing time can be reduced and throughput can be improved.
  • the glass substrate 1 is transferred from LA to R2 via the transfer chamber T while maintaining the vacuum.
  • amorphous silicon 3 having a thickness of 25 nm with a combined hydrogen concentration in the film of 7% at a substrate temperature of 400 ° C. using R2 as a raw material with monosilane and hydrogen gas as raw materials. Film.
  • the glass substrate 1 is transferred from R2 to LA via the transfer chamber T while maintaining the vacuum.
  • Figure 4E while maintaining the substrate temperature at 350 ° C in LA, select the irradiation pitch of Xe C 1 excimer laser 4 so that the front and rear laser beams overlap by 90%, and change the energy density.
  • Xe C 1 excimer laser 4 select the irradiation pitch of Xe C 1 excimer laser 4 so that the front and rear laser beams overlap by 90%, and change the energy density.
  • the production of the polycrystalline silicon is completed.
  • a high-quality polycrystal having a film thickness of 60 nm, an average crystal grain size of 530 nm, and an average surface roughness of 2 nm is formed on an inexpensive glass substrate. Silicon can be made. Therefore, the manufacturing cost of high quality polycrystalline silicon can be reduced.
  • the laser crystallization mechanism of the present invention will be described.
  • amorphous silicon with a thickness of 4 On m or less with low-energy to high-energy laser light in three steps.
  • the average surface roughness is 5 nm or less, the projections are small, and the average crystal grain size is small.
  • polycrystalline silicon of 30 Onm or more can be formed.
  • the crystal growth during laser irradiation in the third stage is not caused by the lateral growth of molten silicon that generates protrusions, but is melted and solidified and isotropically grown by laser irradiation up to two stages. This is because the secondary crystal growth is mainly due to the fusion of the crystal grains having a grain size of 100 to 200 nm.
  • the first-layer amorphous silicon 3 to be crystallized first is a thin film having a thickness of 35 nm.
  • the laser crystallization method by three-step irradiation according to the present invention has an average surface roughness of 5 nm and an average crystal grain size of 40 Onm.
  • the first polycrystalline silicon layer 5 is formed. Two During the laser crystallization of the first layer, the first layer has already crystallized into polycrystalline silicon and the melting point is higher than that of amorphous silicon, and the first layer is melted by laser crystallization in the second layer.
  • the region of the polycrystalline silicon 5 of the eye is only near the boundary region with the upper second-layer silicon.
  • the film thickness of the second layer of amorphous silicon is 25 nm.Since the silicon melted during laser crystallization of the second layer is an extremely thin region of the entire second layer and only the upper layer of the first layer. However, the thickness of the molten silicon becomes thinner than when the first layer is melted. It is thought that the thinner the semiconductor thin film, the larger the grain size is likely to be due to secondary grain growth caused by fusion of adjacent crystal grains by multiple laser irradiations. The theoretical explanation is described in Applied Physics Letters Vol. 44 No. 6 1984 p602.
  • the lower polycrystalline silicon 5 which does not melt is heated to 100 ° C. or more by heat conduction and absorption of laser light by coming into contact with the melted silicon. Since this acts as a heat reservoir, when the upper silicon melt crystallizes, its cooling rate slows down and the crystallization rate slows down, resulting in a polycrystal with a large average crystal grain size of 530 nm. Silicon 6 is formed. This grain size is equal to the sum of the thicknesses of the first and second layers of amorphous silicon. Is also getting bigger. In order to enhance the effect of the heat accumulation, it is preferable to set the thickness of the first silicon layer to be equal to or larger than the thickness of the second silicon layer.
  • secondary grain growth due to fusion of adjacent crystal grains occurs at a high temperature of 600 ° C. or more even if the semiconductor layer is not melted.
  • the crystal grains expanded by the secondary grain growth of the first-layer polycrystalline silicon that has been heated, and the crystal grains of the first layer that are expanding and the crystal grains of the second layer that are undergoing solidified crystal growth Fusion occurs simultaneously.
  • the generated polycrystalline silicon 6 having a large grain size at least 70% or more of the crystal grains extend continuously from the interface with the base insulating film 2 to the polycrystalline silicon surface without breaking. Therefore, the crystal grains overlap in the film thickness direction. Since the proportion of the region is small, defects due to crystal grain boundaries in polycrystalline silicon are small, and the characteristics as a semiconductor are improved.
  • the mechanism of the expansion of the crystal grain size of the first and second layers is not due to the lateral growth that generates protrusions on the surface, but to the secondary grain ⁇ 3 ⁇ 4 length due to the fusion of the crystal grains.
  • the height of the protrusions generated during laser crystallization is lower than when conventional single-layer amorphous silicon is crystallized with the same thickness as the sum of the thicknesses of the first and second layers. The occurrence of irregularities on the silicon surface is suppressed.
  • the average roughness of the surface of the polycrystalline silicon fabricated according to the present invention is 2 nm, and the smoothness increases the applicability to various semiconductor devices such as thin film transistors as described in the following embodiments.
  • the thickness of the polycrystalline silicon 6 was set to 60 nm in the above embodiment, if the thickness is less than 40 nm, the base glass substrate 1 and the base insulating film 2 are heated by laser during laser irradiation. A small amount of metal ions, oxygen, nitrogen, and carbon impurities are diffused and deteriorate the film quality of not only the lower part but also the upper part of the polycrystalline silicon. It is advantageous for the thickness of the polycrystalline silicon 6 to be 40 nm or more for controlling the film thickness and the like, and it is desirable to consider the application to a semiconductor device such as a thin film transistor.
  • the upper limit of the film thickness is determined by considering the metal or insulating film that is deposited on the polycrystalline silicon 6 that is processed into an island shape at the time of manufacturing a semiconductor device such as a thin film transistor or a liquid crystal display device, in view of the coverage of the silicon at the step of silicon.
  • it is less than 10 O nm.
  • This upper limit does not apply to applications to semiconductor devices that require a thick semiconductor film such as solar cells.
  • the set of amorphous silicon film formation and laser crystallization is repeated at least twice, so that a film having a film thickness of at least 4 O nm and less than 10 O nm can be easily obtained with a flat surface and a large crystal grain size. Fabricate crystalline silicon it can.
  • the thicknesses of the first-layer amorphous silicon and the second-layer amorphous silicon were set to 35 nm and 25 nm, respectively, but the ⁇ -thickness was not fixed to this value. If the thickness is the second layer or more and the total thickness is 4 O nm or more, it can be varied depending on the film quality of each semiconductor and the type of the semiconductor device to be applied. Further, in the present invention, since the wafer is transferred from the film formation chamber to the laser processing chamber while maintaining the vacuum, the surface of the first polycrystalline silicon 5 is oxidized during the formation of the second amorphous silicon film.
  • the silicon oxide film underlying silicon is a flat film, but the shape may be processed by a photolithography method and a wet or dry etching method.
  • a step of 1 O nm was provided on the underlayer 2 made of a silicon oxide film, and amorphous silicon was formed by PECVD and laser crystal was formed in the same steps as in the above embodiment. Repeat the set twice. Then, we found that a grain boundary occurs at the step as shown in Fig. 5C. It was also found that the crystal grains in contact with the step on the base insulating film at the position where the step was low were mainly oriented in (1.1.0) or (10.0).
  • the substrate heating time after mutual transfer between the laser crystallization step and the semiconductor thin film deposition step can be shortened. Is improved. Further, by heating the substrate during laser crystallization, the cooling rate of the semiconductor melted by laser irradiation can be reduced, so that the crystal grain size of the crystalline semiconductor thin film can be increased and the crystal quality can be improved.
  • the film formation temperature of the base insulating film, the film formation temperature of amorphous silicon, and the substrate temperature during laser crystallization were 350 ° C., 400 ° C., and 350 ° C., respectively.
  • each temperature is not fixed to these, but can be varied depending on the film quality of the insulating film or semiconductor and the performance of the target semiconductor device. However, when a glass substrate is used for the substrate and silicon is used for the semiconductor, it is preferable that each temperature is set to 200 ° C. or more and 500 ° C. or less.
  • the present invention is also applicable to an in-line type semiconductor thin film manufacturing apparatus shown in FIG. 6 in which each of the film forming unit, the laser crystallization unit, and the transfer unit are arranged in the same room.
  • silicon table natural oxide film after has been transporting the substrate kept above the high vacuum 1 0 _ 5 torr in the present invention, after forming the amorphous silicon or laser crystallization the transport system in this embodiment Since transfer is not required to be formed on the surface, transfer in an inert gas atmosphere such as nitrogen, helium, neon or argon gas can be selected because the same result as transfer in vacuum can be obtained.
  • an inert gas atmosphere such as nitrogen, helium, neon or argon gas can be selected because the same result as transfer in vacuum can be obtained.
  • the XeC1 excimer laser was used for crystallization of the silicon film.
  • various techniques such as a KrF excimer laser and an ArF excimer laser were used in a method capable of crystallizing a semiconductor thin film.
  • Continuous oscillation laser such as excimer laser and Ar ion laser Or, if it is an energy beam such as an electron beam, the present invention does not select the type in principle.
  • the present invention is applied to amorphous silicon.
  • the present invention may be applied to microcrystalline silicon, polycrystalline silicon, impurity-doped silicon, It does not depend on the type of semiconductor to be applied, such as silicon germanium (SiGe) or germanium (Ge).
  • the film forming apparatus is a plasma-assisted chemical vapor deposition method.
  • the film forming apparatus can be connected to the transfer chamber T shown in FIG. 3 so that laser processing can be performed without exposing to air or maintaining a vacuum.
  • film forming means such as low-pressure chemical vapor deposition (LPCV D), spattering, ion beam, atomic beam, molecular beam, spin coating or vapor deposition, etc. Not selected.
  • the substrate used was glass. However, if the film forming temperature of the base insulating film 2 and the amorphous silicon 3 was lowered to 300 ° C. or less, polyimide, polyamide-polyester, etc. A substrate made of an organic resin can also be used.
  • a large-grain polycrystalline silicon 6 serving as an active layer of a thin film transistor is formed on a glass substrate 1 provided with a base insulating film 2 in the same manner as in the first embodiment.
  • the polycrystalline silicon 6 was processed into an island shape by a photolithography method and a dry etching method, and then 10- A gate insulating film 7 is formed.
  • a 250 nm-thick niobium (Nb) film is formed by a sputtering method, and the niobium is processed by a photolithography method and a dry etching method to form a gate electrode 8.
  • Nb 250 nm-thick niobium
  • impurity phosphorus (P) is implanted into a region of the active layer which does not overlap with the gate electrode 8 by an ion implantation method, and then heated by an electric furnace at 500 ° C. for 2 hours. Is activated to form a source region 9 and a drain region 10. Then, as shown in Figure 7D, TEOS After a 50-nm-thick interlayer insulating film 11 is formed by a plasma-assisted chemical vapor deposition method using oxygen as a raw material, a contact hole is formed by a photolithography method and a dry etching method.
  • a 500-nm-thick chromium molybdenum alloy (CrMo) is formed by sputtering, and then processed by photolithography and wet etching to form the gate electrode, source electrode 12, and drain electrode 1.
  • CrMo chromium molybdenum alloy
  • the thin film transistor is completed.
  • polycrystalline silicon with a large crystal grain size of 530 nm and an average surface roughness of 2 nm for the active layer, the mobility of 300 cm 2 / V
  • a high-performance thin-film transistor which is significantly improved compared to the mobility of the thin-film transistor of 140 cm 2 / V ⁇ s by the method described above, could be manufactured.
  • Figure 8 shows the results of conventional laser-assisted chemical vapor deposition of 60-nm-thick amorphous silicon heated at 450 ° C in a nitrogen atmosphere and dehydrogenated.
  • the gate voltage-drain current characteristics of the thin film transistor using the polycrystalline silicon as the active layer and the polycrystalline silicon thin film transistor according to the present invention are compared.
  • the on-current was increased by the effect of the increase in the crystal grain size and the roughness (protrusion) of the active layer film according to the present invention.
  • the flattening of the surface of the active layer polycrystalline silicon 6 according to the present invention suppresses the electric field concentration at the protrusions, and the insulation breakdown electric field of the gate insulating film 7 greatly increases from 4 MV / cm to 7 MV / cm. As a result, the withstand voltage characteristics are improved, and the reliability for hot carriers is also improved.
  • the gate insulating film can be made thinner than that of the conventional manufacturing method, and the thickness can be reduced to 8 O nm or less. The power consumption of the semiconductor device using the semiconductor device can be reduced.
  • the film thickness can be set so that the ratio of the film thickness of the gate insulating film to the active layer becomes 8/6 or less. Further, by optimizing the film quality of the gate insulating film, the gate insulating film can be thinner than the active layer, and driving with even lower power consumption is possible.
  • the present invention is applied to a coplanar type thin film transistor.
  • the present invention is not limited to the type of thin film transistor to which the present invention is applied, such as a reverse Sugager type or a forward Sugager type.
  • FIG. 9 shows a configuration of an active matrix type liquid crystal display device according to an embodiment of the present invention.
  • a thin film transistor TFT
  • LC liquid crystal cells
  • a gate voltage is sequentially applied to the gate lines G1 to GM, which are electrodes commonly drawn from the gates of the TFTs arranged in the horizontal direction on the glass substrate 1, and the gate is turned on for each gate line.
  • the data voltage for each of the gate lines turned on is sequentially applied to the drain lines D1 to DN, which are the electrodes commonly drawn from the drains of the TFTs arranged in the vertical direction, and each liquid crystal cell To be given.
  • FIG. 10 shows the planar structure of one pixel consisting of one liquid crystal cell and TFT.
  • FIG. 11 shows a cross-sectional structure taken along a broken line X--X 'in FIG. It comprises a TFT formed near the intersection of the drain wiring D and the gate wiring G, and a liquid crystal cell LC connected to the TFT via a source electrode 12.
  • the sectional structure of the TFT is almost the same as that of the second embodiment. This structure can be obtained by the manufacturing method described in the same embodiment, but only the differences from the above-described process are as follows.
  • Ion implantation for forming the source and drain regions is performed twice, and the source and drain regions that are in contact with the active layer are provided with low impurity concentration Locally Doped Drain (LDD) regions to reduce off-current. Is being planned.
  • the gate wiring G was formed simultaneously with the gate electrode 8 by film formation and etching. After forming source and drain electrodes 12 and 13, an interlayer insulating film 14 of SiN was formed. This is processed to form a contact hole to the source electrode 12, and then a film of indium tin oxide (IT0), ie, indium tin oxide, is formed. To form pixel electrodes 15. Next, other parts other than TFT, such as liquid crystal, are described below.
  • the TN type liquid crystal 16 is sealed between the glass substrate 1 on which the TFT is formed and the glass substrate (opposite substrate) 17 facing the glass substrate 1.
  • a black matrix 18 for blocking unnecessary light rays and a counter electrode 19 made of IT0 are formed on the counter substrate.
  • the liquid crystal is driven by a voltage between the counter electrode 19 of the counter substrate 17 and the pixel electrode 15 of the TFT substrate, and changes the brightness to be displayed for each pixel to display an image on a matrix of pixels.
  • a polarizing plate 20 for polarizing light is attached to each of the glass substrates 1 and 17. When the deflection axes of the two deflection plates are arranged orthogonally or in parallel, the display modes are normally-black and normally-white respectively.
  • an alignment film 21 for aligning the liquid crystal is provided on the surface in contact with the liquid crystal, that is, on the surface of the interlayer insulating film 14 and the pixel electrode 15 on the glass substrate 1 side, and on the surface of the counter electrode 19 on the counter substrate 17 side. It is applied to the surface.
  • the surface of the orientation film is treated by a rubbing method after coating to give anisotropy for orienting liquid crystal molecules. Then, a backlight, which is a light source, is generated on the substrate 1 side, and brightness is given.
  • the TFT manufactured according to the present invention is used as a driving element of a display pixel of an active matrix type liquid crystal display device, the TFT can be downsized because the active layer has a large grain size and high mobility of polycrystalline silicon. Since the aperture ratio of the pixel is improved and the output of the backlight can be reduced accordingly, low power consumption can be achieved. Furthermore, since the surface of the TFT active layer is flattened and there are no protrusions, the gate insulating film can be reduced to 8 O nm or less, and low voltage driving of TFT driving is possible. Electricity can be achieved. In addition, since the surface is smoothed, the in-plane characteristics of the polycrystalline silicon are also made uniform, and display defects due to the non-uniformity of the characteristics of the polycrystalline silicon TFT are improved.
  • phosphorus is doped into the polycrystalline silicon in the same layer as the polycrystalline silicon 6 in the active layer. formed of n-type polycrystalline silicon and a metal thin film in the same layer as the gate wiring
  • the use of the polycrystalline silicon according to the present invention makes the surface irregularities extremely small. Since there is no possibility of dielectric breakdown due to electric field concentration in the silicon oxide film, the silicon oxide film can be thinned.
  • the capacity of the signal storage capacitor increases, and the electrode area can be reduced, so that the aperture ratio of the pixels can be improved and the illuminance of the backlight can be reduced, thereby reducing the power consumption of the liquid crystal display Becomes possible.
  • the peripheral circuit for driving the display section is configured by the TFT according to the present invention, the frame size can be reduced and the cost can be reduced by reducing the number of external driver LSIs.
  • a display device can be manufactured.
  • a memory, a micro-processing unit (MPU), and other information processing circuits are built around the display by microfabrication to enable communication.
  • the functions of liquid crystal display devices can be enhanced by providing them with functions and calculation functions.
  • a second layer of amorphous silicon 3 was formed without being exposed to the air as shown in FIG. 14B.
  • a part of the region of the second-layer amorphous silicon 3 may be intentionally brought into an amorphous state without laser irradiation.
  • a display unit is provided in the polycrystalline silicon / amorphous silicon region where the second-layer amorphous silicon has not been irradiated with the laser, and a coplanar type TFT for driving pixels is manufactured.
  • a peripheral circuit section is provided in the polycrystalline silicon / polycrystalline silicon region in which the second-layer amorphous silicon is laser-crystallized, and a CMOS type coplanar TFT for driving the circuit is manufactured.
  • the active layer of the display TFT is made of amorphous silicon with high resistance, the off-current is reduced, and the offset structure and lightly doped drain (DR) required when the display TFT is composed of a polycrystalline silicon TFT are reduced.
  • DR lightly doped drain
  • LDD low-density dielectric
  • the number of manufacturing processes for LCDs with built-in peripheral circuits has been reduced, leading to an improvement in manufacturing throughput and cost reduction. I do.
  • the same effect is obtained even when the TFT structure is an inverted sigma type, as shown in Fig. 15B, the amorphous silicon in the high-stake is located between the polycrystalline silicon in the active layer and the source / drain regions. It exists because it exists.
  • the activation of the impurities when forming the source and drain regions deteriorates the characteristics of the amorphous region.
  • laser activation is used instead of activation by thermal annealing of an electric furnace.
  • a crystalline semiconductor having a large particle size and flatness can be manufactured even when the film thickness is increased, so that a solar cell having a high solar light conversion efficiency of 15% or more can be manufactured.
  • Solar cells can be manufactured using the manufacturing equipment shown in Figs. 3 and 6, but when the substrate is a connected substrate such as stainless steel or aluminum, the solar cell is manufactured using the in-line manufacturing equipment shown in Fig. 17. Can be manufactured. By using the in-line system, solar cells can be manufactured at lower cost. As described above, the present invention can be applied to all semiconductor devices using a crystalline semiconductor other than the thin film transistor. Industrial applicability
  • a high-quality polycrystalline semiconductor having a film thickness of 40 nm or more, an average crystal grain size of 500 nm or more, and an average surface roughness of 5 nm or less can be manufactured on an inexpensive glass substrate. .
  • the performance of semiconductor devices such as thin film transistors, solar cells, and active matrix liquid crystal display devices using this semiconductor can be improved.

Description

明 細 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法 技術分野
本発明はレ一ザ結晶化法によって作製した半導体薄膜と、 この半導体薄膜 を用いた薄膜トランジスタ及び液晶表示装置， アクティブマトリクス型液晶 表示装置， 太陽電池等の半導体装置とそれら製造方法に関するものである。 背景技術
高性能な薄膜トランジスタ， 高付加価値の液晶表示装置や太陽電池への応 用が期待される結晶性半導体を低コストで作製する手段としては、 レーザ結 晶化技術が最も広く研究されている。 レ一ザ照射による半導体薄膜の結晶化 では、 半導体の表面近傍のみを局所加熱するため、 支持基板に安価なガラス 基板や有機樹脂基板が使用できるため、 低コスト化につながる。 また、 レー ザ照射した半導体は、 一度液体になった後、 冷却固化して結晶化するため、 欠陥の少ない高品質な結晶性半導体になる。 結晶性半導体の膜質を向上させ る手段の一つとして、 結晶粒径の拡大がある。 結晶粒径の拡大によって、 欠 陥を含む結晶粒界の半導体膜全体に対する体積割合が減少し、 電子およびホ ールの移動度が向上する。 また、 欠陥の減少自体が結晶性半導体の膜質を向 上させる。 結晶粒径を拡大させる手段としては、 （1) Dig. of Tech. Papers 1997 Int. Workshop Active Matrix Liq. Cryst. Displays (Business Center of Academic Societies, Tokyo 1997) p59に記載されているように、 非晶質 シリコンをレーザ結晶化した後、 作製された多結晶シリコン上に非晶質シリ コンを成膜し、 この非晶質シリコンをレーザ結晶化する方法がある。
一方、 レーザ結晶化法により作製した結晶性半導体たとえば多結晶シリ コンの問題点として、 結晶粒径の大きな高品質な多結晶シリコンを作製した 時に生じる多数の突起による表面の凹凸の形成がある。 この突起の高さはレ
—ザ照射前の半導体の膜厚に近くなる。 突起発生のメカニズムは、 Applied P hysics Letters vol .68 No.15 1996 p2138 で報告されているように、 基板に 対しての横方向の結晶成長面が衝突する境界での、 溶融シリコンから固体シ リコンへの相変化に伴う体積の膨張による、 と考えられている。 なお、 横方 向の結晶成長は、 半導体薄膜の膜厚以上の大きな結晶粒が生じる際には、 通 常起きる。 この凹凸が大きい半導体薄膜を、 コプレナ一型薄膜トランジスタ の能動層に用いた場合、 突起で電界集中が起こり、 この能動層の上層である ゲート絶縁膜の絶縁破壊が起きたり、 ホットキャリアによる欠陥発生等のゲ ート絶縁膜信頼性の低下が生じる。 それを防止するため、 ゲート絶縁膜を 1 0 0 n m以上に厚く成膜しなければならず、 薄膜トランジス夕の低消費電力 駆動が困難になる。 また、 この突起の結晶性は大変悪く、 この突起が多数発 生した半導体をコプレナ一型もしくは正ス夕ガ一型薄膜トランジスタに用い る場合、 チャネル領域に突起が位置するので、 オン電流を低下させる。 この 半導体薄膜のレーザ結晶化時における突起の発生を抑制する手段としては、 これまで以下の手段が報告されている。
(2) IEEE TARANSACTIONS ON ELECTRON DEVICES, VOL.42 NO.2 1995 p251 に 記載されているようにレーザを 1 O m J /cm2 ピッチで多段階照射する。
(3) Dig. of Tech. Papers 1997 Int. Workshop Active Matrix Liq. Cryst. Displays (Bu siness Center of Academic Societies, Tokyo 1997) pl67 に記載されているように、 非晶質シリコンを固層成長法で多結晶化した後、 レーザ照射する。
(4) 信学技報 EID98- 19( 1998- 06) P67 に記載されているように、 レーザビー ムの形状を、 すそを長くするように変える。
結晶性半導体の結晶粒径拡大を目的とした上記従来技術の（1) では、 結晶 粒径は確かに拡大するが、 半導体の膜厚と同じレベルの高さの突起が生じ、 大きな凹凸が発生する点で問題がある。 また、 レーザ照射前の非晶質シリコ ンを脱水素処理のため外気に触れさせるので、 表面に自然酸化膜ができ、 レ 一ザ結晶化の際、 シリコン膜中に酸素が混入して、 膜質を低下させるのも問 題である。
一方、 突起の発生を抑制する従来技術の (2) は、 レーザを細かく 1 OmJ /cm2 で多段階照射するため、 一度できた微結晶シリコンが溶融しにくく、 結晶粒径が 6 Onm程度の多結晶シリコンしか作製できず、 結晶粒径が 50 0 nm以上の大きな多結晶シリコンができないという問題点がある。 （3) で は、 固層成長法を用いるため、 シリコンを 1◦ 00°Cで加熱するので安価な ガラス基板が使用できず、 低コストで結晶性半導体を製造できない問題があ る。 （4) では、 突起が小さくなると結晶粒径が小さくなり、 表面の粗さの小 ささと結晶粒径の大きさを両立できない問題がある。
それに対して、 本発明はレーザ結晶化法を用い、 結晶粒径の拡大と半導体 表面での突起生成の抑制との両立を目的としており、 膜厚が 4 Onm以上で かつ平均結晶粒径が 500 nm以上でかつ表面の平均粗さが 5 nm以下と平 坦な高性能な結晶性半導体を、 低コストで提供するものである。 発明の開示
上記課題を解決するため、 本発明の請求項 1記載の半導体薄膜は、 レーザ 結晶化法でガラス基板上に作製され、 膜厚が 40 nm以上 100 nm未満で かつ表面の平均粗さが 5 nm以下でかつ平均結晶粒径が 500 nm以上であ ることを特徴としている。
本発明の請求項 2記載の半導体薄膜は、 レーザ結晶化法でガラス基板上に 作製され、 膜厚が 40 nm以上 100 nm未満でかつ表面の平均粗さが 5 n m以下でかつ平均結晶粒径が 500 nm以上でかつ任意の結晶粒の面積を S nとした時、 その結晶粒の外周の長さ Lnが、 Rn= ( S η/ττ)1/2で定義 される Rnに対して、 少なくとも 50%以上の結晶粒にぉぃて 11≤4 1^ nが成り立つことを特徴としている。 本発明の請求項 3記載の半導体薄膜は、 レーザ結晶化法によってガラス基 板上に作製され、 莫厚が 40 nm以上 100 nm未満でかつ表面の平均粗さ が 5 nm以下でかつ平均結晶粒径が 500 nm以上でかつ任意の結晶粒の面 積を Snとした時、 その結晶粒の外周の長さ Lnが、 Rn= (Sn/ττ)1" で定義される Rnに対して、 少なくとも 50%以上の結晶粒において Ln≤ 47TRnが成り立ち、 さらにある断面の結晶構造を見た時、 少なくとも 70 %以上の結晶粒が半導体層と下地との界面から半導体表面まで、 途中で切れ ることなく連続的に延びていることを特徴としている。
本発明の請求項 4記載の半導体薄膜は、 レーザ結晶化法によってガラス基 板上に作製され、 莫厚が 40 nm以上でかつ表面の平均粗さが 5 nm以下で かつ平均結晶粒径が 500 nm以上であることを特徴としている。
本発明の請求項 5記載の半導体薄膜は、 レーザ結晶化法によってガラス基 板上で作製され、 膜厚が 40 nm以上でかつ表面の平均粗さが 5 nm以下で かつ平均結晶粒径が 500 nm以上でかつ任意の結晶粒の面積を S nとした 時、 その結晶粒の表面における外周の長さ Lnが、 Rn= (Sn/ττ)1"で 定義される Rnに対して、 少なくとも 50%以上の結晶粒において Ln≤4 zrRnが成り立つことを特徴としている。
本発明の請求項 6記載の半導体薄膜は、 請求項 1， 2， 3, 4もしくは 5 記載の半導体薄膜の特徴に加えて、 結晶粒の配向が主に （1.1.1) 面であ ることを特徴としている。
本発明の請求項 7記載の半導体薄膜は、 請求項 1, 2, 3, 4, 5もしく は 6記載の半導体薄膜の特徴に加えて、 半導体がシリコンであることを特徴 としている。
本発明の請求項 8記載の半導体薄膜は、 請求項 1， 2, 3, 4, 5, 6も しくは 7記載の半導体薄膜の特徴に加えて、 少なくとも一部の結晶粒界の位 置決めがされており、 またその一部の結晶粒の配向が （1.0.0) もしくは (1.1.0) であることを特徴としている。 本発明の請求項 9記載の半導体薄膜は、 請求項 1 , 2， 3， 4， 5 , 6 , 7もしくは 8記載の半導体薄膜の特徴に加えて、 ガラス基板が無アル力リガ ラスでありかつその歪点が 7 0 0 °C以下であることを特徴としている。 本発明の請求項 1 0記載の半導体薄膜の製造方法は、 ガラス基板上に絶縁 膜を成膜した後、 大気にさらされることなく絶縁膜上で半導体薄膜の成膜と 連続してそれに続くレーザ結晶化のセットを少なくとも 2回以上繰り返す半 導体薄膜の製造方法で、 各セットのレーザの照射法が弱いエネルギーのレー ザ光の走査から強いエネルギーのレーザ光の走査へと段階的にレーザ光のェ ネルギーを上げていく方法であることを特徴としている。
本発明の請求項 1 1記載の半導体薄膜の製造方法は、 ガラス基板上に絶縁 膜を成膜した後、 大気にさらされることなく絶縁膜上で半導体薄膜の成膜と 連続してそれに続くレーザ結晶化のセッ トを少なくとも 2回以上繰り返す半 導体薄膜の製造方法で、 半導体成膜時の膜厚が下層より上層が薄いことを特 徴としている。
本発明の請求項 1 2記載の半導体薄膜の製造方法は、 請求項 1 0もしくは 1 1記載の製造方法の特徴に加えて、 一層目に成膜した半導体薄膜の膜厚が 3 0 nm以上 7 0 n m以下、 および二層目に成膜した半導体薄膜の膜厚が 2 5 nm以上 4 0 n m以下であることを特徴としている。
本発明の請求項 1 3記載の半導体薄膜の製造方法は、 請求項 1 0 , 1 1も しくは 1 2記載の製造方法の特徴に加えて、 成膜した半導体薄膜が、 膜中の 結合水素濃度が 1 0 %以下のシリコンであることを特徴としている。
本発明の請求項 1 4記載の半導体薄膜の製造方法は、 請求項 1 0， 1 1， 1 2もしくは 1 3記載の製造方法の特徴に加えて、 レーザ結晶化の際の基板 温度が 2 0 0 °C以上 5 0 0 °C以下であることを特徴としている。
本発明の請求項 1 5記載の半導体薄膜の製造方法は、 請求項 1 0 , 1 1， 1 2 , 1 3もしくは 1 4記載の製造方法の特徴に加えて、 使用するガラス基 板が無アルカリガラスでありかつその歪点が 7 0 0 °C以下であることを特徴 としている。
本発明の請求項 16記載の薄膜トランジスタを含む半導体装置は、 ガラス 基板上に作製されたこと、 および薄膜トランジスタの能動層に、 レーザ結晶 化法によって作製された膜厚が 4 Onm以上 100 nm未満でかつ表面の平 均粗さが 5nm以下でかつ平均結晶粒径が 500 nm以上である半導体薄膜を 用いたことを特徴としている。
本発明の請求項 17記載の薄膜トランジスタを含む半導体装置は、 ガラス 基板上に作製されたこと、 および薄膜トランジスタの能動層に、 レーザ結晶 化法によって作製された膜厚が 4 Onm以上 10 Onm未満でかつ表面の平 均粗さが 5 nm以下でかつ平均結晶粒径が 500 nm以上でかつ任意の結晶粒 の面積を Snとした時、 その結晶粒の表面における外周の長さ Lnが、 Rn = (Sn/;r)1/2で定義される Rnに対して、 少なくとも 50 %以上の結晶 粒において Ln≤47rRnが成り立つ半導体薄膜を用いたことを特徴として いる。
本発明の請求項 18記載の薄膜トランジスタを含む半導体装置は、 ガラス 基板上に作製されたこと、 およびレーザ結晶化法で作製された S莫厚が 4 On m以上 100 nm未満でかつ表面の平均粗さが 5 nm以下でかつ平均結晶粒 径が 500 nm以上でかつ任意の結晶粒の面積を Snとした時、 その結晶粒 の外周の長さ Lnが、 Rn= ( S η/ττ ^ /2で定義される R nに対して、 少 なくとも 50%以上の結晶粒にぉぃて1^11≤4 11]1が成り立ち、 さらにあ る断面の結晶構造を見た時、 少なくとも 70 %以上の結晶粒が半導体層と下 地との界面から半導体表面まで、 途中で切れることなく連続的に延びている 半導体薄膜を薄膜トランジスタの能動層に用いたことを特徴としている。 本発明の請求項 19記載の薄膜トランジスタを含む半導体装置は、 ガラス 基板上に作製され、 かつ請求項 4, 5， 6, 7, 8もしくは 9記載の半導体 薄膜を薄膜トランジスタの能動層に用いたことを特徴としている。
本発明の請求項 20記載のコプレナ一型もしくは正ス夕ガー型薄膜トラン ジス夕を含む半導体装置は、 ガラス基板上に作製され、 かつ能動層に請求項
1， 2， 3， 4, 5, 6, 7， 8もしくは 9記載の半導体薄膜を用い、 かつ 薄膜トランジスタのゲート絶縁膜の膜厚が 80n m以下もしくはゲート絶縁 膜と能動層の膜厚の比が 8/6以下であることを特徴としている。
本発明の請求項 21記載のコプレナ一型もしくは正ス夕ガー型薄膜トラン ジス夕を含む半導体装置は、 ガラス基板上に作製され、 かつ能動層に請求項
1， 2， 3， 4， 5， 6， 7, 8もしくは 9記載の半導体薄膜を用い、 かつ 簿膜トランジスタのゲート絶縁膜の膜厚が能動層の膜厚以下であることを特 徴としている。
本発明の請求項 22記載の薄膜トランジスタを含む半導体装置は、 請求項 16, 17， 18, 19， 20もしくは 21記載の特徴に加えて、 ガラス基 板が無アルカリガラスでありかつその歪点が 700°C以下であることを特徴 としている。
本発明の請求項 23記載の太陽電池を含む半導体装置は、 太陽電池の半導 体層の少なくとも一層に、 レーザ結晶化法で作製され、 かつ膜厚が 40 nm 以上でかつ表面の平均粗さが 5 nm以下でかつ平均結晶粒径が 500 nm以 上である半導体薄膜を用いたことを特徴としている。
本発明の請求項 24記載の太陽電池を含む半導体装置は、 太陽電池の半導 体層の少なくとも一層に、 レーザ結晶化法で作製され、 かつ膜厚が 40 nm 以上でかつ表面の平均粗さが 5 nm以下でかつ平均結晶粒径が 500 nm以 上でかつ任意の結晶粒の面積を S nとした時、 その結晶粒の外周の長さ L n が、 Rn= (Sn/7T)1 /2で定義される Rnに対して、 少なくとも 50%以 上の結晶粒において L n≤ 47TR nが成り立つ半導体薄膜を用いたことを特 徴としている。
本発明の請求項 25記載の太陽電池を含む半導体装置は、 太陽電池の半導 体層の少なくとも一層に、 レーザ結晶化法で作製され、 かつ膜厚が 40 nm 以上でかつ表面の平均粗さが 5 nm以下でかつ平均結晶粒径が 500 nm以 上でかつ任意の結晶粒の面積を S nとした時、 その結晶粒の表面における外 周の長さ Lnが、 Rn= ( S η/ττ /2で定義される R nに対して、 少なく とも 50%以上の結晶粒において Ln≤47rRnが成り立ち、 さらにある断 面の結晶構造を見た時、 少なくとも 70%以上の結晶粒が半導体層と下地と の界面から半導体表面まで、 途中で切れることなく連続的に延びている半導 体薄膜を用いたことを特徴としている。
本発明の請求項 26記載の太陽電池を含む半導体装置は、 太陽電池の半導 体層の少なくとも一層に、 請求項 1, 2, 3, 6， 7, 8もしくは 9記載の 半導体薄膜を用いたことを特徴としている。
本発明の請求項 27記載の薄膜トランジスタを含む半導体装置の製造方法 は、 薄膜トランジスタの能動層の製造に、 請求項 10， 11， 12， 13, 14もしくは 15記載の半導体薄膜の製造方法を適用したことを特徴として いる。
本発明の請求項 28記載の太陽電池を含む半導体装置の製造方法は、 太陽 電池の半導体層の少なくとも一層の製造に、 請求項 10, 11， 12， 13, 14もしくは 15記載の半導体薄膜の製造方法を適用したことを特徴として いる。
本発明の請求項 29記載の画素もしくは周辺回路の駆動素子に薄膜トラン ジス夕を使用しているアクティブマトリクス型液晶表示装置を含む半導体装 置は、 支持基板に歪点が 700°C以下の無アルカリガラスを用い、 かつァク ティブマトリクス型液晶表示装置の薄膜トランジスタに、 請求項 16, 17， 18， 19， 20， 21もしくは 22記載の薄膜トランジスタを画素もしく は周辺回路の駆動素子として使用することを特徴としている。
本発明の請求項 30記載の画素もしくは周辺回路の駆動素子に薄膜トラ ンジス夕を使用しているアクティブマトリクス型液晶表示装置を含む半導体 装置の製造方法は、 支持基板に歪点が 700°C以下の無アル力リガラスを用 い、 かつアクティブマトリクス型液晶表示装置の薄膜トランジスタの製造に、 請求項 2 7記載の薄膜トランジスタの製造方法を適用することを特徴として いる。
本発明の請求項 3 1記載の画素の駆動素子に薄膜トランジスタを使用し、 かつ画素における信号蓄積容量の片方の電極を、 薄膜トランジス夕の能動層 と同層の半導体薄膜で形成するアクティブマトリクス型液晶表示装置を含む 半導体装置は、 支持基板に歪点が 7 0 0 °C以下の無アルカリガラスを用い、 かつアクティブマトリクス型液晶表示装置の画素の信号蓄積容量の片方の電 極を形成する半導体薄膜が、 膜厚が 4 0 nm以上 1 0 0 nm未満でかつ表面 の平均粗さが 5 n m以下でかつ平均結晶粒径が 5 0 O n m以上であることを 特徴としている。
本発明の請求項 3 2記載の画素の駆動素子に薄膜トランジス夕を使用し、 かつ画素における信号蓄積容量の片方の電極を、 薄膜トランジスタの能動層 と同層の半導体薄膜で形成するアクティブマトリクス型液晶表示装置を含む 半導体装置は、 支持基板に歪点が 7 0 0 °C以下の無アルカリガラスを用い、 かつアクティブマトリクス型液晶表示装置の画素の信号蓄積容量の片方の電 極を形成する半導体薄膜が、 膜厚 4 0 nm以上 1 0 0 nm未満でかつ表面の 平均粗さが 5 nm以下でかつ平均結晶粒径が 5 0 0 n m以上でかつ任意の結 晶粒の面積を S nとした時、 その結晶粒の外周の長さ L nが、 R n = ( S n /ττ )1 / 2で定義される R nに対して、 少なくとも 5 0 %以上の結晶粒におい て L n≤ 4 TT R nが成り立つ半導体薄膜であることを特徴としている。 本発明の請求項 3 3記載の画素の駆動素子に薄膜トランジスタを使用し、 かつ画素における信号蓄積容量の片方の電極を、 薄膜トランジスタの能動層 と同層の半導体薄膜で形成するアクティブマトリクス型液晶表示装置を含む 半導体装置は、 支持基板に歪点が 7 0 0 °C以下の無アルカリガラスを用い、 かつアクティブマトリクス型液晶表示装置の画素の信号蓄積容量の片方の電 極を形成する半導体薄膜が、 膜厚 4 0 nm以上 1 0 0 n m未満でかつ表面の 平均粗さが 5 nm以下でかつ平均結晶粒径が 5 0 0 nm以上でかつ任意の結 晶粒の面積を Snとした時、 その結晶粒の外周の長さ Lnが、 Rn= (Sn /ττ)1/2で定義される Rnに対して、 少なくとも 50%以上の結晶粒におい て Ln≤47tRnが成り立ち、 さらにある断面の結晶構造を見た時、 少なく とも 70%以上の結晶粒が半導体層と下地との界面から半導体表面まで、 途 中で切れることなく連続的に延びている半導体薄膜であることを特徴として いる。
本発明の請求項 34記載の画素の駆動素子に薄膜トランジスタを使用し、 かつ画素における信号蓄積容量の片方の電極を、 薄膜トランジスタの能動層 と同層の半導体薄膜で形成するアクティブマトリクス型液晶表示装置を含む 半導体装置は、 支持基板に歪点が 700°C以下の無アル力リガラスを用い、 かつ画素の信号蓄積容量の片方の電極を形成する半導体薄膜が、 請求項 4 , 5， 6， 7, 8もしくは 9項記載の半導体薄膜であることを特徴としている。 本発明の請求項 35記載の画素の駆動素子に薄膜トランジスタを使用し、 かつ画素における信号蓄積容量の片方の電極を、 薄膜トランジスタの能動層 と同層の半導体薄膜で形成するアクティブマトリクス型液晶表示装置を含む 半導体装置の製造方法は、 支持基板に歪点が 700°C以下の無アル力リガラ スを用い、 かつ画素の信号蓄積容量の片方の電極を形成する半導体薄膜を、 請求項 10， 11， 12, 13， 14もしくは 15記載の半導体薄膜の製造 方法で作製したことを特徴としている。
本発明の請求項 36記載の半導体薄膜もしくは半導体装置の製造方法は、 請求項 10, 11， 12， 13, 14, 15， 27， 28, 30もしくは 3 5記載の製造方法の特徴に加えて、 半導体薄膜もしくは半導体装置の製造に、 少なくとも半導体薄膜の成膜装置とレーザ結晶化装置が排気装置を備えた搬 送装置で連結されている装置を使用することを特徴としている。
本発明の請求項 37記載の半導体薄膜もしくは半導体装置の製造方法は、 請求項 10， 11， 12， 13, 14, 15, 27， 28, 30もしくは 3 5記載の製造方法の特徴に加えて、 半導体薄膜もしくは半導体装置の製造に、 少なくとも半導体薄膜の成膜装置と絶縁膜の成膜装置とレーザ結晶化装置が 排気装置を備えた搬送装置で連結されている装置を使用することを特徴とし ている。
本発明の請求項 38記載の半導体薄膜もしくは半導体装置の製造方法は、 請求項 36もしくは 37記載の製造方法の特徴に加えて、 搬送装置の雰囲気 を 10-5torr以上の真空にするかもしくは窒素， ヘリウム， ネオンゃァルゴ ンガス等の不活性ガス雰囲気にすることを特徴としている。
本発明の請求項 39記載の半導体薄膜もしくは半導体装置の製造方法は、 請求項 10， 1 1, 12, 13, 14, 15， 27, 28, 30もしくは 3 5記載の製造方法の特徴に加えて、 半導体薄膜もしくは半導体装置の製造に、 少なくとも半導体薄膜の成膜部とレーザ結晶化部と搬送部が同じ部屋にある インライン方式の装置を使用することを特徴としている。 図面の簡単な説明
図 1は、 本発明により作製した多結晶シリコン薄膜の断面構造および平面 構造を説明した図である。
図 2は、 表面形状を二次元の断面構造で分析する場合の表面平均粗さの算 出法を説明した図である。
図 3は、 本発明を多結晶シリコン薄膜の製造に適用した製造プロセスの中 で使用した成膜装置とレーザ結晶化装置の概略図である。
図 4は、 本発明による多結晶シリコンの製造プロセスを説明した図である。 図 5は、 一部の結晶粒界の位置決めがされている半導体薄膜の製造プロセ スを示した図である。
図 6は、 本発明を半導体装置の製造に適用する際に用いる、 インライン方 式の半導体薄膜製造装置の概略図である。
図 7は、 本発明を多結晶シリコン薄膜薄膜トランジス夕の製造に適用した 製造プロセスについて説明した図である。 図 8は、 本発明による多結晶シリコン薄膜トランジスタと従来の製法によ る薄膜トランジスタのゲート電圧一ドレイン電流特性を比較した図である。 図 9は、 本発明の一実施例であるアクティブマトリクス型の液晶表示装置 の構成を示した図である。
図 1 0は、 本発明の一実施例であるアクティブマトリクス型液晶表示装置 の一画素の平面構造を示した図である。
図 1 1は、 本発明の一実施例であるアクティブマトリクス型液晶表示装置 の一画素の断面構造を示した図である。
図 1 2は、 本発明による多結晶シリコンを、 画素における信号蓄積容量の 片方の電極に使用したアクティブマトリクス型液晶表示装置の画素の平面構 造と断面構造を示し
た図である。
図 1 3は、 本発明を適用した周辺回路内蔵液晶表示装置の構成を示した図 である。
図 1 4は、 本発明のレーザ照射法の一例を示した図である。
図 1 5は、 本発明を適用した周辺回路内蔵液晶表示装置の薄膜トランジス 夕の構成の一例を示した図である。
図 1 6は、 本発明を適用した太陽電池の断面図を示した図である。
図 1 7は、 本発明を太陽電池の製造に適用する際に、 用いる半導体薄膜製 造装置の一例の概略図である。
上記の図 1乃至 1 7に用いた符号の説明は次の通りである。
1 ： ガラス基板、 2 ：下地絶縁膜、 3 ：非晶質シリコン、 4 : X e C lェ キシマレ一ザ、 5 :多結晶シリコン、 6 ：大きな粒径の多結晶シリコン、 7 ：ゲート絶縁膜、 8 ：ゲート電極、 9 ： ソース領域、 1 0 ： ドレイン領域、 1 1 :層間絶縁膜、 1 2 ： ソース電極、 1 3 ： ドレイン電極、 1 4 ： S i N からなる層間絶縁膜、 1 5 ：画素電極、 1 6 ： T N型液晶、 1 7 ：対向ガラ ス基板、 1 8 ：ブラックマトリクス、 1 9 :対向電極、 2 0 ：偏向板、 2 1 配向膜 c 発明を実施するための最良の形態
以下、 本発明の実施例につき図面を参照しながら説明する。
まず、 本発明を多結晶シリコン薄膜の作製に適用した第一実施例について 図面を参照しながら説明する。
図 1 A， Bに本発明によりガラス基板 1と下地絶縁膜 2の上に作製した多 結晶シリコンの結晶構造を表した平面図と断面図を示す。 図 1 C, Dには従 来のレーザ結晶化法で作製した平均結晶粒径が 21 Onmの多結晶シリコン の結晶構造を表した平面図と断面図を示す。
多結晶シリコンの膜厚はともに 60 nmである。 まず図 1 Aの本発明によ る多結晶シリコンの平面構造では、 平均結晶粒径が 53 Onmと大きくなつ ており、 図 1Bに示した断面図では、 結晶粒界で突起がほとんど生成してな いことが分かる。 一方、 従来の製法による多結晶シリコンには、 図 1Dに示 したように、 膜厚と同じレベルの高さの突起が結晶粒界で生成している。 な お本発明では、 結晶粒の大きさは多結晶シリコンの表面を SE C COエッチ ング液等で処理して、 結晶粒界を選択的にェッチング処理した際に表面に現 れる、 周囲をエツチングされた粒界に囲われた模様の大きさと定義してある c この模様は走査型電子顕微鏡 (SEM) ， 原子間力顕微鏡 (AFM) , 走 査型トンネル電子顕微鏡 (STM)等の分析手段で観察できる。 また、 各結 晶粒の粒径は、 各々の結晶粒の面積に等しい円の直径で定義してあり、 m個 の結晶粒が存在する任意の領域 （面積は S) の平均結晶粒径 1 aは次式で定 義される。 なお、 本発明では、 平均結晶粒径を求める範囲の面積 Sは SEM の場合、 結晶粒の大きさが確認できる倍率で撮影された、 一視野の中の粒界 が視野から外れて切れることなくその全体が撮影された各結晶粒の面積の合 計である。
また、 複数の視野がある場合は、 各視野の全体が視野に入った結晶粒の面 積の合計を全視野あわせた合計が面積 Sとなる。 AFMや ST M等の場合は、 その任意の測定範囲内に粒界が全て入った各々の結晶粒の面積の合計である。
1 a = 2 X ( (S/m) /ττ)1/2
本発明では、 多結晶シリコンをレーザ結晶化で作製したため、 各結晶粒の 形は不定形であるが、 溶融シリコンから結晶化する際に、 発生した結晶核か ら基板に対して平行な方向には等方的に結晶成長しており、 固層成長法で作 製した多結晶シリコンがなるような複雑な樹状の結晶にはならない。 表面を SECCOエツチング液で処理して結晶粒の形を観察すると、 任意の結晶粒 の面積を Snとした時、 その結晶粒の表面における外周の長さ Lnが、 Rn 二 （Sn/7t)1/2で定義される Rnに対して、 本発明による多結晶シリコン は、 少なくとも 50%以上の結晶粒にぉぃて ！1≤4 1 11が成り立っこと を見出した。 この式が成り立つことから、 本発明による多結晶シリコンの結 晶粒界の体積は、 固層成長法によって作製した、 通常、 この式の成り立たな い結晶粒からなる多結晶シリコン膜のものと比較して小さく、 本発明による 多結晶シリコンは、 シリコン膜全体に占める欠陥密度が小さい高品質な結晶 性半導体なつていることが分かる。
また、 本発明による多結晶シリコンの断面を透過型電子顕微鏡 (TEM) で観察すると、 全ての結晶粒のうち 70%以上が、 半導体膜と下地絶縁膜と の界面から半導体表面まで途中で切れることなく連続的に延びていることを 見出した。 膜中に結晶粒が膜厚方向に複数重なっている領域がほとんどない ので、 基板に対して横方向にのびた結晶粒界に起因する欠陥の少ない高品質 な多結晶シリコンになっている。 表面の平均粗さを原子間力顕微鏡 (AFM ) で調べると、 2 nmである事が分かった。 なお、 本発明では表面の平均粗 さは算術平均粗さ （Ra) を意味しており、 半導体の表面形状を三次元で分 析する場合は、 表面形状曲面と表面形状の平均高さの面で囲まれた部分の体 積を測定面積で割ったものである。 本発明では測定面積を、 三次元で表面形 状を分析できる AFMや走査型トンネル電子顕微鏡 (STM)等の分析手段 で分析する場合、 分析が可能である分析限界面積より大きな面積をもった半 導体表面の任意の範囲とする。
一方、 表面形状を半導体の二次元の断面構造で分析する場合、 表面平均粗 さは、 図 2が示す通り、 表面形状曲線と表面形状の平均高さの線で囲まれた 部分の面積を測定長で割ったものである。 断面構造は TEMや高分解能の走 査型電子顕微鏡 (SEM) の写真によって観察できる。
また AFMや STMの測定針を 1回走査することでも可能である。 本発明 で、 平均粗さを算出する測定長の範囲は、 丁£]\[ゃ3£^1等の電子顕微鏡を 分析手段とする場合、 粗さの算出が可能な倍率である電子顕微鏡の一視野も しくは複数の視野である。 また、 AFMや S TMを用いる場合は、 その測定 限界長さよりも長い半導体表面の任意の範囲である。
本発明では、 平均粗さの算出法は三次元の形状からの算出と断面形状から の算出のどちらを用いてもよい。 三次元の形状を見た場合、 平均高さの面を XY面、 縦方向を Z軸、 測定された表面形状曲面を z = f (X, y) とする と、 R aは次式のようになる。
Ra = (l/(Lx - Ly))x SLxo SLyo f(x, y)dxdy ここで Lx： X方向測定長， Ly： Y方向測定長
一方、 断面構造を見た場合、 平均高さの線を X軸、 縦方向を Y軸、 測定さ れた表面形状曲線を y = f (X) とすると、 Raは次式のようになる。
a = ( 1/Lx)x SLxo f (x)dx
ここで Lx： X方向測定長
また、 本発明による多結晶シリコン膜を X線回折法で観察すると、 結晶面 が主に （1.1.1) 面に配向していることが判明した。 この本発明による多 結晶シリコンは結晶粒径が 53 Onmと大きくかつ表面の粗さが 2 nmと平 坦なので、 薄膜トランジスタの能動層や太陽電池の半導体層に大変有用であ り、 用いることで薄膜トランジスタや太陽電池の特性を大きく向上させるこ とができる。 次に、 本発明による多結晶シリコン膜の作製法を説明する。 本発明で用い る半導体薄膜製造装置は図 3 Aに示した通り、 基板搬送ロボットと排気装置 からなる搬送室 Tを囲む形で基板導入室 L, 絶縁膜成膜室 R 1, 真性半導体 成膜室 R 2およびレーザ処理室 L Aが Tに連結されている。 各成膜室とレー ザ処理室の間を相互に、 10— orrより高い真空度を維持している搬送室 T を経由して、 大気にさらすことなく基板を搬送することが可能になっている。 なお、 図 3 Βが示すように基板導入室 L， 絶縁膜成膜室 R l， 真性半導体成 膜室 R 2およびレ一ザ処理室 L Aが直線状に並び、 それら 4つの部屋に並ぶ 形で基板搬送ロボットと排気装置からなる搬送室 Tが設置されている装置構 成でも本発明は実施できる。
まず初めに、 図 4 Aが示すようにガラス基板 1上にテトラェチルオルソシ リケイ ト （TEOS) と酸素を原料としたプラズマアシスト化学気相成長法（ PECVD)で膜厚 300 nmの酸化シリコンからなる下地絶縁膜 2を基板温度 3 50°Cの範囲で形成する。
次に、 図 4Bが示すように: R2でモノシランと水素ガスを原料とし、 基板 温度 400°Cの範囲で、 膜中の結合水素濃度が 7%で膜厚が 35nmの非晶 質シリコン 3を成膜する。 次に真空を維持したまま、 搬送室 Tを経由してガ ラス基板 1を R2から LAに搬送する。 LA室では、 ヒー夕一により 350 °Cに基板温度は維持されている。
そして、 図 4 Cが示すように、 ビーム形状が線状の Xe C 1エキシマレ一 ザ 4を、 前後のレーザビームが 90%重なりになるように照射ピッチを選択 し （任意の場所を 1◦回レーザ照射することに相当する照射ピッチ） 、 エネ ルギー密度をそれぞれ 200, 300および 38 OmJ/cm2 と段階的に上 げてレ一ザを順次照射し、 多結晶シリコン 5を形成する。 レーザを多段階で 照射するため、 弱いエネルギーのレーザ照射の際に非晶質シリコン膜 3の脱 水素ができるので、 膜中の結合水素濃度が 3%以上のものでも、 膜を荒らす ことなく結晶化できる。 なお、 結合水素濃度が 10%以下であれば照射段階 数が 3回以下ですみ、 製造時間を短縮できスループットは向上する。 レーザ 照射完了後、 真空を維持したまま搬送室 Tを経由して、 ガラス基板 1を LA から R2へ搬送する。
そして、 図 4Dが示すように R2でモノシランと水素ガスを原料とし、 基 板温度 400°Cで、 膜中の結合水素濃度が 7%で膜厚が 25 nmの非晶質シ リコン 3を成膜する。 次に真空を維持したまま搬送室 Tを経由して、 ガラス 基板 1を R2から LAに搬送する。 そして、 図 4Eが示すように LAで基板 温度を 350°Cに維持したまま、 Xe C 1エキシマレ一ザ 4を、 前後のレー ザビームが 90%重なりになるように照射ピッチを選択し、 エネルギー密度 をそれぞれ 200, 300および 52 OmJ/cm2 と段階的に上げてレーザ を順次照射し、 大きな粒径の多結晶シリコン 6を形成する。 以上で多結晶シ リコンの作製は完了する。
以上のように、 本発明では基板温度を 500°C以上に上げないので、 安価 なガラス基板上に、 膜厚 60nm, 平均結晶粒径 530 nm, 平均表面粗さ 2 nmの高品質な多結晶シリコンを作製できる。 そのため、 高品質な多結晶 シリコンの製造コストを下げることができる。
ここで本発明のレーザ結晶化メカニズムを説明する。 我々は莫厚が 4 On m以下の非晶質シリコンを低エネルギーから高エネルギーへのレーザ光で三 段階照射すれば、 表面の平均粗さが 5 nm以下で突起が小さくかつ平均結晶 粒径が 30 Onm以上の多結晶シリコンが形成できることを見出している。 それは、 三段目のレーザ照射時の結晶成長が、 突起を発生させる溶融シリコ ンの横方向成長によるものではなく、 二段階までのレーザ照射により、 溶融 固化して等方的に成長して生成した粒径 100〜200 nmの結晶粒の融着 による二次粒成長が主体となる結晶成長であるからであった。
初めに結晶化する一層目の非晶質シリコン 3は 35nmと薄膜であり、 本 発明による三段階照射によるレ一ザ結晶化法により表面の平均粗さが 5 n m で平均結晶粒径が 40 Onmの一層目の多結晶シリコン 5が形成される。 二 層目のレーザ結晶化の際、 一層目の膜はすでに結晶化して多結晶シリコンに なって融点が非晶質シリコンより上昇しており、 二層目のレ一ザ結晶化で溶 融する一層目の多結晶シリコン 5の領域は、 上部の二層目シリコンとの境界 領域近辺のみになる。 二層目の非晶質シリコンの膜厚は 2 5 n mであり、 従 つて二層目レ一ザ結晶化時に溶融するシリコンは二層目全体と一層目の上層 のみの極めて薄い領域であるので、 一層目が溶融した時よりも溶融シリコン の厚さは、 さらに薄くなる。 半導体薄膜は薄いほど、 レーザ複数回照射によ る隣接する結晶粒の融着に起因する二次粒成長で、 粒径が大きくなりやすく なると考えられ、 その理論的な説明が Applied Physics Letters Vol . 44 No. 6 1984 p602に報告されている。
また、 溶融しない下層の多結晶シリコン 5は溶融したシリコンに接するこ とによる熱伝導およびレ一ザ光の吸収により 1 0 0 0 °C以上に昇温する。 こ れが熱溜りとして働くため、 上部の溶融したシリコンが結晶化する時、 その 冷却速度が遅くなり結晶化速度が低下して平均結晶粒径が 5 3 0 nmの大き な粒径の多結晶シリコン 6が形成される。 この粒径は一層目と二層目の非晶 質シリコン膜厚の合計に等しい 6 0 n mの単層の非晶質シリコンを従来通り レーザ結晶化した場合の平均結晶粒径 2 1 O nmよりも大きくなつている。 この熱溜りの効果を上げるためには、 一層目のシリコンの膜厚を二層目の シリコン膜厚以上に設定するのがよい。 さらに、 隣り合う結晶粒の融着によ る二次粒成長は、 半導体層が溶融してなくても、 6 0 0 °C以上の高温状態に あれば生じるので、 二層目の非晶質シリコンのレーザ結晶化時に、 昇温した 一層目の多結晶シリコンの二次粒成長による結晶粒の拡大と、 一層目の拡大 しつつある結晶粒と固化結晶成長しつつある二層目の結晶粒の融着が同時に 起しる。
その結果、 生成した大きな粒径の多結晶シリコン 6では、 少なくとも 7 0 %以上の結晶粒が、 下地絶縁膜 2との界面から多結晶シリコン表面まで途中 で切れることなく連続的に延びている。 従って、 結晶粒が膜厚方向に重なる 領域の割合も小さくなるので、 多結晶シリコン中の結晶粒界に起因する欠陥 が少なく、 半導体としての特性が向上している。
また、 一層目および二層目の結晶粒径拡大のメ力二ズムが前述のように、 表面に突起を発生する横方向成長によるものではなく結晶粒の融着による二 次粒 β¾長なので、 レーザ結晶化時に生じる突起の高さが、 一層目と二層目の 膜厚を足したに等しい膜厚の単層の非晶質シリコンを、 従来通り結晶化した 場合よりも低くなり、 多結晶シリコン表面の凹凸発生が抑制される。
また、 たとえ一層目の多結晶シリコンに突起が生じても、 突起の結晶品質 は悪く、 非晶質に近いので融点が低く、 二層目の非晶質シリコンをレーザ結 晶化する際に、 一層目多結晶シリコンの中でも優先的に溶融することにより、 多結晶シリコン膜全体としては、 表面の突起は抑制され平滑化する。 そのた め、 本発明により作製した多結晶シリコンの表面の平均粗さは 2 nmとなり、 この平滑性によって、 以下の実施例で説明するように薄膜トランジスタ等各 種半導体装置への適用性が増す。 なお、 上記実施例では多結晶シリコン 6の 膜厚は 6 0 n mとしたが、 膜厚が 4 0 n m未満であると、 レ一ザ照射時に熱 によって下地のガラス基板 1や下地絶縁膜 2に微量含まれている金属イオン や酸素， 窒素， 炭素不純物が拡散してきて、 多結晶シリコンの下部のみなら ず上部の膜質を低下させるので、 その点からも好ましい膜厚となっている。 そして、 多結晶シリコン 6の膜厚は 4 0 n m以上にするのが、 膜厚の制御 等に有利で、 薄膜トランジスタ等の半導体装置への応用を考えると望ましい。 また、 膜厚の上限は、 薄膜トランジスタや液晶表示装置等の半導体装置製造 時において島状に加工された多結晶シリコン 6上に堆積する、 金属もしくは 絶縁膜のシリコンの段差における被覆性を考えると、 1 0 O nm未満にする のが好ましい。 なお、 太陽電池等の厚い半導体膜を必要とする半導体装置へ の応用では、 この上限は適用されない。 本発明では、 非晶質シリコンの成膜 とレーザ結晶化のセットを 2回以上繰り返すことで、 容易に膜厚 4 O nm以 上 1 0 O nm未満で表面が平坦かつ結晶粒径の大きな多結晶シリコンを作製 できる。 また、 一層目の非晶質シリコンと二層目の非晶質シリコンの膜厚を それぞれ 3 5 n mと 2 5 nmとしたが、 β莫厚はこの値に固定はされないで、 一層目の膜厚が二層目以上でかつ合計した膜厚が 4 O n m以上であれば、 各 々の半導体の膜質や適用する半導体装置の種類によって可変である。 また、 本発明では、 真空を維持したまま成膜室からレーザ処理室まで搬送している ので、 二層目の非晶質シリコンの成膜時に、 一層目の多結晶シリコン 5の表 面に酸化シリコンの濃度のピークは存在せず、 二層目の非晶質シリコンのレ 一ザ結晶化時に、 溶融したシリコン中を酸素原子が拡散し、 多結晶シリコン の半導体としての特性を低下させることはなくなる。 当然、 多結晶シリコン 中にも酸素濃度のピークもなくなる。 加えて二層目の非晶質シリコン表面に も酸化シリコン層はないので、 レーザ結晶化の際の溶融時に、 表面から内部 に酸素原子が拡散していくこともなくなり、 多結晶シリコンの特性は向上す る。 以上のように、 本発明により、 膜厚が 4 O nm以上で、 表面の平均粗さ が 2 nmと平坦で、 さらに平均結晶粒径が 5 0 0 nm以上と結晶品質が高く、 かつ膜中の酸素濃度が少なく半導体としての特性の良い多結晶シリコンを、 安価なガラス基板上に低コストで得ることができた。
なお、 上記実施例ではシリコンの下地の酸化シリコン膜は平坦な膜であつ たが、 ホトリソグラフィ一法とゥエツトもしくはドライエッチング法によつ て、 その形状を加工してもよい。 図 5 Aと 5 Bに示したように、 酸化シリコ ン膜からなる下地 2に 1 O nmの段差を設け、 上記実施例と同じ工程で P E C V Dによる非晶質シリコンの成膜とレ一ザ結晶化のセットを 2回繰り返す。 すると、 図 5 Cが示したように段差部分に結晶粒界が発生することを我々は 見出した。 また、 段差の低い位置にある下地絶縁膜上の段差に接する結晶粒 が主に （ 1 . 1 . 0 ) もしくは （ 1 . 0 . 0 ) に配向していることも見出した。 これらの現象が生じる原因については現在不明であるが、 下地絶縁膜の形状 を加工することで、 多結晶シリコンの電気特性を劣化させる結晶粒界を発生 する位置を制御できた。 それによつて、 少なくとも一部の結晶粒界の位置決 めがされている平均結晶粒径が 5 0 0 n m以上でかつ表面の平均粗さが 2 n mの高品質な多結晶シリコン膜を得ることができた。
また、 本発明ではレーザ結晶化をする際に基板を加熱するので、 レーザ結 晶化工程と半導体薄膜成膜工程間の相互の搬送後基板加熱時間が短縮できる ので、 結晶性半導体薄膜製造のスループットが向上する。 さらに、 レーザ結 晶化時に基板加熱をすることで、 レ一ザ照射によって溶融した半導体の冷却 速度を遅くできるので、 結晶性半導体薄膜の結晶粒径を大きくでき、 結晶品 質を向上できる。 本実施例では、 下地絶縁膜の成膜温度， 非晶質シリコンの 成膜温度， レーザ結晶化時の基板温度をそれぞれ 3 5 0 °C, 4 0 0 °C , 3 5 0 °Cとしたが、 各温度はこれらに固定はされないで、 絶縁膜もしくは半導体 の膜質や、 目的とする半導体装置の性能によって可変である。 しかしながら、 基板にガラス基板、 半導体にシリコンを用いるのであれば、 各温度を 2 0 0 °C以上 5 0 0 °C以下とするのが好ましい。 また、 本実施例では多結晶シリコ ンの作製に図 3で示した、 各成膜装置とレーザ結晶化装置と基板導入室が、 搬送ロボットと排気装置からなる搬送室 Tで連結された装置を用いたが、 図 6に示した各成膜部， レーザ結晶化部と搬送部が同一の部屋に配置されたィ ンライン方式の半導体薄膜製造装置でも、 本発明の実施は可能である。 製造 費の安いィンライン方式の半導体製造装置を用いることで、 設備投資を抑制 でき、 ひいては半導体装置を低コストで製造できる。 さらに、 本実施例では 搬送系を 1 0 _ 5 torr以上の高真空に保って基板を搬送したが、 本発明では、 非晶質シリコンの成膜後もしくはレーザ結晶化後に自然酸化膜がシリコン表 面に形成されなければよいので、 窒素， ヘリウム， ネオンやアルゴンガス等 の不活性ガス雰囲気中の搬送も、 真空中の搬送と同じ結果が得られるので、 選択できる。
上記実施例では、 シリコン膜の結晶化に X e C 1エキシマレ一ザを用いた が、 半導体薄膜を結晶化できる手法で、 K r Fエキシマレ一ザ， A r Fェキ シマレ一ザ等の各種エキシマレ一ザ， A rイオンレーザ等の連続発振レーザ もしくは電子ビーム等のエネルギービームであれば、 本発明は原理的にその 種類を選ぶものではない。
また、 上記実施例では本発明を非晶質シリコンに適用したが、 本発明はレ —ザにより加熱結晶化できるものであれば、 微結晶シリコン， 多結晶シリコ ン， 不純物をドーピングされたシリコン， シリコンゲルマ一 （SiGe) ， ゲルマニウム （Ge)等、 適用する半導体の種類を選ばない。 また、 上記実 施例では、 成膜装置をプラズマアシスト化学気相成長法としたが、 図 3で示 した搬送室 Tに接続できて、 大気にさらさずもしくは真空を維持したままレ 一ザ処理室 L Aとの間を搬送可能であれば、 低圧化学気相成長法 （LPCV D) ， スパタツリング法， イオンビーム法， 原子ビーム法， 分子ビーム法， スピンコート法もしくは蒸着法等、 成膜手段を選ばない。 さらに、 上記実施 例では、 使用した基板はガラスであつたが、 下地絶縁膜 2と非晶質シリコン 3の成膜温度を 300 °C以下に下げれば、 ポリイミ ド， ポリアミ ドゃポリェ ステル等の有機樹脂からなる基板も使用可能である。
次に、 本発明をコプレナ一型の薄膜トランジスタの製造に適用した第二実 施例について説明する。
図 7 Aが示すように、 第一実施例と同様の手法で下地絶縁膜 2がついたガ ラス基板 1上に薄膜トランジスタの能動層となる大粒径の多結晶シリコン 6 を形成する。 次に、 図 7 Bが示すようにホトリソグラフィ一法とドライエツ チング法により多結晶シリコン 6を島状に加工した後、 TEOSと酸素を原 料としたプラズマアシスト化学気相成長法で 10 Onmのゲート絶縁膜 7を 形成する。 ついでスパッタリング法で膜厚 250 nmのニオブ （Nb) を成 膜した後、 ホトリソグラフィ一法とドライエツチング法によりニオブを加工 してゲート電極 8を形成する。 次に、 図 7 Cが示すようにイオン注入法によ り不純物リン （P) をゲート電極 8と重ならない能動層の領域に注入した後、 電気炉により 500°Cで 2時間加熱して不純物を活性化して、 ソース領域 9 およびドレイン領域 10を形成する。 ついで図 7Dが示すように TEOSと 酸素を原料としたプラズマアシスト化学気相成長法で膜厚 5 0 O n mの層間 絶縁膜 1 1を成膜した後、 ホトリソグラフィ一法とドライエッチング法によ りコンタクトホールを形成する。 最後にスパヅタリング法で膜厚 5 0 0 n m のクロムモリブデン合金 （C r M o ) を成膜した後、 ホトリソグラフィ一法 とウエットエッチング法により加工してゲート電極， ソース電極 1 2および ドレイン電極 1 3を形成して薄膜トランジスタは完成する。 以上のように結 晶粒径が 5 3 0 nmと大きくかつ表面の平均粗さが 2 n mの多結晶シリコン を能動層に用いることで、 移動度が 3 0 0 cm2 /V · s と従来の製法による 薄膜トランジスタの移動度 1 4 0 cm2 /V · s と比較して大きく向上した高 性能な薄膜トランジスタの製造ができた。 図 8に、 従来通りプラズマアシス ト化学気相成長法で成膜した膜厚 6 0 n mの非晶質シリコンを窒素雰囲気中 において 4 5 0 °Cで加熱して脱水素処理した後、 レーザ結晶化した多結晶シ リコンを能動層に用いた薄膜トランジスタと、 本発明による多結晶シリコン 薄膜トランジスタのゲート電圧一ドレイン電流特性を比較する。 明らかに、 本発明による結晶粒径の増加と能動層膜の粗さ （突起） 減少の効果により、 オン電流が増加した。 さらに、 本発明による能動層多結晶シリコン 6の表面 の平坦化によって、 突起における電界集中が抑制され、 ゲート絶縁膜 7の絶 縁破壊電界は 4 M V/cmから 7 M V/cmへと大きく増加して耐圧特性が向上 し、 また、 ホットキャリアに対する信頼性も向上する。 さらに、 多結晶シリ コン表面の突起がなくなることから、 ゲート絶縁膜が従来の製法のものより も薄膜化可能となり、 8 O nm以下にできるので、 薄膜トランジスタの低電 圧駆動が可能となり、 この薄膜トランジスタを用いる半導体装置の消費電力 を低減できる。 本発明による多結晶シリコンを、 薄膜トランジスタの能動層 に用いれば、 ゲ一ト絶縁膜と能動層の膜厚の比が 8 / 6以下になるように、 膜厚を設定できる。 さらに、 ゲート絶縁膜の膜質を最適化すれば、 能動層よ りもゲ一ト絶縁膜を薄膜ィ匕でき、 さらなる低消費電力駆動が可能となる。 なお、 上記実施例では本発明のコプレナ一型の薄膜トランジスタへの適用 を説明したが、 本発明は逆ス夕ガー型もしくは正ス夕ガー型等適用される薄 膜トランジスタの型を選ばない。
次に、 本発明による薄膜トランジスタをアクティブマトリクス型液晶表示 装置に適用した第三実施例について説明する。
図 9は本発明の一実施例であるアクティブマトリクス型の液晶表示装置の 構成を示す。 同図では、 マトリクス状に配置された複数の液晶セル （LC) に対して、 それぞれ薄膜トランジスタ （TFT) を設け、 この TFTのスィ ッチング動作によつて各液晶セルを駆動するようにしたものである。 ここで、 ガラス基板 1上で横方向に並んだ T F Tの各ゲートから共通に引き出した電 極であるゲートライン G1〜GMに対して順次ゲート電圧を印加し、 各ゲー トライン毎にゲートをオンしていく。 一方、 縦方向に並んだ T FTの各ドレ ィンから共通に引き出した電極であるドレインライン D 1〜DNに対して、 上記オンされたゲートライン毎のデータ電圧を順次印加し、 各液晶セルに与 えていく。
一つの液晶セルと T FTからなる一画素の平面構造を図 10に示す。 さら に図 10中の破線 X— X' における断面構造を図 11に示す。 ドレイン配線 Dとゲ一ト配線 Gの交点の近くに形成された T F Tとそれにソース電極 12 を介して接続された液晶セル L Cの配置からなる。 T F Tの断面構造は第二 実施例とほぼ同じである。 本構造は同実施例記載の製造方法により得られる が、 前記のプロセスとの変更点のみ記すと以下のようになる。 ソース ' ドレ イン領域を形成する際のイオン注入を 2回に分けて行い、 能動層と接するソ —ス . ドレイン領域に不純物濃度の少ない Locally Doped Drain(LDD)領 域を設けて、 オフ電流低減を図っている。 また、 ゲート配線 Gをゲート電極 8と同時に成膜， エッチング加工して形成した。 さらにソース， ドレイン電 極 12， 13を形成した後、 S iNからなる層間絶縁膜 14を成膜した。 こ れを加工してソース電極 12へのコンタクトホールを開けた後、 インヂゥム チンオキサイ ド （IT0) すなわち酸化インヂゥム錫を成膜し、 パ夕一ニン グして画素電極 1 5を形成した。 次に、 この他液晶等 T F T以外の部分につ いて以下に記す。 T N型液晶 1 6は T F Tを形成したガラス基板 1と対向す るガラス基板 （対向基板） 1 7間に封入される。 対向基板上には不要な光線 を遮断するためのブラックマトリクス 1 8と I T 0製の対向電極 1 9が形成 されている。 液晶は、 対向基板 1 7の対向電極 1 9と T F T基板の画素電極 1 5との間の電圧により駆動され、 画素ごとに表示する明度を変えて、 画素 のマトリクス上で画像を表示する。 ガラス基板 1， 1 7のいずれにも光を偏 向させるための偏向板 2 0が貼付されている。 この 2枚の偏向板の偏向軸を 直交、 または平行配置させると、 それぞれノーマリ一ブラック， ノーマリー ホワイ トの表示モードとなる。 また、 液晶を配向させるための配向膜 2 1が、 液晶と接する面、 すなわちガラス基板 1側では層間絶縁膜 1 4と画素電極 1 5の表面に、 対向基板 1 7側では対向電極 1 9の表面に塗布されている。 配 向膜は塗布後に表面をラビング法により処理され、 液晶分子を配向させるた めの異方性を与えられている。 そして、 基板 1側に光源であるバックライ ト を起き、 輝度をもたせる。 このように本発明により製造した TFTをアクティブ マトリクス型液晶表示装置の表示部画素の駆動素子として用いれば、 能動層 多結晶シリコンの粒径が大きく、 移動度が大きいため T F Tを小型化できる ので、 画素の開口率が向上し、 その分バックライ トの出力を低減できるので、 低消費電力化を達成できる。 さらに、 T F T能動層表面が平坦化し、 突起が なくなることから、 ゲート絶縁膜を 8 O nm以下にでき、 T F T駆動の低電 圧駆動が可能となることによつても、 液晶表示装置の低消費電力化を達成で きる。 また、 表面が平滑化することから、 多結晶シリコンの面内での特性も 均一化し、 多結晶シリコン T F Tの特性の不均一性に起因する表示不良が改 善される。
ここで、 図 1 2の平面図 Aおよび平面図中の破線 X— X ' にそった断面図 Bが示すように、 能動層の多結晶シリコン 6と同層の多結晶シリコンに燐を ドーピングした n型多結晶シリコンとゲート配線と同層の金属薄膜で形成し た共通配線で、 ゲート絶縁膜と同層の酸化シリコン膜を挟み込んで画素の信 号蓄積容量を形成する場合に、 本発明による多結晶シリコンを用いれば、 表 面の凹凸が極めて小さいので、 突起における電界集中による絶縁破壊の恐れ がないので酸化シリコン膜を薄膜化できる。 電極間隔が狭くなる結果、 信号 蓄積容量の容量が増加し、 その電極面積を小さくできるので、 画素の開口率 を向上でき、 バックライ 卜の照度を低減させることによって、 液晶表示装置 の低消費電力化が可能となる。
さらに、 図 1 3 Aが示すように、 本発明のよる T F Tで表示部駆動用の周 辺回路を構成すれば、 外付けのドライバー L S Iの削減によって額縁サイズ の小さくかつ低コストの周辺回路内蔵液晶表示装置を製造できる。 また、 図 1 3 Bが示すように、 単なる表示部駆動回路以外に、 微細加工によってメモ リー， 超小型演算処理装置 （M P U) , その他情報処理回路を、 表示部の周 辺に組み込ませ、 通信機能や計算機能等を液晶表示装置に持たせて液晶表示 装置を高機能化できる。
さらに、 図 1 4 Aが示すように、 一層目の非晶質シリコンを結晶化した後、 図 1 4 Bが示すように大気にさらさないで二層目の非晶質シリコン 3を成膜 し、 .次いで図 1 4 Cが示すように、 二層目非晶質シリコン 3の一部の領域 を意図的にレーザ未照射で非晶質状態にしておいてもよい。
そして、 図 1 5 Aが示すように、 二層目非晶質シリコンがレーザ未照射で ある多結晶シリコン /非晶質シリコン領域に表示部を設け、 画素駆動用のコ プレナ一型 T F Tを作製し、 二層目非晶質シリコンをレーザ結晶化した多結 晶シリコン /多結晶シリコン領域に周辺回路部を設け、 回路駆動用の CMOS構 成のコプレナ一型 T F Tを作製する。 すると、 表示部 T F Tの能動層は高抵 杭の非晶質シリコンになるので、 オフ電流が低減し、 表示部 T F Tを多結晶 シリコン T F Tで構成する場合に必要なオフセット構造や Lightly Doped Dra in ( L D D )構造をとる必要がなくなる。 そして、 その分、 周辺回路内蔵液晶 表示装置の製造工程数が減り、 製造のスループットが向上しかつ低コスト化 する。 また、 これと同じ効果は、 T F T構造が逆ス夕ガー型でも、 図 1 5 B が示すように、 能動層の多結晶シリコンとソース ' ドレイン領域の間に高抵 杭の非晶質シリコンが存在するので、 得られる。
なお、 図 1 4， 図 1 5で説明した多結晶シリコン T F Tの製造においては 第二実施例とは異なり、 ソース ， ドレイン領域を形成する際の不純物活性化 には非晶質領域の特性を劣化させないように、 電気炉の熱ァニールによる活 性化ではなくレーザ活性化を用いる。
また、 図 1 6に示した太陽電池の p型， n型もしくは真性多結晶シリコン からなる半導体層形成にも適用可能である。 本発明では、 粒径が大きくかつ 平坦な結晶性半導体を膜厚を厚くしても作製できるので、 太陽光の変換効率 が 1 5 %以上と高い太陽電池を作製できる。
太陽電池の製造は図 3と図 6で示した製造装置でも作製できるが、 基板が ステンレスやアルミニウム等の連結された基板である場合、 図 1 7に示した ィンライン方式の製造装置で太陽電池を製造できる。 ィンライン方式の装置 を使用することで、 より低コストで太陽電池を製造できる。 このように、 本 発明は薄膜トランジスタ以外の、 結晶性半導体を使用する全ての半導体装置 に適用できる。 産業上の利用可能性
本発明により、 膜厚が 4 0 nm以上でかつ平均結晶粒径が 5 0 0 ήπι以上 でかつ表面の平均粗さが 5 nm以下の高品質な多結晶半導体を安価なガラス 基板上に作製できる。 そしてこの半導体を用いた薄膜トランジスタ， 太陽電 池， アクティブマトリクス型液晶表示装置等の半導体装置の性能を向上させ ることができる。

Claims

請 求 の 範 囲
1. レーザ結晶化法によって作製された結晶性半導体薄膜において、 ガラス 基板上に作製され、 J3莫厚が 40 nm以上 100 nm未満でかつ表面の平均粗 さが 5 nm以下でかつ平均結晶粒径が 500 nm以上であることを特徴とす る半導体薄膜。
2. レーザ結晶化法によって作製された結晶性半導体薄膜において、 ガラス 基板上で作製され、 Ji莫厚が 40 nm以上 100 nm未満でかつ表面の平均粗 さが 5 nm以下でかつ平均結晶粒径が 500 nm以上でかつ任意の結晶粒の 面積を Snとした時、 その結晶粒の表面における外周の長さ Lnが、 Rn = (Sn/7T)1 /2で定義される Rnに対して、 少なくとも 50 %以上の結晶粒 において Ln≤ 4 TTRnが成り立つことを特徴とする半導体薄膜。
3. レーザ結晶化法によって作製された結晶性半導体薄膜において、 ガラス 基板上に作製され、 膜厚が 40 nm以上 100 nm未満でかつ表面の平均粗 さが 5 nm以下でかつ平均結晶粒径が 500 nm以上でかつ任意の結晶粒の 面積を Snとした時、 その結晶粒の表面における外周の長さ Lnが、 Rn二 (Sn/7T)1 /2で定義される Rnに対して、 少なくとも 50 %以上の結晶粒 において Ln≤4;rRnが成り立ち、 さらにある断面の結晶構造を見た時、 少なくとも 70%以上の結晶粒が半導体層と下地との界面から半導体表面ま で、 途中で切れることなく連続的に延びていることを特徴とする半導体薄膜。
4. レーザ結晶化法によって作製された結晶性半導体薄膜において、 ガラス 基板上に作製され、 膜厚が 40 nm以上でかつ表面の平均粗さが 5 nm以下 でかつ平均結晶粒径が 50 Onm以上であることを特徴とする半導体薄膜。
5. レーザ結晶化法によって作製された結晶性半導体薄膜において、 ガラス 基板上で作製され、 膜厚が 40 nm以上でかつ表面の平均粗さが 5 nm以下 でかつ平均結晶粒径が 50 Onm以上でかつ任意の結晶粒の面積を Snとし た時、 その結晶粒の表面における外周の長さ Lnが、 Rn= (Sn/ττ)1" で定義される Rnに対して、 少なくとも 50%以上の結晶粒において Ln≤ 4 TTRnが成り立つことを特徴とする半導体薄膜。
6. 請求項 1, 2, 3, 4もしくは 5において半導体薄膜の配向が主に（ 1. 1.1 )面であることを特徴とする半導体薄膜。
7. 請求項 1， 2, 3, 4， 5もしくは 6において半導体がシリコンである ことを特徴とする半導体薄膜。
8. 請求項 1， 2, 3, 4, 5， 6もしくは 7において、 少なくとも一部の 結晶粒界の位置決めがされており、 またその一部の結晶粒の配向が （1.0. 0) もしくは （1.1.0) であることを特徴とする半導体薄膜。
9. 請求項 1， 2, 3, 4, 5， 6， 7もしくは 8において、 ガラス基板が 無アルカリガラスでありかつその歪点が 700°C以下であることを特徴とす る半導体薄膜。
10. 半導体薄膜の製造方法において、 ガラス基板上に絶縁膜を成膜した後、 大気にさらされることなく絶縁膜上で半導体薄膜の成膜と連続してそれに続 くレーザ結晶化のセットを少なくとも 2回以上繰り返すことおよび各セット のレ一ザの照射法が弱いエネルギーのレ一ザ光の走査から強いエネルギーの レーザ光の走査へと段階的にレーザ光のエネルギーを上げていく方法である ことを特徴とする半導体薄膜の製造方法。
1 1. 半導体薄膜の製造方法において、 ガラス基板上に絶縁膜を成膜した後、 大気にさらされることなく絶縁膜上で半導体薄膜の成膜と連続してそれに続 くレーザ結晶化のセットを少なくとも 2回以上繰り返すことおよび半導体成 膜時の膜厚が下層より上層が薄いことを特徴とする半導体薄膜の製造方法。
12. 請求項 10もしくは 1 1において、 一層目に成膜した半導体薄膜の膜 厚が 30 nm以上 70 nm以下、 および二層目に成膜した半導体薄膜の膜厚 が 25 nm以上 4 Onm以下であることを特徴とする半導体薄膜の製造方法。
13. 請求項 10， 1 1もしくは 12において、 成膜した半導体薄膜が、 膜 中の結合水素濃度が 10 %以下のシリコンであることを特徴とする半導体薄 膜の製造方法。
14. 請求項 10， 1 1, 12もしくは 13において、 レーザ結晶化の際の 基板温度が 200°C以上 500°C以下であることを特徴とする半導体薄膜の 製造方法。
15. 請求項 10， 1 1, 12, 13もしくは 14において、 使用するガラ ス基板が無アルカリガラスでありかつ歪点が 700°C以下であることを特徴 とする半導体薄膜の製造方法。
16. 薄膜トランジスタを含む半導体装置において、 ガラス基板上に作製さ れたことおよび薄膜トランジスタの能動層に、 レ一ザ結晶化法によって作製 された膜厚が 40 nm以上 100 nm未満でかつ表面の平均粗さが 5 nm以 下でかつ平均結晶粒径が 500 nm以上である半導体薄膜を用いたことを特 徴とする半導体装置。
17. 薄膜トランジスタを含む半導体装置において、 ガラス基板上に作製さ れたことおよび薄膜トランジスタの能動層に、 レ一ザ結晶化法によって作製 された膜厚が 40 nm以上 100 nm未満でかつ表面の平均粗さが 5 nm以 下でかつ平均結晶粒径が 500 nm以上でかつ任意の結晶粒の面積を S nと した時、 その結晶粒の表面における外周の長さ Lnが、 Rn二 (Sn/ττ)'7 2で定義される Rnに対して、 少なくとも 50%以上の結晶粒において Ln≤ 47Γ R nが成り立つ半導体薄膜を用いたことを特徴とする半導体装置。
18. 薄膜トランジスタを含む半導体装置において、 ガラス基板上に作製さ れたことおよび薄膜トランジスタの能動層に、 レーザ結晶化法で作製された 膜厚が 4 Onm以上 100 nm未満でかつ表面の平均粗さが 5 nm以下でかつ 平均結晶粒径が 500 nm以上でかつ任意の結晶粒の面積を S nとした時、 その結晶粒の外周の長さ Lnが、 Rn= ( S η/ττ /2で定義される R nに 対して、 少なくとも 50%以上の結晶粒にぉぃて 1 ≤472：1111が成り立ち、 さらにある断面の結晶構造を見た時、 少なくとも 70%以上の結晶 ¾ίが半導 体層と下地との界面から半導体表面まで、 途中で切れることなく連続的に延 びている半導体薄膜を用いたことを特徴とする半導体装置。
19. 薄膜トランジスタを含む半導体装置において、 ガラス基板上に作製さ れたことおよび薄膜トランジスタの能動層に請求項 4, 5, 6, 7， 8もし くは 9記載の半導体薄膜を用レ、たことを特徴とする半導体装置。
20. コプレナ一型もしくは正ス夕ガー型薄膜トランジスタを含む半導体装 置において、 ガラス基板上に作製されたことおよび能動層に請求項 1， 2， 3, 4， 5, 6， 7, 8もしくは 9記載の半導体薄膜を用いたことおよび薄 膜トランジスタのゲート絶縁膜の膜厚が 80n m以下もしくはゲート絶縁膜 と能動層の膜厚の比が 8/6以下であることを特徴とする半導体装置。
21. コプレナ一型もしくは正ス夕ガ一型薄膜トランジスタを含む半導体装 置において、 ガラス基板上に作製されたことおよび能動層に請求項 1， 2， 3， 4， 5, 6， 7, 8もしくは 9記載の半導体薄膜を用いたことおよび薄 膜トランジスタのゲート絶縁膜の膜厚が能動層の膜厚以下であることを特徴 とする半導体装置。
22. 請求項 16， 17, 18， 19, 20もしくは 21において、 ガラス 基板が無アルカリガラスでありかつその歪点が 700°C以下であることを特 徴とする薄膜トランジスタを含む半導体装置。
23. 太陽電池を含む半導体装置において、 太陽電池の半導体層の少なくと も一層に、 レーザ結晶化法で作製され、 膜厚が 4 Onm以上でかつ表面の平 均粗さが 5皿以下でかつ平均結晶粒径が 500 nm以上である半導体薄膜を 用いたことを特徴とする半導体装置。
24. 太陽電池を含む半導体装置において、 太陽電池の半導体層の少なくと も一層に、 レーザ結晶化法で作製され、 膜厚が 4 Onm以上でかつ表面の平 均粗さが 5皿以下でかつ平均結晶粒径が 500 nm以上でかつ任意の結晶粒 の面積を Snとした時、 その結晶粒の外周の長さ Lnが、 Rn= (Sn/ττ) 1/2で定義される Rnに対して、 少なくとも 50%以上の結晶粒において Ln ≤ 47Γ R nが成り立つ半導体薄膜を用レ、たことを特徴とする半導体装置。
25. 太陽電池を含む半導体装置において、 太陽電池の半導体層の少なくと も一層に、 レーザ結晶化法で作製され、 Ji莫厚が 4 Onm以上でかつ表面の平 均粗さが 5 nm以下でかつ平均結晶粒径が 500 nm以上でかつ任意の結晶粒 の面積を Snとした時、 その結晶粒の表面における外周の長さ Lnが、 Rn = (Sn/7T)1 /2で定義される Rnに対して、 少なくとも 50 %以上の結晶 粒において Ln≤47TRnが成り立ち、 さらにある断面の結晶構造を見た時、 少なくとも 70%以上の結晶粒が半導体層と下地との界面から半導体表面ま で、 途中で切れることなく連続的に延びている半導体薄膜を用いたことを特 徴とする半導体装置。
26. 太陽電池を含む半導体装置において、 太陽電池の半導体層の少なくと も一層に、 請求項 1， 2， 3， 6, 7, 8もしくは 9記載の半導体薄膜を用 いたことを特徴とする半導体装置。
27. 薄膜トランジスタを含む半導体装置の製造方法において、 薄膜トラン ジス夕の能動層の製造に、 請求項 10， 11, 12， 13， 14もしくは 1 5記載の半導体薄膜の製造方法を適用したことを特徴とするの半導体装置の 製造方法。
28. 太陽電池を含む半導体装置の製造方法において、 太陽電池の半導体層 の少なくとも一層の製造に、 請求項 10， 11， 12, 13， 14もしくは 15記載の半導体薄膜の製造方法を適用したことを特徴とする半導体装置の 製造方法。
29. 画素もしくは周辺回路の駆動素子に薄膜トランジスタを使用している アクティブマトリクス型液晶表示装置を含む半導体装置において、 支持基板 に歪点が 700°C以下の無アルカリガラスを用い、 かつ請求項 16, 17， 18, 19, 20， 21もしくは 22記載の薄膜トランジスタをアクティブマトリ クス型液晶表示装置の画素もしくは周辺回路の駆動素子として使用すること を特徴とする半導体装置。
30. 画素もしくは周辺回路の駆動素子に薄膜トランジスタを使用している アクティブマトリクス型液晶表示装置を含む半導体装置の製造方法において、 支持基板に歪点が 700°C以下の無アルカリガラスを用い、 かつアクティブ マトリクス型液晶表示装置の薄膜トランジス夕の製造に、 請求項 27記載の 薄膜トランジスタの製造方法を適用することを特徴とする半導体装置の製造 方法。
31. 画素の駆動素子に薄膜トランジスタを使用し、 かつ画素における信号 蓄積容量の片方の電極を、 薄膜トランジスタの能動層と同層の半導体薄膜で 形成するアクティブマトリクス型液晶表示装置を含む半導体装置において、 支持基板に歪点が 700°C以下の無アル力リガラスを用い、 かつアクティブ マトリクス型液晶表示装置の画素の信号蓄積容量の片方の電極を形成する半 導体薄膜が、 膜厚が 4 Onm以上 100 nm未満でかつ表面の平均粗さが 5 n m以下でかつ平均結晶粒径が 500 nm以上であることを特徴とする半導体
32. 画素の駆動素子に薄膜トランジスタを使用し、 かつ画素における信号 蓄積容量の片方の電極を、 薄膜トランジス夕の能動層と同層の半導体薄膜で 形成するアクティブマトリクス型液晶表示装置を含む半導体装置において、 支持基板に歪点が 700°C以下の無アル力リガラスを用い、 かつアクティブ マトリクス型液晶表示装置の画素の信号蓄積容量の片方の電極を形成する半 導体薄膜が、 膜厚 40 nm以上 100 nm未満でかつ表面の平均粗さが 5 n m以下でかつ平均結晶粒径が 500 nm以上でかつ任意の結晶粒の面積を S nとした時、 その結晶粒の外周の長さ Lnが、 Rn= ( S η/ττ)1/2で定義 される Rnに対して、 少なくとも 50%以上の結晶粒において Ln≤47TR nが成り立つ半導体薄膜であることを特徴とする半導体装置。
33. 画素の駆動素子に薄膜トランジスタを使用し、 かつ画素における信号 蓄積容量の片方の電極を、 薄膜トランジス夕の能動層と同層の半導体薄膜で 形成するアクティブマトリクス型液晶表示装置を含む半導体装置において、 支持基板に歪点が 700°C以下の無アルカリガラスを用い、 かつアクティブ マトリクス型液晶表示装置の画素の信号蓄積容量の片方の電極を形成する半 導体薄膜が、 膜厚 40 nm以上 100 nm未満でかつ表面の平均粗さが 5 n m以下でかつ平均結晶粒径が 500 nm以上でかつ任意の結晶粒の面積を S nとした時、 その結晶粒の外周の長さ Lnが、 Rn== ( S η/ττ /2で定義 される Rnに対して、 少なくとも 5 0%以上の結晶粒において Ln≤ 4 TTR nが成り立ち、 さらにある断面の結晶構造を見た時、 少なくとも 70%以上 の結晶粒が半導体層と下地との界面から半導体表面まで、 途中で切れること なく連続的に延びてレ、る半導体薄膜であることを特徴とする半導体装置。
34. 画素の駆動素子に薄膜トランジスタを使用し、 かつ画素における信号 蓄積容量の片方の電極を、 薄膜トランジス夕の能動層と同層の半導体薄膜で 形成するアクティブマトリクス型液晶表示装置を含む半導体装置において、 支持基板に歪点が 700°C以下の無アル力リガラスを用い、 かつ画素の信号 蓄積容量の片方の電極を形成する半導体薄膜が、 請求項 4, 5, 6, 7, 8 もしくは 9項記載の半導体薄膜であることを特徴とする半導体装置。
35. 画素の駆動素子に薄膜トランジスタを使用し、 かつ画素における信号 蓄積容量の片方の電極を、 薄膜トランジス夕の能動層と同層の半導体薄膜で 形成するアクティブマトリクス型液晶表示装置を含む半導体装置の製造方法 において、 支持基板に歪点が 700°C以下の無アルカリガラスを用い、 かつ 画素の信号蓄積容量の片方の電極を形成する半導体薄膜の製造に、 請求項 1 0, 1 1， 12, 13, 14もしくは 15記載の半導体薄膜の製造方法を適 用したことを特徴とする半導体装置の製造方法。
36. 請求項 10， 1 1， 12， 13, 14， 15， 27， 28， 30もし くは 35において、 半導体薄膜もしくは半導体装置の製造に、 少なくとも半 導体薄膜の成膜装置とレーザ結晶化装置が排気装置を備えた搬送装置で連結 されている装置を使用することを特徴とする半導体薄膜もしくは半導体装置 の製造方法。
37. 請求項 10， 1 1， 12, 13， 14, 15, 27, 28, 30もし くは 35において、 半導体薄膜もしくは半導体装置の製造に、 少なくとも半 導体薄膜の成膜装置と絶縁膜の成膜装置とレーザ結晶化装置が排気装置を備 えた搬送装置で連結されている装置を使用することを特徴とする半導体薄膜 もしくは半導体装置の製造方法。
38. 請求項 36もしくは 37において、 搬送装置の雰囲気を 10— 5torr以 上の真空にするかもしくは窒素， ヘリウム， ネオンやアルゴンガス等の不活 性ガス雰囲気にすることを特徴とする半導体薄膜もしくは半導体装置の製造 方法。
39. 請求項 10， 1 1, 12, 13, 14， 15, 27， 28， 30もし くは 35において、 半導体薄膜もしくは半導体装置の製造に、 少なくとも半 導体薄膜の成膜部とレーザ結晶化部と搬送部が同じ部屋にあるィンライン方 式の装置を使用することを特徴とする半導体薄膜もしくは半導体装置の製造 方法。
PCT/JP2000/004608 1999-07-13 2000-07-11 Semiconductor film, liquid-crystal display using semiconductor film, and method of manufacture thereof WO2001004939A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US09/959,644 US6608326B1 (en) 1999-07-13 2000-07-11 Semiconductor film, liquid-crystal display using semiconductor film, and method of manufacture thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11198359A JP2001023899A (ja) 1999-07-13 1999-07-13 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法
JP11/198359 1999-07-13

Publications (1)

Publication Number Publication Date
WO2001004939A1 true WO2001004939A1 (en) 2001-01-18

Family

ID=16389807

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/004608 WO2001004939A1 (en) 1999-07-13 2000-07-11 Semiconductor film, liquid-crystal display using semiconductor film, and method of manufacture thereof

Country Status (4)

Country Link
US (2) US6608326B1 (ja)
JP (1) JP2001023899A (ja)
TW (1) TW478003B (ja)
WO (1) WO2001004939A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995048B2 (en) 2001-05-18 2006-02-07 Sanyo Electric Co., Ltd. Thin film transistor and active matrix type display unit production methods therefor

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6649824B1 (en) * 1999-09-22 2003-11-18 Canon Kabushiki Kaisha Photoelectric conversion device and method of production thereof
TWI243432B (en) * 1999-10-29 2005-11-11 Hitachi Ltd Semiconductor device, method of making the same and liquid crystal display device
WO2001061761A1 (fr) * 2000-02-18 2001-08-23 Matsushita Electric Industrial Co., Ltd. Couche polycristalline mince et dispositif semi-conducteur
US6830993B1 (en) 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US6746942B2 (en) 2000-09-05 2004-06-08 Sony Corporation Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
KR100473245B1 (ko) * 2000-10-06 2005-03-10 미쓰비시덴키 가부시키가이샤 다결정 실리콘막의 제조 방법, 제조 장치 및 반도체장치의 제조 방법
JP4599032B2 (ja) 2000-10-10 2010-12-15 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 薄い金属層を処理する方法及び装置
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4860055B2 (ja) * 2001-05-31 2012-01-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW544938B (en) * 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
TW550648B (en) * 2001-07-02 2003-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4135347B2 (ja) * 2001-10-02 2008-08-20 株式会社日立製作所 ポリシリコン膜生成方法
US20030178682A1 (en) * 2001-12-28 2003-09-25 Takeshi Noda Semiconductor device and method of manufacturing the semiconductor device
US6899507B2 (en) * 2002-02-08 2005-05-31 Asm Japan K.K. Semiconductor processing apparatus comprising chamber partitioned into reaction and transfer sections
US6660576B2 (en) * 2002-03-11 2003-12-09 Sharp Laboratories Of America, Inc. Substrate and method for producing variable quality substrate material
JP4190798B2 (ja) * 2002-05-08 2008-12-03 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタ及びその製造方法
US7474285B2 (en) 2002-05-17 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Display apparatus and driving method thereof
JP2003332350A (ja) * 2002-05-17 2003-11-21 Hitachi Ltd 薄膜半導体装置
TWI345211B (en) * 2002-05-17 2011-07-11 Semiconductor Energy Lab Display apparatus and driving method thereof
TWI360098B (en) * 2002-05-17 2012-03-11 Semiconductor Energy Lab Display apparatus and driving method thereof
US7184034B2 (en) * 2002-05-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101050275B1 (ko) * 2002-05-21 2011-07-19 에이에스엠 아메리카, 인코포레이티드 반도체 프로세싱 도구 내 챔버 간의 상호 오염 감소 방법
JP4813743B2 (ja) * 2002-07-24 2011-11-09 株式会社 日立ディスプレイズ 画像表示装置の製造方法
CN1757093A (zh) 2002-08-19 2006-04-05 纽约市哥伦比亚大学托管会 具有多种照射图形的单步半导体处理系统和方法
JP4873858B2 (ja) 2002-08-19 2012-02-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エッジ領域を最小にするために基板のフィルム領域のレーザ結晶化処理方法及び装置並びにそのようなフィルム領域の構造
US6709910B1 (en) * 2002-10-18 2004-03-23 Sharp Laboratories Of America, Inc. Method for reducing surface protrusions in the fabrication of lilac films
TW594999B (en) * 2002-11-22 2004-06-21 Toppoly Optoelectronics Corp Structure of thin film transistor array and driving circuits
CN1293632C (zh) * 2003-01-10 2007-01-03 统宝光电股份有限公司 薄膜晶体管阵列及其驱动电路结构
WO2004075263A2 (en) 2003-02-19 2004-09-02 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
JP4464078B2 (ja) * 2003-06-20 2010-05-19 株式会社 日立ディスプレイズ 画像表示装置
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
US7318866B2 (en) 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
WO2005029547A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
TWI351713B (en) 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
WO2005034193A2 (en) * 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
JP4413569B2 (ja) * 2003-09-25 2010-02-10 株式会社 日立ディスプレイズ 表示パネルの製造方法及び表示パネル
KR20050054788A (ko) * 2003-12-06 2005-06-10 삼성전자주식회사 다결정 실리콘 박막 제조 방법 및 이를 적용한트랜지스터의 제조방법
US7570259B2 (en) * 2004-06-01 2009-08-04 Intel Corporation System to manage display power consumption
JP2006019466A (ja) * 2004-07-01 2006-01-19 Hitachi Displays Ltd 薄膜半導体装置とその製造方法、およびこの薄膜半導体装置を用いた画像表示装置
FR2873491B1 (fr) * 2004-07-20 2006-09-22 Commissariat Energie Atomique Procede de realisation d'une structure dotee d'au moins une zone d'un ou plusieurs nanocristaux semi-conducteurs localisee avec precision
TW200616232A (en) * 2004-08-09 2006-05-16 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device including semiconductor thin film, which is subjected to heat treatment to have alignment mark, crystallizing method for the semiconductor thin film, and crystallizing apparatus for the semiconductor thin film
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
JP4773101B2 (ja) * 2005-01-12 2011-09-14 株式会社日立製作所 半導体装置の製造方法
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
US7674149B2 (en) * 2005-04-21 2010-03-09 Industrial Technology Research Institute Method for fabricating field emitters by using laser-induced re-crystallization
JP2007035812A (ja) * 2005-07-26 2007-02-08 Mitsubishi Electric Corp 多結晶シリコン膜の製造方法および薄膜トランジスタ
TWI389316B (zh) * 2005-09-08 2013-03-11 Sharp Kk 薄膜電晶體、半導體裝置、顯示器、結晶化方法及製造薄膜電晶體方法
JP2009518864A (ja) 2005-12-05 2009-05-07 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 膜を加工するためのシステム及び方法並びに薄膜
US9318327B2 (en) * 2006-11-28 2016-04-19 Cree, Inc. Semiconductor devices having low threading dislocations and improved light extraction and methods of making the same
CN101622722B (zh) * 2007-02-27 2012-11-21 卡尔蔡司激光器材有限责任公司 连续涂覆设备、生产晶态薄膜和太阳电池的方法
DE102007009924A1 (de) * 2007-02-27 2008-08-28 Carl Zeiss Laser Optics Gmbh Durchlaufbeschichtungsanlage, Verfahren zur Herstellung kristalliner Dünnschichten und Solarzellen sowie Solarzelle
KR101402261B1 (ko) * 2007-09-18 2014-06-03 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법
KR20100074193A (ko) 2007-09-21 2010-07-01 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 박막 트랜지스터에서 사용되는 측면 결정화된 반도체 섬의 집합
JP5385289B2 (ja) 2007-09-25 2014-01-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 横方向に結晶化した薄膜上に作製される薄膜トランジスタデバイスにおいて高い均一性を生成する方法
KR101329352B1 (ko) * 2007-10-17 2013-11-13 삼성전자주식회사 반도체 장치의 제조방법
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
CN101919058B (zh) 2007-11-21 2014-01-01 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的系统和方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US20090162970A1 (en) * 2007-12-20 2009-06-25 Yang Michael X Material modification in solar cell fabrication with ion doping
US8569155B2 (en) 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
EP2124264A1 (en) * 2008-05-21 2009-11-25 Applied Materials, Inc. Method and apparatus for producing a solar cell module with integrated laser patterning
WO2009141411A1 (en) * 2008-05-21 2009-11-26 Applied Materials Inc. Method and apparatus for producing a solar cell module with integrated laser patterning
US20090291231A1 (en) * 2008-05-21 2009-11-26 Applied Materials, Inc. Method and apparatus for producing a solar cell module with integrated laser patterning
KR101002661B1 (ko) * 2008-08-12 2010-12-20 삼성모바일디스플레이주식회사 인라인 열처리 설비 및 이를 사용한 기판 열처리 방법
WO2010047086A1 (ja) * 2008-10-23 2010-04-29 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
CN102232239A (zh) 2008-11-14 2011-11-02 纽约市哥伦比亚大学理事会 用于薄膜结晶的系统和方法
KR101610260B1 (ko) * 2008-12-15 2016-04-08 삼성전자주식회사 전자빔 어닐링 장치 및 이를 이용한 어닐링 방법
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US8555091B2 (en) * 2009-12-23 2013-10-08 Intel Corporation Dynamic power state determination of a graphics processing unit
KR20110114089A (ko) * 2010-04-12 2011-10-19 삼성모바일디스플레이주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 포함하는 표시 장치
KR101146995B1 (ko) * 2010-06-16 2012-05-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 형성 방법 및 이를 이용한 박막 트랜지스터의 형성방법
CN104934372B (zh) * 2015-05-15 2018-03-06 京东方科技集团股份有限公司 一种低温多晶硅薄膜及其制作方法、相关器件
KR102516486B1 (ko) * 2017-12-05 2023-04-03 삼성디스플레이 주식회사 레이저 결정화 장치
KR20220033596A (ko) * 2020-09-08 2022-03-17 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 표시 장치 및 이의 제조 방법
EP4236651A4 (en) * 2021-12-23 2023-12-13 Contemporary Amperex Technology Co., Limited A/M/X CRYSTAL MATERIAL, PHOTOVOLTAIC DEVICE AND PRODUCTION METHOD THEREOF

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0284716A (ja) * 1987-03-25 1990-03-26 Nippon Soken Inc 半導体素子とその製造方法
JPH0799321A (ja) * 1993-05-27 1995-04-11 Sony Corp 薄膜半導体素子の製造方法および製造装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5496768A (en) * 1993-12-03 1996-03-05 Casio Computer Co., Ltd. Method of manufacturing polycrystalline silicon thin film
JP3349355B2 (ja) * 1996-08-19 2002-11-25 三洋電機株式会社 半導体膜のレーザーアニール方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0284716A (ja) * 1987-03-25 1990-03-26 Nippon Soken Inc 半導体素子とその製造方法
JPH0799321A (ja) * 1993-05-27 1995-04-11 Sony Corp 薄膜半導体素子の製造方法および製造装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ATSUSHI KOHNO ET AL., IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. 42, no. 2, 1995, pages 251 - 257 *
D.K. FORK ET AL., APPL. PHYS. LETT., vol. 68, no. 15, 1996, pages 2138 - 2140 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995048B2 (en) 2001-05-18 2006-02-07 Sanyo Electric Co., Ltd. Thin film transistor and active matrix type display unit production methods therefor

Also Published As

Publication number Publication date
JP2001023899A (ja) 2001-01-26
TW478003B (en) 2002-03-01
US6608326B1 (en) 2003-08-19
US20030160239A1 (en) 2003-08-28
US7419860B2 (en) 2008-09-02

Similar Documents

Publication Publication Date Title
WO2001004939A1 (en) Semiconductor film, liquid-crystal display using semiconductor film, and method of manufacture thereof
US6001714A (en) Method and apparatus for manufacturing polysilicon thin film transistor
JP3306258B2 (ja) 半導体装置の製造方法
US8119469B2 (en) Method of fabricating polycrystalline silicon thin film for improving crystallization characteristics and method of fabricating liquid crystal display device using the same
KR20030061423A (ko) 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자
US20070176180A1 (en) Polysilicon structure, thin film transistor panel using the same, and manufacturing method of the same
KR20020089355A (ko) 반도체층의 도핑 방법, 박막 반도체 소자의 제조 방법, 및박막 반도체 소자
US20070155067A1 (en) Method of fabricating polycrystalline silicon film and method of fabricating thin film transistor using the same
JP2700277B2 (ja) 薄膜トランジスタの作製方法
JP2009016410A (ja) 薄膜トランジスタ及びその製造方法
US7767558B2 (en) Method of crystallizing amorphous silicon and device fabricated using the same
US6309951B1 (en) Method for crystallizing amorphous silicon
JPH0659278A (ja) 液晶表示装置及びその製造方法
US7015122B2 (en) Method of forming polysilicon thin film transistor
JP2000081642A (ja) 液晶表示装置およびその製造方法
US9837542B2 (en) Polycrystalline silicon thin-film transistor
US7435667B2 (en) Method of controlling polysilicon crystallization
JPH09107108A (ja) 半導体装置及び表示装置
KR100726129B1 (ko) 다결정실리콘 박막트랜지스터 소자 및 그 제조방법
US20060172469A1 (en) Method of fabricating a polycrystalline silicon thin film transistor
WO1999052013A1 (fr) Substrat de groupements tft pour ecran a cristaux liquides et son procede de production, et ecran a cristaux liquides et son procede de production
KR100305524B1 (ko) 플랫패널의제조방법
KR20040061795A (ko) 다결정 실리콘 박막 제조 방법
CN112563196A (zh) 一种主动开关的制作方法和显示面板
JPH08186262A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 09959644

Country of ref document: US

122 Ep: pct application non-entry in european phase