TW478003B - Semiconductor thin film and liquid crystal display apparatus using the same, and method of fabricating the same - Google Patents

Semiconductor thin film and liquid crystal display apparatus using the same, and method of fabricating the same Download PDF

Info

Publication number
TW478003B
TW478003B TW089113948A TW89113948A TW478003B TW 478003 B TW478003 B TW 478003B TW 089113948 A TW089113948 A TW 089113948A TW 89113948 A TW89113948 A TW 89113948A TW 478003 B TW478003 B TW 478003B
Authority
TW
Taiwan
Prior art keywords
thin film
semiconductor
crystalline
film
layer
Prior art date
Application number
TW089113948A
Other languages
English (en)
Inventor
Youmei Shinagawa
Akio Mimura
Genshiro Kawachi
Takeshi Satoh
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW478003B publication Critical patent/TW478003B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1872—Recrystallisation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Photovoltaic Devices (AREA)

Description

經濟部智慧財產局員工消費合作社印髮 478003 A7 B7 五、發明說明（2) 另一方面，像是由該雷射結晶方法所製出之多晶矽的 結晶半導體之問題，在於會形成一不均勻表面，其原因在 於當製造出具有大結晶顆粒大小之高品質多晶矽之許多突 出物。該突出物之高度，在照射該雷射光之前，係幾乎等 於半導體之膜厚度。在考慮製造該突出物之機構中，如 1 9 9 6年第1 5號第6 8冊之應用物理手冊所述，該突 出物之形成係藉由在基底表面之側方向上相互碰撞之結晶 增長表面之邊界處，由熔解之矽變成固態之矽之相位轉換 所造成之體積擴展而形成。在側方向之結晶增長係在當形 成具有結晶顆粒大小大於半導體薄膜之厚度之結晶時而發 生。當具有大的不均勻半導體薄膜係使用於共平面式薄膜 電晶體，電場集中發生在突出物，而造成介電崩潰於作爲 作用層之上層的閘極絕緣膜或造成閘極絕緣膜之可靠度之 降低，而產生由於熱載子之瑕疵。爲了避免此問題，該閘 極絕緣膜之厚度必須形成厚於1 〇 〇 n m且接續其變得很 難驅動具有低功率消耗之薄膜電晶體。進一步，因爲突出 物之結晶性係非常低，且突出物係位於通到區域，當具有 許多突出物產生之半導體係使用作爲共平面式或一般交錯 器（stagger )式薄膜電晶體，而減少〇N電流。關於當半 導體薄膜係以雷射光而結晶時，以下係關於壓抑突出物之 發生之機構。 (2 )以如電子裝置之I E E E報告書，第4 2冊， 第2號，1995年第251頁所述具有間距i〇Mj/ c m 2之照射雷射光之方法。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
-5- 478003 經濟部智慧財產局3工消費合作社印製 A7 B7 五、發明說明（3 ) (3 )在多結晶非晶矽之固相增長方法之後的照射雷 射光之方法，係描述於技術文摘論文1 9 9 7硏習會之主 動式矩陣液晶顯示器（學術社會之商業中心，東京， 1997)之第167頁。 (4 ) 一種改變雷射光束形狀之方法，而具有一寬的 較低斜坡，係描述於Shin-etusu化學技術報告E I D 9 8 — 19 (1008 — 06)第 67 頁。 上述之習知技術（1 )中，係要增加結晶半導體之結 晶顆粒大小，而產生出雖該結晶顆粒大小有增加，但是產 生具有幾乎等於半導體膜厚度之高度之突出物，於是產生 大的不均勻的問題。進一步，有另一問題，即，因爲在雷 射照射之前，將非晶矽暴露於大氣壓下，以執行去氫（ dehydrogenation )以及藉此而形成一自然氧化物於該表面 上，而於其由雷射而結晶使氧氣進入該矽膜，而減少該膜 之品質。 另一方面，習知作爲壓抑突出物之產生的技術（2 ) ，具有一問題，在於因爲雷射光係以1 0 M j / c m 2之小 間距而照射於該等級（stages )上，而精細的結晶矽一旦 形成將很難被熔化，可被建構出的係僅爲具有接近6 0 n m之結晶顆粒大小之多晶矽，而於是不會製造出具有大 過5 0 0 n m之大結晶顆粒大小之多晶矽。該作爲壓益智 造出該突出物之習知技術（3 )，具有一問題，在於因爲 固相增長方法被使用，而接著，該矽被加熱至1 0 0 °c， 該經濟的玻璃基底無法使用，於是無法以低成本製造該結 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -6-
·· (請先閱讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印t 478003 A7 B7 五、發明說明（4) 晶半導體。習知作爲壓益智造出突出物之技術（4 ) ’具 有一問題，在於因爲該結晶顆粒大小會由於該突出物變小 而變小，該小粗糙性以及大結晶顆粒大小無法互相相容。 發明之簡要敘述 本發明之目的在增加結晶顆粒大小，並壓抑形成於半 導體表面之突出物’並使該突起物相互相容。 本發明之另一目的，在以一低成本提供一平坦以及高 效能之結晶半導體，其半導體具有大於5 n m之厚.度，大 於5 0 0 n m之平均結晶顆粒大小，以及一平均表面粗糙 度在5 n m以下。 爲了解決上述問題，根據本發明之第一個發明係爲一 種半導體薄膜，其特徵在於該半導體薄膜係藉由雷射結晶 方法而形成於一玻璃基底之上，且具有在4 0 n m至 1 0 0 n m之範圍內之膜厚度；一表面之平均粗糙度小於 5 n m ;結晶顆粒之平均大小係大於5 0 0 n m · 根據本發明之第二項發明，在於一種半導體薄膜，其 特徵該半導體薄膜係藉由一雷射結晶方法而形成一玻璃基 ’以及具有一膜厚度在4 0 nm至1 〇 〇 nm之範圍； 該表面之平均粗糙度係小於5 n m ;以及該結晶顆粒之平 均大小係大於5 0 0 n m，其中當任意結晶顆粒之表面區 域係以S η而表示’且任意結晶顆粒之表面上之圓周長度 係以L η表示’至少大於5 〇 %之結晶顆粒滿足關係式 LnS4;rRn 其中 Rn = (Sn/ττ) 1/2。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ------------·、裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 478003 Α7 Β7 五、發明說明（5) 根據本發明之第三項發明，係爲一種半導體薄膜，其 特徵在於，該半導體薄膜係藉由一雷射結晶方法而形成於 一玻璃基底之上，以及具有一膜厚度在4 0 nm至1 〇 〇 n m之範圍內；表面之平均粗糙度係小於5 n m ;以及結 晶顆粒之平均大小係大於5 0 0 n m，其中當任意之結晶 顆粒之表面區域係以S η，該任意結晶顆粒之表面上之圓 周長度係以L η表示，至少超過5 0 %之結晶顆粒滿足關 係式 LnS4；rRn 其中 Rn== (Sn/;r) 1/2，而進 一步當觀察結晶半導體薄膜之任意切面之結晶結構時，至 少超過7 0 %之結晶顆粒連續自介於半導體層以及基層（ base layer )之間的介面而延伸至該半導體表面而在不會在 某些點上不連續。 根據本發明之第四項發明，係爲一種半導體薄膜，其 特徵在於該半導體薄膜係藉由一雷射結晶方法而形成於一 玻璃基底上，以及具有一膜厚度厚於4 0 nm ;該表面之 平均粗措度係小於5 Π ΠΊ，以及結晶顆粒之平均大小係大 於 5 0 0 n m . 根據本發明之第五項發明係爲一種半導體薄膜，其特 徵在於該半導體薄膜係藉由一雷射結晶方法而形成於一玻 璃基底之上，以及具有一膜厚度厚於4 0 nm ;該表面之 平均粗糙度係小於5 n m ;以及該結晶顆粒之平均大小係 大於5 0 0 n m，其中當任意結晶顆粒之表面區域係以 S η表示，而該任意結晶顆粒之表面上之圓周長度係以 L η表示，至少超過5 0 %之結晶顆粒滿足關係式L n $ 木纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
IT---------¾ (請先閱讀背面之注意事項再填寫本頁) -8- 478003 A7 ___B7__ 五、發明說明（6 ) 4；rRn 其中 Rn = (Sn/ττ) 1/2。 (請先閱讀背面之注意事項再填寫本頁) 除了本發明之第一、第二、第三、第四或第五項發明 之半導體薄膜特性之外，本發明之第六個發明係爲一種半 導體薄膜，其特徵在於該半導體薄膜之定向係主要在（ 1 · 1 · 1 )之平面上。 除了本發明之第一、第二、第三、第四、第五或第六 項發明之半導體薄膜特性之外，本發明之第七個發明係爲 一種半導體薄膜，其特徵在於該半導體係爲矽。 除了本發明之第一、第二、第三、第四、第五、第六 或第七項發明之半導體薄膜特性之外，本發明之第八個發 明係爲一種半導體薄膜，其特徵在於結晶顆粒邊界之至少 一部份被定位，且結晶顆粒之部分的定向主要係爲（ 1.0.0)平面或（1.1.0)。 除了上述第一至第八個發明之外，根據本發明之第九 項發明係爲一種半導體薄膜，其特徵在於該玻璃基底係以 非鹼性玻璃所製，其熔點係低於7 0 0 °c。 經濟部智慧財產局員工消費合作社印製 根據本發明之第十項發明係爲製造一半導體薄膜之方 法，其特徵在於該製造半導體薄膜之方法包含以下步驟： 形成絕緣膜於一玻璃基底之上；形成半導體薄膜於該絕緣 膜之上；以及接續於形成半導體薄膜之後，藉由照射雷射 光而將所形成之半導體薄膜予以結晶而不暴露於大氣壓下 ，其中形成該半導體薄膜以及藉由照射雷射光而將半導體 薄膜結晶化係重複至少兩次，且在每次之照射雷射光之方 法中係爲將雷射光之能量逐漸自掃瞄微弱能量雷射光而至 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -9 - 478003 A7 B7 五、發明說明（7 ) 掃目苗漸強之能量雷射光而增加。 根據本發明之第i——項發明，在於一種製造半導體薄 膜之方法，其特徵在於該製造半導體薄膜之方法包含以下 步驟：形成一絕緣膜於一玻璃基底上；形成一半導體薄膜 於·-絕緣膜上；以及連續接著形成該半導體薄膜之後，藉 照射雷射光而不暴露於大氣壓下而將所形成之半導體薄 _予以結晶，中形成該半導體薄膜以及藉由照射雷射光而 將半導體薄膜結晶化係重複至少兩次，且於半導體膜形成 之上層（upper layer )之膜之厚度係較下層之膜的厚度爲 薄。 除了第十項發明或第十一項發明之製造方法特徵，根 據本發明之第十二項之方法係爲一種製造半導體薄膜之方 法’其特徵在於型承載第一層之該半導體薄膜之膜厚度係 在3 0 n m至7 0 nm之範圍中，而形成於第二層之半導 體薄膜之膜厚度係在2 5 nm至4 0 nm之範圍內。 經濟部智慧財產局員工消費合作社印製 除了第十項、第十一項或第十二項之製造方法之特徵 ，根據本發明之第十三項之發明係爲一種製造半導體薄膜 之方法’其特徵在於所形成之半導體薄膜係在該膜中所具 有之結合氫器之濃度係小於1 〇 %。 除了第十項、第十一項、第十二項或第十三項之製造 方法，根據本發明之第十四項方法係爲一種製造半導體薄 膜之方法，其特徵在於雷射結晶之基底溫度係在2 〇 〇 °C 至5 0 0 t之範圍中。 除了第十項、第十一項、第十二項、第十三項或第十 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -10- 478003 A7 B7 五、發明說明（8) (請先閱讀背面之注意事項再填寫本頁) 四項之製造方法之特徵外，根據本發明之第十五項之方法 係爲一種製造半導體薄膜之方法，其特徵在於所使用之玻 璃基底係爲非鹼性玻璃’而具有一熔點小於7 0 0 °C。 根據本發明之第十六項發明，係爲一種半導體設備包 含一薄膜電晶體，其特徵在於該薄膜電晶體係形成在一玻 璃基底上，且藉由一雷射結晶方法而於該薄膜電晶體之作 用層上所形成之半導體薄膜，係具有厚度在4 0 nm至 I 0 0 nm之範圍內；該表面之平均粗糙度係小於5 nm ;而結晶顆粒之平均大小係大於5 0 0 n m。 根據本發明之第十七項發明，係爲一種半導體設備， 其特徵在於該薄i吴電晶體係形成於一玻璃基底之上’且藉 由雷射結晶方法而形成於薄膜電晶體之作用層中之半導體 薄膜，其厚度係在4 0 n m至1 〇 〇 n m之間的範圍中； 表面之平均粗糙度係小於5 n m ;以及結晶顆粒之平均大 小係大於5 0 0 n m，其中當任意結晶顆粒之表面積以 L η表示且在任意結晶顆粒之表面上的圓周長度以L η表 示，則至少超過5 0 %之結晶顆粒滿足等式L n S 47rRn ，其中 Rn 二（Ln/7T) 1/2。 經濟部智慧財產局員工消費合作社印製 根據本發明之第十八項之發明，係爲一種包含一薄膜 電晶體之半導體設備，其特徵在於該薄膜電晶體係形成在 一玻璃基底之上，且藉由一雷射結晶方法而形成於薄膜電 晶體之作用層中之半導體薄膜，其厚度係在4 0 n m至 1〇0 n m之間的範圍中；表面之平均粗糙度係小於5 II m ;以及結晶顆粒之平均大小係大於5 0 0 n m，其中 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -11 - 經濟部智慧財產局_工消費合作钍印裂 478003 A7 B7___ 五、發明說明（9 ) 當任意結晶顆粒之表面積以S η表示且在任意結晶顆粒之 表面上的圓周長度以L η表示，則至少超過5 0 %之結晶 顆粒滿足等式Ln^4；rRn，其中Rn二 (S η/ττ ) 1/2，且進一步當觀察位於結晶半導體薄膜 之任意切面結晶結構時，至少超過7 0 %之結晶顆粒係連 續自介於半導體層以及基層之間的介面而延伸至半導體表 面而在不會在某些點上不連續。 如本發明之第十九項之發明，係爲一種包含薄膜電晶 體之半導體裝置，其特徵在於該薄膜電晶體係形成於一玻 璃基底之上，且本發明之第四、第五、第六、第七、第八 或第九項發明，係使用作爲薄膜電晶體之作用層。 如本發明之第二十項發明，係爲一種包含一共平面式 或一般交錯式（stagger type )薄膜電晶體之半導體裝置， 其特徵在於該薄膜電晶體係形成於一玻璃基底之上，且本 發明之第一至第九項之發明的半導體薄膜係使用在薄膜電 晶體之作用層，而薄膜電晶體之閘極絕緣膜之薄厚度係薄 於8 0 n m或者閘極絕緣膜比上作用層之膜厚度之比率係 爲小於8 / 6 . 如本發明之第二十一項之發明，係爲一種包含一共平 面式或一般交錯式薄膜電晶體之半導體裝置，其特徵在於 該薄膜電晶體係形成於一玻璃基底之上，且本發明之第一 項至第九項之半導體係使用於薄膜電晶體之作用層中，而 該薄膜電晶體之閘極絕緣膜之膜厚度，係膜於作用層之膜 木紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 零-裝--------訂---------· -12- 經濟部智慧財產局員工消費合作社印製 478003 Α7 Β7 五、發明說明（10) 如本發明之第二十二項之發明，係爲一種包含薄膜電 晶體之半導體設備，其特徵在於該玻璃基底係以非鹼性玻 璃所製，其熔點係低於7 0 0 °C。 如本發明之第係二十三項之發明’係爲一種包含太陽 能電池之半導體設備，其特徵在於藉由雷射結晶方法而於 該太陽能電池之半導體層中之至少第一層上形成之半導體 薄膜，係具有厚於4 0 nm之厚度；表面之平均粗糙度係 小於5 n m ;而結晶顆粒之平均大小係大於5 0 0 n m。 如本發明之第二十四項之發明，係爲一種包含太陽能 電池之半導體設備，其特徵在於藉由雷射結晶方法而於該 太陽能電池之半導體層中之至少第一層上形成之半導體薄 膜，係具有厚於4 0 n m之厚度；表面之平均粗糙度係小 於5 n m ;而結晶顆粒之平均大小係大於5 0 0 n m，其 中當任意結晶顆粒之表面積係以S η表示且在任意結晶顆 粒之表面上的圓周長度以L η表示，則至少超過5 0%之 結晶顆粒滿足等式L n S 4 7Γ R η，其中尺11二 (S η / 7Γ ) 1 / 2。 如本發明之第第二十五項之發明，係爲包含太陽能電 池之半導體設備，其特徵在於藉由雷射結晶方法而於該太 陽能電池之半導體層中之至少第一層上形成之半導體薄膜 ，係具有厚於4 0 n m之厚度；表面之平均粗糙度係小於 5 n m ;而結晶顆粒之平均大小係大於5 0 0 n m ’其中 當任意結晶顆粒之表面積係以S η表示且在任意結晶顆粒 之表面上的圓周長度以L η表示，則至少超過5 0 %之結 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) -13- 478003 經濟部智慧財產局員工消費合作社印¾ A7 B7 五、發明說明（11) 晶顆粒滿足％式LnS4^：Rn ’其中Rn = (S η / 7Γ ) 1 / 2，且進一步當觀察位於結晶半導體薄膜 之任意切面結晶結構時，至少超過7 0 %之結晶顆粒係連 續自介於半導體層以及基層之間的介面而延伸至半導體表 面而在不會在某些點上不連續。 如本發明之第二十六項之發明，係爲一種包含太陽能 電池之半導體設備，其特徵在於如第一項至第九項中任一 項之半導體薄膜係使用在太陽能電池之半導體層之至少第 一層中。 如本發明之第二十七項之發明，係爲一種包含一薄膜 電晶體之半導體設備，其特徵在於如第十、第十一、第十 二、第十三、第十四項或第十五項之發明的製造半導體薄 膜之方法，係應用於薄膜電晶體之作用層之製造。 如本發明之第二十八項之發明，係爲製造包含太陽能 電池之半導體設備之方法，其特徵在於如第十至第十五項 中任一項之製造半導體薄膜之方法，係應用於太陽能電池 之半導體層之至少第一層之製造。 如本發明之第二十九項之發明，係爲包含一主動矩陣 式液晶顯示設備之半導體設備，其中薄膜電晶體係使用作 爲圖素之驅動元件，或一周邊電路，其中該半導體設備之 特徵在於具有溶點低於7 0 0 °C之非鹼性玻璃，係使用作 爲支撐基底，且如第十六項至第二十二項中任一項之發明 的薄膜電晶體係使用作爲主動矩陣式液晶顯示設備之周邊 電路，或圖素之驅動元件。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 Γ iff 1 i— 3 r , n n ϋ· n an 1_1 1- fl · -14- 478003 A7 B7 五、發明說明（12) 如本發明之第三十項之發明，係爲一種製造包含主動 矩陣式液晶顯示顯示設備之半導體設備，其中該薄膜電晶 體係使用作爲圖素之驅動元件，或一周邊電路，其中該方 法之特徵在於具有熔點低於7 0 0 °C之非鹼性玻璃，係使 用作爲支撐基底，且製造第二十七項之薄膜電晶體之方法 ，係應用於主動矩陣是液晶顯示設備之薄膜電晶體之製造 〇 如本發明第三十一項之發明，係爲一種具有主動矩陣 式液晶顯示設備之半導體設備，其中一薄膜電晶體係使用 作爲圖素之驅動元件，且在圖素中之一單一儲.存電容之某 一個電極係將半導體薄膜形成於與薄膜電晶體之作用層相 同之層中，其中該半導體設備之特徵在於具有一熔點低於 7 0 0 °C之非鹼性玻璃，係使用作爲支撐基底，且形成單 一儲存電容之某一個電極於主動矩陣式液晶顯示設備圖度 中之半導體薄膜，具有在4 0 nm至1 0 0 nm之範圍的 膜厚度，該表面之平均粗糙度係小於5 n m ;且結晶顆粒 之平均大小係大於5 0 0 n m · 如本發明之第三十二項之發明’係爲一種包含主動矩 陣式液晶顯示設備之半導體設備，其中薄膜電晶體係使用 爲圖素之驅動元件，且在圖中中之單一儲存電容之某一個 電極係將半導體薄膜形成於該薄膜電晶體之作用層相同之 層中，其中該半導體設備之特徵在於具有熔點低於7 0 0 t之非鹼性玻璃，係使用作爲支撐基底，且形成單一儲存 電容之某一個電極於主動矩陣式液晶顯示設備之圖素中之 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注咅？事項再填寫本頁)
·ϋ 1 a^i 1 an emmma 一δ,、a ϋ ·1 ϋ ·ϋ ϋ ϋ H - 經濟部智慧財產局員工消費合作社印製 -15- 經濟部智慧財產局員工消費合作社印製 478003 A7 B7___ 五、發明說明（13) 半導體薄膜，係具有40nm至l〇〇nm之厚度；表面 之平均粗糙度係小於5 n m ;而結晶顆粒之平均大小係大 於5 0 0 n m，其中當任意結晶顆粒之表面積係以S η表 示且在任意結晶顆粒之表面上的圓周長度以L η表示，則 至少超過5 0 %之結晶顆粒滿足等式L η ^ 4 7Γ R η，其 中 Rn^ (Sn/;r) 1/2。 如本發明之第第三十三項之發明，係爲一種含有主動 矩陣式液晶顯示設備之半導體設備，其中薄膜電晶體係使 用作爲圖素之驅動元件，而在圖素中之單一儲存電容之某 一電極係將半導體薄膜形成於與薄膜電晶體之作用層相同 之層中，其中該半導體設備之特徵在於具有一熔點低於 7 0 0 °C之非鹼性玻璃，係使用作爲支撐基底，且形成單 一儲存電容之某一個電極於主動矩陣式液晶顯示設備圖度 中之半導體薄膜，具有在4 0 nm至1 〇 〇 nm之範圍的 膜厚度，該表面之平均粗糙度係小於5 n m ;且結晶顆粒 之平均大小係大於5 0 0 n m，其中當任意結晶顆粒之表 面積係以S η表示且在任意結晶顆粒之表面上的圓周長度 以L η表示，則至少超過5 0 %之結晶顆粒滿足等式L η €4疋1111，其中1^11=(311/7：)1/2，且進一步當 觀察位於結晶半導體薄膜之任意切面結晶結構時，至少超 過7 0 %之結晶顆粒係連續自介於半導體層以及基層之間 的介面而延伸至半導體表面而在不會在某些點上不連續。 如本發明之第三十四項之發明，係爲一種含有主動矩 陣式液晶顯示設備之半導體設備，其中薄膜電晶體使用於 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------裝------，一—訂---1------ (請先閱讀背面之注意事項再填寫本頁) -16- 478003 A7 B7 五、發明說明（14) (請先閱讀背面之注意事項再填寫本頁) 圖素之驅動元件，而在圖素中之單一儲存電容之某一個電 極係將半導體薄膜形成於與薄膜電晶體之作用層相同之層 中，其中該半導體設備之特徵在於該具有熔點低於7 0 0 °C之非鹼性玻璃係使用作爲支撐基底，且形成該單一儲存 電容之某一電極之半導體薄膜係爲如第四項至第九項中任 一項之半導體薄膜。 如本發明之第三十五項之發明，係爲製造含有主動矩 陣式液晶顯示設備之半導體設備之方法，其中一薄膜電晶 體係使用爲圖素之驅動元件，而在圖素中之單一儲存電容 之某一個電極係將半導體薄膜形成於與薄膜電晶體之作用 層相同之層中，其中該方法之特徵在於該具有熔點低於 7 0 0 °C之非鹼性玻璃係使用作爲支撐基底，且如第十項 至第十五項中任一項之製造半導體薄膜之方法，係使用於 製造形成單一儲存電容之某一電極於該圖素之半導體薄膜 中〇 經濟部智慧財產局員工消費合作社印製 如本發明之第三十六之方法，係爲一種製造如係時至 十五項以及二十七至三十項或三十五項中任一項之製造半 導體薄膜或半導體設備之方法，其中該方法之特徵在於該 半導體薄膜或半導體設備係使用一設備而製造，在該設備 中係至少將形成一半導體薄膜之膜形成設備與雷射結晶設 備相互連接，該連接係藉由具有真空設備之傳送設備而執 行。 除了第十至第十五項，第二十七至第三十項或第三十 五項之製造半導體薄膜或半導體設備之方法之外，如本發 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -17- 478003 A7 B7 五、發明説明（i]b (請先閱讀背面之注意事項再填寫本頁) 明之第三十七項之發明，係爲一種製造半導體薄膜或半導 體設備之方法，其特徵在於該半導體薄膜或半導體設備之 製造係藉由每個具有真空設備之傳送設備，而至少將作爲 形成半導體薄膜之膜形成設備、作爲形成絕緣膜之膜形成 設備以及雷射結晶設備予以互相連接之設備而製造。 如本發明之第三十八項之發明，係爲一種製造半導體 薄膜或半導體設備之方法，其特徵在於傳送設備之大氣壓 係爲成在低於1 〇 — 5 tor r之真空或在像是氮、氖、氦、 氬等之頓氣中。如本發明之第三十九項之發明，係爲一種 製造半導體薄膜或半導體設備之方法，其特徵在於該半導 體薄膜或半導體設備係使用一混同（in-line)式設備而製 造，該設備中至少作爲形成一半導體薄膜之部分的膜、一 雷射結晶部份以及傳送部份係置於單一艙室中。 圖形之簡要敘述 圖1係解釋本發明所製造出之多晶矽薄膜之平面結構 以及切面結構之圖。 經濟部智慧財產^員工消費合作社印製 圖2係解釋當表面形式藉由二維分解結構而分析時， 之計算表面平均粗糙度之方法的圖。 圖3係展示本發明之製造多晶矽薄膜之方法之製造程 序所使用之雷射結晶設備以及膜形成設備之結構圖。 圖4係賊是本發明之多晶矽製造程序之圖。 圖5係展示設置結晶顆粒邊界之半導體薄膜之製造程 序之圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -18- 經濟部智慧財產局員工消費合作社印製 478003 A7 B7 五、發明說明（16) 圖6係當將本發明應用於半導體裝置之製造時之混同 式半導體薄膜製造設備之結構圖。 圖7係解釋本發明之製造多晶矽薄膜之方法之製造程 序之圖。 圖8係本發明之多晶矽薄膜電晶體之閘極電壓比上汲 極電流特性，對照藉由習知製造方法所製出的薄膜電晶體 之比較圖。 圖9係一電路圖，展示本發明之主動矩陣式液晶顯示 設備之實施例之鍵構圖。 圖1 0係展示本發明之主動矩陣式液晶顯示設備之實 施例中之單一圖素之平面結構之圖。 圖1 1係展示本發明之主動矩陣式液晶顯示設備之實 施例之單一圖素之切面結構之圖。 圖1 2係展示在主動矩陣式液晶顯示設備之平面結構 以及切面結構之圖，在該設備中本發明之多晶矽係使用爲 圖素之單一累積電容之單一側的電極。 圖1 3係展示本發明所採用之包含液晶顯示設備之周 邊電路之結構的圖。 圖1 4係展示本發明之雷射照射方法之例子的圖。 圖1 5係展示本發明所採用之包含液晶顯示設備之周 邊電路中之薄膜電晶體之實施例的結構。 圖1 6係爲展示本發明所採用之太陽能電池之切面圖 〇 圖1 7係展示當採用本發明而製造太陽能電池時之半 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公董） (請先閱讀背面之注意事項再填寫本頁) ----訂---------. -19- 478003 A7 B7 五、發明説明 17 導體薄膜製造設備之實施例之結構圖。 元件對照表 1 玻璃基底 2 基極絕緣膜 3 非晶矽膜 4 激光雷射光束 5 多晶矽 6 多晶矽 7 閘極絕緣膜 8 閘極電極 9 源極區 10 汲極區 11 相互層絕緣膜 12 源極電極 13 汲極電極 14 相互層絕緣膜 15 圖素電極 16 T N式液晶 17 玻璃基底 18 黑色矩陣 19 相對電極 2 0 極化板
Id 大的突出物 2d 包含區域 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閲請背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 -20- 478003 A7 B7 8 a 8 b 五、發明説明（ 本發明之TPT移動率3 0 0 err 習知FTT移動率=140cm2 真空泵 聚光鏡 均化器 3 b 3d 3 f 1 )平面 機械手臂 反射鏡 雷射振盪器 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) d (1-1 6 a R F 振 湯 器 6 b R F 振 盪 器 6 c 分 劃 6 c 位 送 機 器 人 6 e 基 底 6 f 真 空 泵 6 g 雷 射 結 晶 部 份 6 h 半 導 體 膜 形 成 部 份 6 i 絕 緣 膜 形 成 部 份 6 j 基 底 6 k 基 底 載 入 艙 室 6 1 門 6 m 真 空 泵 1 2 a 汲 極 線 1 2 b 共 同 域 1 2 c 信 號 儲 存 電 容 器 1 2d 閘 極 線 氧化矽 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 478003 A7 B7 五、發明説明（ 1 2 f 13a 13b 13d n形多晶矽 週邊電路部份 顯示部份 介面電路 基底 經濟部智慧財產局員工消費合作社印製 4 a 非 結 晶 狀 態 1 4 b 5 a 週 邊 電 路 C Μ 〇 S 5 b 圖 表 轉 動 a — S i T F T 5 c 共 同 電 極 1 ! 5 d 6 a 光 線 L ( 3 b 6 c I Τ 〇 6 d P 型 多 晶 矽 6 e 本 質 多 晶 矽 6 f η 型 多 晶 矽 6 g 鉛 7 a 鈴 基 底 膜 之 整 滾 7 b 太 陽 能 電 池 膜 之 整 滾 7 c I Τ 〇 標 的 7 d I Τ 〇 膜 形 成 部 份 7 e §π 基 底 7 f 結 晶 部 份 7 g Ρ 型 a — S i 膜 形 成部 份 7 h i 型 a — S i 膜 形 成部 份 7 i η 型 a — S i 膜 形 成部 份 保護膜 玻璃 記憶體 k± 曰 細曰曰 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 4 478003 A7 B7 五、發明説明（） 18 較佳實施例之詳細描述 本發明之較佳實施例將參考附圖而解釋。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 初始，採用本發明而製造多晶矽薄膜之實施例將參考 附圖而解釋。圖1 A以及1 B係爲展示藉由本發明之方法 而在一玻璃基底1以及較低基底絕緣膜2上形成多晶矽 1 a之結晶結構之平面圖以及切面圖。圖1 C以及1 D係 爲展示藉由習知雷射結晶方法所製造出之具有平均結晶顆 粒1 b大小爲2 1 0 n m之多晶矽之結晶結構。兩個多晶 矽之膜厚度係皆爲6 0 n m。由本發明之該多晶矽之平面 結構可知，平均結晶顆粒之大小係爲530nm，而由圖1 B 之切面圖可知，該突出物係很難在結晶顆粒邊界1 c上產 生。另一方面，在習知多晶矽之製造方法中，具有在高度 位準上等於膜厚度之突出物係在結晶顆粒邊界上形成。在 本發明中，結晶顆粒之大小係以圖樣之大小而界定，其周 邊在當多晶矽之表面以SECCO鈾刻溶液處理，以選擇性 將結晶顆粒邊界蝕刻時，而被經蝕刻之顆粒邊界所圍繞。 此圖樣可使用像是掃瞄電子顯微鏡（SEM )、原子力顯微 鏡（AFM )、掃瞄通道顯微鏡（STM )等之分析機構而觀 察。進一步，每個結晶顆粒之顆粒大小，係藉由在大小上 等於每個結晶顆粒之面積之圓形大小而界定，且包含m個 結晶顆粒之任意區域之平均結晶顆粒大小（該面積係爲S )係以如下等式而界定。在本發明中，當使用SEM時’ 得到平均結晶顆粒大小之區域的面積S，係藉由結晶晶粒 之面積和而界定，每個該顆粒係經放大而光照相’而檢查 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -21 - 478003 Α7 Β7 五、發明說明（19) (請先閱讀背面之注意事項再填寫本頁) 結晶顆粒之大小，且每個該顆粒精光照相而使得整個顆粒 邊界係落於可視範圍，而不會落於可視範圍之外。當可多 數個可視範圍時，該區域之體積S係藉由結晶顆粒之總面 積之總和而界定，而每個顆粒係介於在整個顆粒之個別可 視範圍內。當使用A F Μ或S T Μ時，該區域之面積S係 由結晶顆粒之面積和而界定，而每個顆粒之整個顆粒邊界 ，係落於任意測量範圍之中。 1 a 二 2 ( (S/m)/；r) 1/2 經濟部智慧財產局員工消費合作社印泣 在本發明中，每個結晶顆粒之形狀，係爲不規則，因 爲多晶矽係藉由雷射結晶而形成。然而，因爲該多晶矽於 熔化矽結晶時而係在平行於該基底之方向上而自所產生之 籽晶（s e e d )而同位素增長，所以多晶矽結晶之形狀不會 變成複雜之樹枝狀結晶，該樹枝狀結晶可藉由固態增長方 法而形成於多晶矽中。在以S E C C〇鈾刻溶液而處理多 晶矽之表面之後，藉由對於結晶顆粒之觀察，可知根據本 發明之多晶矽，至少超過5 0 %之結晶顆粒滿足關係式 Ln$47rRn。此處，Rn = { h η / π ) 1/2，S π 係爲任意結晶顆粒之表面積，而L η係爲任意結晶顆粒之 表面的圓周長度。由上述關係中，可知根據本發明之多晶 矽之結晶顆粒邊界之體積係小於藉由固態增長所製出之多 晶矽，且係由非由上述關係式所生之結晶顆粒所構成，而 根據本發明之多晶矽係爲具有在每個的整個矽膜有一小瑕 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -22- 經濟部智慧財產局員工消費合作社印製 478003 A7 B7_ 五、發明說明（20) 疵密度之高品質結晶半導體。進，藉由使用傳送電子顯微 鏡（T E Μ )而觀察本發明之多晶矽之橫切面，可發現超 過所有結晶顆粒之7 0 %之顆粒，係連續自介於半導體層 以及半導體表面之基層之間之介面處而延伸，而不會在其 中點有不連續。因爲在膜中有少數區域，其多數個結晶顆 粒係在膜厚度之方向上而堆疊，根據本發明之多晶矽係具 有較少由於結晶顆粒在基底之側方向延伸所造成之瑕疵之 高品質多晶矽。藉由使用原子力顯微鏡（A F Μ )而觀察 半導體膜表面之測量，可知該表面之平均粗糙度係爲2 n m。此處，本發明之表面平均粗糙度，係指數學上的平 均粗糙度（R a )，而在三維分析半導體之表面形事實， 該表面之平均粗糙度係爲將由表面形式之二次曲面表面所 圍繞之部分以及在表面形式之平均位準之平面之體積，除 以所測量之面積之値。在本發明中，當具有三維分析表面 形式之像是A F Μ之分析機構時’係使用一掃瞄通道電子 顯微鏡（S Τ Μ )或類似者，以分析一經量測之面積，該 所量測面積係爲具有面積大於以分析機構所分析之分析限 制區域爲大之半導體表面之任意區域。另一方面，當分析 半導體之二維橫切面結構之表面形式時，表面之粗糙度係 爲將由表面形式之二次曲面所圍繞之部分與在表面形式之 平均位準之線的區域，除以該所量測之長度，如圖2所示 。該橫切面結構可藉由T R Μ或高解析杜掃猫電子顯微鏡 (S ΕΜ)而觀察。進一步’該橫切面結構可藉由單次而 掃瞄A F Μ或S Τ Μ之測量針而觀察得。在本發明中’當 本紙張尺度適用中國國家標準（CNS)A4規格m〇 X 297公釐） ----------Λ裝--------訂-------ΙΦ (請先閱讀背面之注意事項再填寫本頁) -23- 478003 A7 ___B7____ 五、發明説明（） 21 (請先閱讀背面之注意事項再填寫本頁} 像是S F Μ或S T Μ之電子顯微鏡係使用作爲分析機構時 ，作爲計算平均粗糙度之量測長度之區域係爲觀測區域或 在放大之電子顯微鏡之多數個觀測區域，其可計算該粗糙 度。當使用A FM或S ΤΜ時，該量測常務係爲具有大於 分析限制長度之長度之半導體表面之任意區域。在本發明 中，計算該平均粗糙度之方法可使用計算三維形成之方法 或者係計算橫切面形式之方法，兩者之一，而得。使得該 平面之平均高度爲X - Y平面，該縱向方向係爲Z軸，而 所量測表面形式之曲線爲z二f ( X，y )，其係當觀察 三維形式，該平均粗糙度R a可藉由以下等式而表示。
Ra = (l/(Lx · Ly)) X 5 Lx〇 J Ly〇 f(x,y)dxdy 其中L x係爲在X方向之量測長度，而L y係爲在Y 方向上之量測長度。 經濟部智慧財產局員工消費合作社印製 另一方面，使該線之平均高度係爲X軸（2 a )，縱 向方向爲Y軸，而量測表面形式之曲線爲y二f ( X )( 2c)，其係當觀察橫切面，該平均粗糙度Ra可以如下 等式而表示°
Ra = (l/Lx) X S Lx〇 f(x)dx, 其中L x係爲在X方向上之量測長度（2 b )。 進一步藉由以X射線繞射儀（diffractometry )，可知 該矽膜之結晶平面係定位在主要之（1 · 1 · 1 )平面。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ' -24- 經濟部智慧財產局員工消費合作社印製 478003 A7 B7______ 五、發明說明（22) 本發明之多晶矽對於薄膜電晶體之作用層以及太陽能電池 之半導體層係非常有用，因爲該結晶顆粒之大小係有 5 3 0 nm之大，而該粗糖度係爲2 nm，於是，該太陽 能電池之薄膜電晶體之效能可藉由使用多晶矽而改進。 以下解釋本發明之製造多晶矽膜之方法。如圖3 A所 示，在使用本發明之半導體薄膜製造設備時，可建構一基 底載入艙室L，一絕緣膜形成艏室R 1，一本質（intrinsic )半導體膜形成艙室R 2以及雷射處理艙室L A，而環繞 於由基底傳送機器人以及真空泵所構成之傳送艙室.T，並 連接至傳送艙室T。一基底可在不經由傳送艙室T而暴露 於介於每個膜形成艙室以及雷射處理艙室之間的大氣壓中 ’該傳送艙室T之真空位準係維持在大於1 〇 一 5之torr 下。本發明之多晶矽膜係可藉由設備佈置而建構，該佈置 包括混同設置一基底載入艙室L，一絕緣膜形成艙室R 1 ，一本質半導體膜形成艙室r 2以及雷射處理艙室L A， 而由基底傳送機器人以及真空泵所構成之傳送艙室T係沿 著四個艙室而建構，如圖3 B所示。 初始’具有3 0 〇 n m之厚度而以氧化矽所形成之基 底絕緣膜2 ，係使用原矽酸四乙酯（τ E〇S )以及將氧 氣作爲未處理的（r a w )材料之電漿輔助化學蒸汽沈積 (P E C V D )而將基底保持在低於3 5 〇 °C之下的溫度 中。接著，具有厚度爲3 5 nm以及膜之結合氫氣濃度爲 / %的非晶砂膜3 ’被形成，其係使用單一*砂院且以氣氣 作爲未經處理之材料而置於本質半導體膜形成艙室R 2而 木紙張尺度適用中國國豕標準（CNS)A4規格（210 X 297公餐） (請先閱讀背面之注意事項再填寫本頁) 裝 tr---------· -25- 478003 A 7 B7 五、發明説明（攻 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 將基底之溫度保持在4 0 0 °C之下，如圖4 B所示。接著 ，該玻璃基底1係自本質半導體膜形成艙室，經過傳送艙 室丁而傳送至雷射處理艙室L A，而保持於真空中。在該 雷射處理艙室中，該基底溫度使用一加熱器而保持在 3 5 0 °C。之後，如圖4 C所示，一多晶矽5係藉由照射 Xe - C 1激光器光束4而成形，該光束4藉由選擇一照 射間距而形成光束形狀，使得之前的雷射光束以及之後之 雷射光束相互重疊有9 0 % ( —照射間距係等於將雷射照 射執行於任何位置十次），而逐步將雷射光束之能量密度 自 200(4&)，300(朴）而增加至38〇1^/(：1112(4(：)。因爲該雷 射光束係以多重步驟而照射，該非晶矽膜3係經去氫，而 被照射於低能量之雷射光束。因此，該非晶矽膜3可被結 晶而不會損壞該膜，甚至當所混合之膜中氫氣濃度係低於 1 0 %，而雷射照射之所必須之雷射步驟係約爲三個或更 少。因此，可縮短製造時間，而於是可增加產能。在完成 雷射照射之後，玻璃基底1係自雷射光束處理艙室L A而 經過傳送艙室T而傳送至本質半導體膜形成艙室R 2。之 後，如圖4 D所示，具有厚度爲25nm以及膜中經結合之 氫氣濃度在7 %之非晶矽膜而形成，而使用單矽院以及將 氫氣作爲未經處理之材質於該本質半導體膜形成艙室R 2 中，而將基底保持在低於4 0 0 °C之溫度下。接著，該玻 璃基底1係自本質半導體膜形成艙室R 2而經過傳送艙室 丁而傳送至雷射處理艙室L A，而保持在真空中。之後， 如圖4 E所75，一大顆粒大小多晶砂6之形成係藉由照射 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -26- 478003 A7 _ B7 五、發明説明（） 24 (請先閲讀背面之注意事項再填寫本頁) X e - C 1激光器光束4而成形，該光束4藉由選擇一照 射間距而形成光束形狀，使得之前的雷射光束以及之後之 雷射光束相互重疊有90%，而逐步將雷射光束之能量密度 自200,3 00而增加至520Mj/cm2(4d)。而完成多晶砂之製造 。如上述，根據本發明，其可形成具有膜厚度在60nm、5 30nm之結晶顆粒之平均大小以及平均表面粗糙度在2nm 於一經濟玻璃基底上之高品質多晶矽膜。於是，可減少高 品質之多晶矽之製造成本。 經濟部智慧財產局員工消費合作社印製 以下描述本發明之雷射結晶機構。本發明人發現具有 5 n m以下之平均表面粗糙度以及小突出物以及平均結晶 顆粒大小大於3 0 0 n m時之多晶矽膜，可藉由在具有低 於4 0 nm之膜厚度之大氣壓矽膜中而自低能量而至高能 量而在三個步驟中而照射雷射光線而製造出。此原因在於 ，在第三步驟中之雷射照射時之結晶增長主要係藉由具有 1 0 0至2 0 0 n m大小之顆粒大小之溶化結合結晶顆粒 之第二顆粒增長之結晶增長，該1 〇 〇至2 0 0 nm之顆 粒大小之產生係藉由熔化之同位素增整以及藉由雷射照射 之凝固，直到第二步驟，而非將第三步驟中之雷射照射時 之結晶增長之在產生突出物之側方向上之熔化矽之結晶增 長。被結晶之第一層之非晶矽3係爲薄至3 5 n m之膜， 而具有在表面平均粗糙度爲5 nm以及4 0 0 nm之平均 結晶顆粒大小之第一層之多晶矽5，係藉由本發明之第三 步驟照射之雷射光束結晶方法而形成。當第二層之雷射光 束結晶形成時，第一層之膜係已經被結晶爲多晶矽，而接 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -27- 478003 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（25) 著該熔點變得較非晶矽爲高。因此，於第二層之雷射光束 結晶時之第一層之非晶砂5之熔化區，係與第二層之砂的 邊界區相鄰。在第二層之非晶矽之膜厚度係爲2 5 n m， 而於是當第二層之雷射結晶時，該熔化之矽，係爲第二層 之整個矽，以及僅爲在第一層之矽之上層之非常薄之區。 因此，於第二雷射結晶時，熔化之砂厚度係較於第一雷射 照射而熔化之矽的厚度爲薄。應考慮，該半導體薄膜之顆 粒大小係可藉由以多次之雷射照射而與相鄰結晶顆粒熔化 結合所造成之第二顆粒增長而變得較大，而該半導體薄膜 之厚度變得較薄。該理論上之解釋係如應用物理論文第 44冊，第6號，19894，第602頁。在較低層之 非熔點多晶矽5係藉由與熔化之矽接觸以及雷射光線之吸 收之熱傳導而上昇至1 〇 〇 〇°C或更高。因爲當上層之熔 化之矽被結晶時，此部份係作爲空氣筒（r e s e r v 〇 i r )，該 冷卻速度下降，而於是結晶速度減少以形成具有平均結晶 顆粒大小爲5 3 0 n m之大顆粒尺寸之多晶矽6 ·此顆粒 大小係大於2 1 0 n m之平均結晶顆粒大小，該大小係藉 由具有厚度等於類似於傳統方法之第一層以及第二層之矽 膜厚度和之6 0 n m之單一非晶矽膜予以雷射結晶而得。 爲了改進熱空氣筒之效果，最好是，第一層之矽的厚 度係設定爲大於第二層之矽的厚度。進一步因爲當辦半導 體層係在高於6 0 0 °C之高溫下時，藉由將與相鄰之結晶 顆粒相熱結合而增長第二顆粒，甚至當半導體層不熔化時 ，由於第二顆粒增長而造成在第一層之熱多晶矽之結晶顆 木紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -28- -----------裝—^------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 478003 A7 B7__ 五、發明說明（26) 粒增長以及介於第一層之增長結晶顆粒以及藉由固態結晶 所增長之結晶顆粒之間的熔化結合係同時發生。結果，在 所產生之大顆粒大小之多晶矽6中，至少超過7 0 %之結 晶顆粒，連續自介於半導體層以及基絕緣層2之間的介面 而延伸至半導體表面而不會有中間點之不連續。結果，因 爲結晶顆粒在膜厚度方向上重疊之處的比率減少，由於在 多晶矽處之結晶顆粒邊界所造成之瑕疵數目變小，而於是 該半導體之特性可被改進。進一步，因爲在第一以及第二 層之結晶顆粒增長之機制係爲藉由上述之結晶顆粒之熔化 結合之第二顆粒增長，其在側方向上係不增長，以產生在 該表面上之突出物，於雷射結晶時所產生之突出物高度變 得較藉由將具有厚度等於類似於傳統方法之第一以及第二 層之矽膜厚度之總和之單一非晶矽層予以雷射結晶所得之 突出物之筒度爲低，於是其可壓制在多晶砂表面之不均句 性之發生。進一步，儘管該突出物係形承載第一層之多晶 矽中’該突出物在當第二層之非晶矽被雷射結晶時而在第 一層之多晶矽中熔化，因爲該突出物之結晶品質不佳且該 熔點係與非話音一樣的低。因此，位於表面上之突出物係 被壓制而成爲整個多晶矽膜，而使該表面均勻。結果，根 據本發明所製造出之多晶矽之表面之平均粗糙性爲2 n m ’而該均勻性增加將該多晶矽應用於許多種類之半導體裝 置（像是薄膜電晶體等以及如下所述者）之應用。上述實 施例之多晶矽6之膜厚度係爲6 0 n m。然而，假如該多 晶矽6之膜厚度係低於4 0 n m，之膜厚度係低於4〇 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公爱) (請先閱讀背面之注意事項再填寫本頁) ▼•裝--------訂-------!φ. -29 - 478003 A7 B7 五、發明說明（27) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 n m，則小量含在基玻璃基底1以及基絕緣膜2中之金屬 離子以及氧氣、氮氣、碳雜質於雷射照射而加熱而擴散至 多晶矽6 ，因而不但在多晶矽之較低部份且在其較高部份 減少其膜之品質。因此，6 0 n m之厚度係較佳。優點在 於控制該膜厚度且最好經由應用至像是薄膜電晶體之半導 體裝置中，該多晶矽6之膜厚度係大於4 0 n m。另，關 於膜厚度之上限，於製造像是薄膜電晶體或液晶顯示設備 之半導體裝置時，關於將金屬或絕緣物附在於島形多晶矽 6之所覆蓋之矽的步驟的特性觀之，該薄膜厚度係低於 1 0 0 n m。此上限並不適用於當將多晶矽應用於需要像 是太陽能電池等之厚半導體膜之半導體設備時之情形。在 本發明中，藉由重複形成非晶矽膜以及藉由照射雷射光線 而結晶非晶矽膜至少兩次，具有膜厚度大於4 0 n m小於 1 0 0 n m之膜厚度、均勻表面以及大結晶顆粒大小之多 晶矽可被簡易的製造。第一層之非晶矽之膜厚度以及第二 層之非晶矽之膜厚度，在上述之實施例中係分別設定在 3 5 nm以及2 5 nm，但是並不固定於該値。假如第一 層之膜厚度第厚於第二層之膜厚度，則第一層以及第二層 之總厚度係大於4 0 n m，則膜厚度之値可根據每個半導 體以及提供半導體之半導體設備之種類而變化。因爲在本 發明中，該基底係自膜形成艙室而傳送雷射處理艙室並保 持真空，使得氧化矽之集中峰値不存在於第二層之非晶矽 之膜形成之第一層之非晶矽5之表面，接著於將第二層之 #晶砂雷射結晶時，藉由在熔化之矽氧原子擴散而被減損 木紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -30- 478003 A7 ______B7 五、發明説明（） 28 (請先閱讀背面之注意事項再填寫本頁) 。當然，氧氣之非集中峰係存在於多晶矽中。此外，因爲 無氧化矽層存在於第二層之多晶矽5之表面，於是氧原子 於雷射結晶而熔化時，不會自表面而至內側而擴散，而改 進多晶矽之特性。如上述，根據本發明，可形成具有4 0 nm、平均表面粗糙度爲2之均勻表面、結晶顆粒之平均 大小爲5 0 0 nm且具有在經濟玻璃基底上之膜之較少氧 濃度之良好半導體特性。 雖然上述在矽膜上之氧化矽基膜之實施例係爲均勻膜 ’該基膜之形狀可經由光石版印刷以及濕的與乾的蝕刻之 方法而圖樣化。如圖5 A以及5 B所示，提供一 1 〇 nm 之步階（s t e p ) ( 5 a )於以氧化矽膜所製之氧化矽 膜所製之基極2上，而經由上述之相同製程而藉由 PECVD以及雷射結晶而形成非晶矽膜。之後，本發明人 發現，結晶顆粒邊界係在如圖5 C所示之步階部份而製造 。進一步，經發現在與位於該步階之低部之基極絕緣膜上 之步階相接觸之結晶顆粒係主要定位於（1 ，1 ，0 )平 面或（1，0，0) (5 c)平面。雖然發生此些現象之 經濟部智慧財產局員工消費合作社印製 原因尙不可知，但是對於損害多晶矽之電特性之產生該結 晶顆粒邊界之位置，可藉由改變該基極絕緣膜之形狀而控 制。藉此，可得到具有平均結晶顆粒大小超過5 0 0 n m 以及設置至少一部份的結晶顆粒邊界（5 b )的平均表面 粗糙度爲2 n m之一高品質多晶矽。 進一步，因爲在本發明中，以雷射結晶而將基底加熱 ，在介於結晶處理以及半導體薄膜形成處理之間的傳送之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) ~~ -31 - 478003 A7 _____ B7 五、發明說明（29) (請先閱讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印裂 後的基底加熱時間可予以縮短。因此，可增進製造結晶半 導體薄膜之產能。進一步，因爲於雷射結晶時藉由加熱基 底可減緩由於雷射照射所熔化之半導體的冷卻速度，結晶 半導體薄膜之結晶顆粒之大小可變大，而於是改進該結晶 之品質。雖然在本實施例中，雷射結晶時之基極絕緣膜之 膜形成溫度、非晶矽之膜形成溫度以及基座溫度，係分別 爲3 5 0 °C、4 0 0 °C以及3 5 0 °C，其可能使此些溫度 不固定，而可根據目標半導體設備之效能或半導體或絕緣 膜之膜品質而變化。然而，當玻璃基底使用作爲基底，且 使用矽作爲半導體，此些溫度最好係設定在介於2 0 0 °C 以及5 0 0 °C之間的値中。在本實施例所使用之製造多晶 矽之設備中，每個膜形成艙室以及雷射結晶艙室以及基底 載入艙室，係與由基底傳送機器人以及真空泵所構成之傳 送艙室T相接觸，如圖3所示。然而，根據本發明之多晶 矽可藉由混同類型之半導體製造設備所製造，該混同類型 之製造設備係將每個膜形成零件、雷射結晶零件以及傳送 零件建構於一單一艙室中’如圖6所示。藉由使用低製造 成本之混同式半導體製造設備’裝備上之花費可減少，而 於是可以低成本而製造該半導體設備。在本實施例中’該 基底係藉由保持傳送系統於低於1 〇 - 5 torr之高真空下而 傳送。然而’該基底之傳送可在像是氮氣、氦氣、氖氣、 氬氣等惰性氣體之大氣壓力下而傳送’因爲本發明要求該 自然氧化膜在形成非晶矽膜之後或在將非晶矽予以雷射結 晶之後不形成於該砂表面1在惰性氣體之大氣壓力下 -32- 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 478003 A7 _____ B7 五、發明說明（3G) 之傳送可得到真空環境下傳送之效果。 在上述實施例中，該X e - c 1激化器雷射係使用於 矽膜之結晶。然而各種像是K r 一 F激化雷射、一 A r -F激化雷射等之激化雷射或像是a r離子雷射之連續波雷 射等、或像是電子光束之能量雷射等，可使用於結晶，而 不論其種類，只要其可將矽膜結晶。 進一步，在上述實施例中，本發明係應用於非晶矽。 在上述實施例中，本發明係應用於非晶矽。然而，本發明 係應用於精細結晶矽，多晶矽，滲入雜質矽，鍺化矽（ S i G e )，鍺（G e )等，而不論半導體之.種類，假如 其可藉由使用雷射而予以結晶。進一步，在上述實施例， 該膜形成設備係爲電獎輔助化學蒸汽沈積式（L P C V D )、一濺射式、一離子光束式、一原子光束式、一分子光 束式，一旋轉覆蓋式或蒸汽沈積式之膜形成設備，可被採 用’而不論其類型，只要其可連接至傳送艙室T以及可傳 送介於傳送艙室以及雷射處理艙室L A之間的基底，而不 會將該基底曝光於該大氣壓力，或保持真空。進一步，在 上述實施例，使用之基底係爲爲以玻璃所製。然而，可使 用像是由P〇 1 y imi de所製之基底之有機樹脂之基 底、聚醯胺或聚酯，假如該基極絕緣膜2以及非晶矽3之 膜形成溫度係減少至低於3 0 0 t之値。 本發明所使用之製造共平面式薄膜電晶體之第二實施 例，將於以下詳述。 如圖7 A所示，作爲薄膜電晶體之大顆粒大小之多晶 木紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) -33- 經濟部智慧財產局員工消費合作社印製 478003 A7 B7____ 五、發明說明（31 ) 矽6係藉由類似於第一實施例之方法而形成於具有基極絕 緣膜2之玻璃基底1之上。如圖7 B所示，在將多晶矽6 經由光石版印刷方法以及染料蝕刻方法而形成爲島形之後 ，藉由使用T E〇S以及氧氣作爲未經處理之材料而使用 電漿輔助化學蒸汽沈積方法，而將閘極絕緣膜7 .之後， 在藉由濺射方法而形成具有膜厚度爲2 5 0 n m之鈮（ N b )膜之後，閘極電極8係藉由光石版印刷方法以及染 料蝕刻方法而形成。接著，如圖7 C所示，在將雜質磷（ P)藉由離子植入方法而植入於與閘極電極8重疊之區域 之嘔，一源極區9以及一汲極區1 0係藉由使用電熱爐而 將基底加熱至5 0 0 t有兩小時而使該雜質激活（activate )而形成。之後，如圖7 D所示，在藉由使用丁 E〇S以 及氧氣作爲爲處理之材質而使用電漿輔助化學蒸汽沈積方 法而形成具有5 0 0 n m膜厚度之中間層絕緣膜1 1之後 ，接觸孔藉由光石版印刷方法以及染料蝕刻方法而形成。 最後，在藉由濺射而形成具有5 0 0 nm膜厚度之鉻-鉬 (C r - Mo )合金膜之後，源極電極1 2以及汲極電極 1 3藉由光石版印刷方法以及潮濕蝕刻方法而處理。因此 ，而完成薄膜電晶體。藉由使用具有具有大結晶顆粒大小 5 3 0 nm以及平均表面粗糙度爲2 nm之多晶矽而作爲 作用層，可製造具有相對於藉由傳統方法所製造之薄膜電 晶體在移動率之1 4 0 c m 2 / V · s爲進步許多之具有 3〇0 c m 2 / V · s。圖8係爲本發明之多晶矽薄膜電晶 體之値及電壓對應汲極電流特性，與藉由傳統方式製造之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝—^------訂--------- (請先閱讀背面之注意事項再填寫本頁) -34- 478003 A7 B7 五、發明説明（） 32 (請先閲讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 多晶矽之作用層之薄膜電晶體相比較之圖，其中該傳統方 式係藉由電漿輔助化學沈積方法而形成之具有6 0 nm之 薄厚度之非晶矽膜，在氮氣壓力下執行去氫處理而在 4 5 0 °C下加熱，並於之後將非晶矽予以雷射結晶。由該 圖中可淸楚得出，本發明之◦ N電流係藉由結晶顆粒大小 之增加以及作用層之粗糙度（突出物）之減少之效果，而 予以增加，因爲在該突出物之電場密度係由本發明之多晶 矽6之作用層之平均表面而壓抑，該閘極絕緣膜7之介電 崩潰電壓係大大的自4MV/ c m而增加至7MV/c m ，而改進電壓特性之容忍度，而亦改進熱載子之可靠度。 進一步，因爲閘極絕緣膜之厚度可變得較薄，即，相較於 傳統方法係低於8 0 n m，該薄膜電晶體可藉由低電壓而 驅動，而之後可減少使用該薄膜電晶體之半導體設備之功 率消耗。藉由使用本發明之多晶矽作爲薄膜電晶體之作用 層，可設定閘極絕緣膜之膜厚度以及作用層之膜厚度，使 得閘極絕緣膜之膜厚度比上作用層之膜厚度之比率，係爲 小於8 / 6之値。進一步藉由將閘極絕緣膜之膜品質予以 最佳化，該閘極絕緣膜之厚度可變得較薄，於是可藉由一 低消耗功率而驅動該薄膜電晶體。雖然上述實施例係解釋 本發明對於共平面式薄膜電晶體之應用，本發明可應用於 反向交錯式或一般交錯式薄膜電晶體，而不論該薄膜電晶 體之類型。 以下解釋採用本發明之薄膜電晶體之主動式矩陣式液 晶顯示設備之第三實施例。‘ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ~ -35- 478003 A7 __B7__ 五、發明說明（33) (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印S 圖9係爲本發明之主動式矩陣式液晶顯示設備之建構 實施例之電路圖。參考該圖，薄膜電晶體（T F T )係位 於建構於一矩陣中之多數個液體晶格（L C )，而每個液 體晶格係由T F T之切換操作而驅動。此處，閘極電壓係 接續施加至自排列於玻璃基底1之側方向上之T F T個別 閘極所導出之G 1至G Μ閘極線，以自一閘極至一閘極線 的啓動該閘極。另一方面，對於每個經啓動之閘極線之資 料電壓，係接續的施加至由排列在垂直方向之T F Τ個別 閘極所引導出之電極之閘極線D 1至D Ν，而送至每個液 體晶格。圖1 2 0係展示由一液體晶格以及一 T F Τ所構 成之單一圖素之平面結構之圖。進一步，圖1 1係展示圖 1 0之虛線X - X ’之切面結構。該圖素係以形成於汲極線 D之橫切點近處之T F Τ，以及閘極線G所構成，而液體 晶格經由源極電極1 2所連接至T F Τ。該T F Τ之切面 結構係幾乎等於第二實施例之切面結構。該結構可藉由在 第二實施例之製造方法而得，但是具有以下所述之不同點 。在形成源極-汲極區域之離子植入，係分開執行兩次’ 而具有較少雜質濃度之區域滲入汲極（L D D )係位於與 作用層接觸之源極-汲極區域中，以減少〇F F電流。進 一步，該閘極線G係藉由處理膜形成以及與閘極電極8 — 起處理之蝕刻而處理。以一 S 1 Ν所製之相互層絕緣膜 1 4係在形成源極以及汲極電極1 2，1 3.之後而形成。 藉由以上處理，而對於源極電極1 2挖出一接觸孔，銦錫 氧化膜（I Τ 0 )晶形成以及圖樣化，而形成一圖素電極 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -36- 478003 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（34) 1 5 ·易於τ F T之像是液晶之部分，將解釋如後。丁 N 式液晶1 6係介於具有T F T形成其上之玻璃基底1以及 相對於該玻璃基底1之玻璃基底1 7 (相對基底）之間而 塡入。作爲切斷不必要之光線之黑色矩陣1 8，以及以 I T〇之相對電極1 9 ，係形成於相對基底之上。該液晶 係由介於相對基底1 7之相對電極1 9以及T F T基底之 圖素電極1 5之間的電壓所驅動，而一'影像係藉由一*個接 著一個圖素的改變顯示亮度而顯示於圖素之矩陣中。作爲 極化光線之極化板2 0係連接至每個玻璃基底1 ，1 7。 藉由將此二極化平面之極化軸予以相互正交或平行，而個 別得到一般更黑或一般更白之顯示模式。作爲極化液晶之 極化膜2 1係施加至與液晶接觸之表面上，即，施加至相 互層絕緣膜1 4以及在玻璃基底1側之圖素電極之表面上 ，以及施加置在相對基底1 7側之相對電極之表面上。在 施加該極化膜之後，極化膜之表面係藉由拋光方法之處理 ，而增加作爲將液晶分子定向於極化膜之同位素。光線之 背光係設置於基底1側，以得到顯示器之亮度。藉由使用 本發明之上述而製造T F T以驅動主動式矩陣式液晶顯示 設備之顯示部份圖素之元件，該T F T可以做得較小’因 爲作用層多晶矽之顆粒大小係爲大，且移動率係爲大。因 此，增加圖素之開口率，於是背光之功率可減少該數量’ 因此，液晶顯示設備之低功率消耗可得到。進一步’因爲 T F T作用層之表面係爲均勻’而使突出物移除’而使閘 極絕緣膜之厚度變得薄於8 0 n m。因此，該T F T可由 表纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -37- -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 478003 A7 B7 五、發明説明（） 35 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 一低電壓所驅動，於是可得到液晶顯示設備之低功率消耗 。進一步因爲該表面係爲平均，而於是在多晶矽內側之特 性係變得均勻，而移除由於多晶矽T F T之特性之不平均 知顯示瑕疵。如圖12之平面圖A，以及由該平面圖之虛 線X-X’之平面之切面圖所示，當圖素之信號儲存電容之 形成係藉由以將磷於相同於作用層之多晶矽6之層中滲入 至多晶矽而形成之η形多晶矽，以及將由金屬薄膜所形成 之共同接線於閘極接線之相同層，予以疊置（sandwiching )而形成，假如使用本發明之多晶矽，氧化矽膜之膜厚度 可爲薄，因爲表面之非均勻度係非常小，而於是不會有由 於在突出物之電場密度所造成之介電崩潰的發生。結果， 介於電極之間的距離，信號儲存電容器之電容係減少，而 於是可減少電極之區域，而圖素之開口率可增加。於是， 液晶顯示設備之低功率消耗可藉由將背光之亮度減少而得 到。進一步，藉由建構作爲使用如圖1 3A所示之TFT 而驅動顯示部份，可藉由移除驅動器L S I而製造具有周 邊電路之低成本以及經定爲小框的大小的液晶顯示設備。 進一*步’如圖1 3 B所不’藉由不僅結合顯不部份驅動電 路而且一記憶體，可藉由加入通訊功能以及計算功能至液 晶顯示設備而得到一微處理單元（Μ P U )以及藉由在顯 示部份之周邊的微處理而形成之另一資訊處理單元之先進 液晶顯示設備。進一步，在將非晶矽結晶於第一層（如圖 1 4 Α所示），在第二層之非晶矽膜3係被形成，而不會 於該大氣壓力下而曝光（如圖14 B所示），而之後在第 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) " ~ -38 - 478003 經濟部智慧財產局員工消費合作社印裂 Α7 Β7 五、發明說明（36) 二層之非晶政3之部分區域可被故意的留在該非結晶狀態 ，而不用照射雷射光於該區域上，如圖1 4 C所示。之後 ’如圖1 5 A所不，在未照射第二層之非晶砂之多晶砂/ 非晶砂區域’經提供一顯示部份，以形成一共平面式 丁 F T。在第二層雷射照射非晶矽之多晶矽/多晶矽區域 中，經提供一周邊電路而形成作爲驅動該電路之C Μ〇S 結構之共平面式T F T。藉由如此，因爲顯示部份T F 丁 之作用層變爲具有高電阻之非晶矽，而減少該〇 F F電流 ’而於是不需要形成間距結構或輕微滲入之汲極結構（ L D D ) ’該結構當使用多晶砂T F T而建構.顯示部份之 丁 F T時係爲必須。因此，製造具有液晶顯示設備之周邊 電路的製程數目將減少該數目，而於是製造產能增加，而 費用降低。當丁 F T結構因爲介於縱用層之多晶矽以及源 極-汲極區之間存在高電阻之非晶矽而爲一反向交錯器類 型時，可得到相同之效果，如圖1 5 B所示。與第二實施 例不同之處在於，在製造圖1 4以及圖1 5所述之多晶矽 T F T時’當形成源極一汲極區時，該雜質激活係使用雷 射激活而執行，以避免非結晶區域之損壞，而不使用電爐 之熱鍛化之激活。本發明亦可應用於在由p形、η形以及 本質多晶矽層所形成之太陽能電池中之半導體層，如圖 1 6所示。在本發明中，因爲大顆粒大小以及均勻多晶矽 半導體可被製造，甚至當厚度增加時亦然，可製造出具有 高太陽光轉換效能大於1 5 %之太陽能電池。該太陽能電 池可以如圖3或圖6所示之製造設備而製造。然而，當該 木纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ------------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) -39- 478003 A7 ___B7_ 五、發明說明（37) 基底係以不繡鋼或鋁所製之長連續基底之基底時，可使用 如圖1 7所示之混同式製造設備而製造出該太陽能電池。 藉由使用該混同式製造設備，本發明可應用於所有使用除 了薄膜電晶體之多晶矽半導體之半導體設備。 根據本發明，可製造出具有膜厚度大於4 0 nm，結 晶顆粒之平均大小大於5 0 0 n m而表面之平均粗糙度小 於5 n m之高品質結晶半導體於一經濟玻璃基底上。進一 步，可使用像是薄膜電晶體、太陽能電池以及主動式矩陣 式液晶顯示設備之半導體之半導體設備之效能。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -40-

Claims (1)

  1. 478003
    經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 附件2a 第891 13948號專利申請案 中文申請專利範圍修正本 民國90年12月修正 1 · 一種藉由雷射結晶方法而製造之結晶半導體薄膜， 其係形成於玻璃基底上，且具有膜厚度在4 0 n m至 1 0 0 nm之範圍的厚度；該表面之平均粗糙度係小於5 η m ;且結晶顆粒之平均大小係大於5 〇 〇 n m。 2.—種藉由雷射結晶方法而製造之結晶半導體薄膜， 其係形成於玻璃基底上，且具有膜厚度在40nm至’ 1 0 0 nm之範圍的厚度；該表面之平均粗糙度係小於5 η m ;且結晶顆粒之平均大小係大於5 0 0 n m，其中當任意 結晶顆粒之表面區域以S η而表示，且任意結晶顆粒之表面 上之圓周長度係以L η表示，至少超過5 0 %之結晶顆粒滿 足關係式LnS4TrRn其中Rn = (S n / ;r ) 1 / 2。 3 . —種藉由雷射結晶方法而製造之結晶半導體薄膜， 其係形成於玻璃基底上，且具有膜厚度在4 0 n m至 1 0 0 nm之範圍的厚度；該表面之平均粗糙度係小於5 η m ;且結晶顆粒之平均大小係大於5 0 0 n m，其中當任意 結晶顆粒之表面區域以S η而表示，且任意結晶顆粒之表面 上之圓周長度係以L η表示，至少超過5 0 %之結晶顆粒滿 足關係式L n€4 ；rRn其中Rn = (S n/;r ) 1/2，且進一步當觀察結晶半導體薄膜之任意 切面之結晶結構時，至少超過7 0 %之結晶顆粒連續自介於 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)
    478003 Α8 Β8 C8 D8 六、申請專利範圍 半導體層以及基極層之間的介面而延伸至該半導體表面而不 會在某些點上不連續。I (請先閲讀背面之注意事項再填寫本頁) 4 · 一種藉由雷射結晶方法而製造之結晶半導體薄膜， 其係形成於玻璃基底上，且具有膜厚度大於4 0 nm ;該表 面之平均粗糙度係小於5 n m ;且結晶顆粒之平均大小係大 於 5 0 0 n m。 5 . —種藉由雷射結晶方法而製造之結晶半導體薄膜， 其係形成於玻璃基底上，且具有膜厚度大於4 0 nm ;該表 面之平均粗糙度係小於5 n m ;且結晶顆粒之平均大小係大 於5 0 0 n m，其中當任意結晶顆粒之表面區域以S η而表 示，且任意結晶顆粒之表面上之圓周長度係以L η表示，至 少超過5 0%之結晶顆粒滿足關係式L n^4 ；rRn其中R n = (Sn/ττ) 1/2° 6 .如申請專利範圍第1項至第5項中任一項之結晶半_ 導體薄膜，其中半導體薄膜之定向係主要在（ 1 . 1 · 1 )平面。 經濟部智慧財產局員工消費合作社印製 7 .如申請專利範圍第1項至第5項中任一項之結晶半 導體薄膜，其特徵在於該半導體係爲矽。 8 .如申請專利範圍第1項至第5項中任一項之結晶半 導體薄膜，其中結晶顆粒邊界之至少一部份被定位，且結晶 顆粒之部分的定向主要係在（1 . 0 · 0 )平面或（1 · 1 • 0 ) ° 9 .如申請專利範圍第1項至第5項中任一項之結晶半 導體薄膜，其中該玻璃基底係以非鹼性玻璃所製，其熔點係 本紙張尺度適用中國國家揉準（CNS ) A4規格（21〇Χ297公釐） -2 - 478003 A8 B8 C8 D8 夂、申請專利範圍 低於7 0 0 °C。 1 0 · —種製造半導體薄膜之方法，該方法包含以下步 驟： 形成絕緣膜於一玻璃基底之上； 形成半導體薄膜於該絕緣膜之上； 以及接續於形成半導體薄膜之後，藉由照射雷射光而將 所形成之半導體薄膜予以結晶而不暴露於大氣壓下，其中 形成該半導體薄膜以及藉由照射雷射光而將半導體薄膜 結晶化係重複至少兩次，且在每次之照射雷射光之方法中係 爲將雷射光之能量逐漸自微弱能量雷射光而至掃瞄漸強之掃 猫而將雷射光之能量於該步階中增加。 1 1 · 一種製造半導體薄膜之方法，該方法包含以下步 驟： 形成一絕緣膜於一玻璃基底上； 形成一半導體薄膜於一絕緣膜上； 以及連續接著形成該半導體薄膜之後，藉由照射雷射光 而不暴露於大氣壓下而將所形成之半導體薄膜予以結晶，其 中 形成該半導體薄膜以及藉由照射雷射光而將半導體薄膜 結晶化係重複至少兩次，且於半導體膜之上層所形成之膜之 厚度係較下層之膜的厚度爲薄。 1 2 .如申請專利範圍第1 〇項或第1 1項之製造半導 體薄膜之方法，其中形成於第一層之該半導體薄膜之膜厚度 係在3 0 nm至7 0 nm之範圍中，而形成於第二層之半導 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ297公釐） — I!------·! (請先閲讀背面之注意事項再填寫本頁) 、11 ，· 經濟部智慧財產局員工消費合作社印製 -3 - 478003 A8 Β8 C8 D8 六、申請專利範圍 體薄膜之膜厚度係在2 5 nm至4 0 nm之範圍內。 • 1 3 ·如申請專利範圍第1 〇項或第1 1項之製造半導 (請先閲讀背面之注意事項再填寫本頁) 體薄膜之方法’其中所形成之半導體薄膜係爲在該膜中具有 所結合之氫氣濃度小於1 〇 %之砂。 1 4 ·如申請專利範圍第1 〇項或第1 1項之製造半導 體薄膜之方法，其中於雷射結晶之基底溫度係在2 0 0 °C至 5 0 0 °C之範圍中。 1 5 ·如申請專利範圍第1 〇項或第1 1項之製造半導 體薄膜之方法，其中所使用之玻璃基底係爲非鹼性玻璃，而 具有一熔點小於7 0 0 t。 1 6 . —種包含薄膜電晶體之半導體設備，其中該薄膜 電晶體係形成在一玻璃基底上，且藉由一雷射結晶方法而於 該薄膜電晶體之作用層上所形成之半導體薄膜，係具有厚度 在4 0 nm至1 〇 〇 nm之範圍內；該表面之平均粗糙度係· 小於5 n m ;而結晶顆粒之平均大小係大於 5 0 0 n m 〇 1 7 · —種包含薄膜電晶體之半導體設備，其中該薄膜 經濟部智慧財產局員工消費合作社印製 電晶體係形成於一玻璃基底之上，且藉由雷射結晶方法而形 成於薄膜電晶體之作用層中之半導體薄膜，其厚度係在4 0 n m至1 〇 〇 n m之間的範圍中；表面之平均粗糙度係小於 5 n m ;以及結晶顆粒之平均大小係大於5 0 0 n. m，其中 當任意結晶顆粒之表面積以S η表示且任意結晶顆粒之表面 上的圓周長度以L η表示，則至少超過5 0 %之結晶顆粒滿 足等式Ln$4TrRn，其中Rn = 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -4- 478003 A8 B8 C8 D8 六、申請專利範圍 (S η / π ) 1 / 2。 (請先閲讀背面之注意事項再填寫本頁) 1 8 · —種包含薄膜電晶體之半導體設備，其中該薄膜 電晶體係形成於一玻璃基底之上，且藉由雷射結晶方法而形 成於薄膜電晶體之作用層中之半導體薄膜，其厚度係在4 0 nm至1 〇 〇 nm之間的範圍中；表面之平均粗縫度係小於 5 n m ;以及結晶顆粒之平均大小係大於5 0 0 n m，其中 當任意結晶顆粒之表面積以S η表示且任意結晶顆粒之表面 上的圓周長度以L η表示，則至少超過5 0 %之結晶顆粒滿 足等式Ln$4^Rn，其中Rn = (S η / 7Γ ) 1 / 2，且進一步當觀察位於結晶半導體薄膜之 任意切面結晶結構時，至少超過7 0 %之結晶顆粒係連續自 介於半導體層以及基極層之間的介面而延伸至半導體表面而 在不會在某些點上不連續。 1 9 . 一種包含薄膜電晶體之半導體設備，其特徵在於’ 該薄膜電晶體係形成於一玻璃基底之上，且如實施例第4項 至第9項中任一項之半導體薄膜係使用在薄膜電晶體之作用 層。 經濟部智慧財產局3(工消費合作社印製 2 0 · —種包含一共平面式或一般交錯式（stagger type)薄膜電晶體之半導體設備，其特徵在於該薄膜電晶體 係形成於一玻璃基底之上，且如申請專利範圍第1項至第9 項中任一項之半導體薄膜係使用在薄膜電晶體之作用層，而 薄膜電晶體之閘極絕緣膜之膜厚度係薄於8 0 n m或是閘極 絕緣膜之薄厚度比上作用層之膜厚度之比率係爲小於8 / 6 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -5- 478003 A8 B8 C8 D8 六、申請專利範圍 21·—種包含一共平面式或一般交錯式薄膜電晶體之 半導體設備，其特徵在於該薄膜電晶體係形成於一玻璃基底 之上’且如申s靑專利範圍第1項至第9項中任一項之半導體 薄膜係使用於薄膜電晶體之作用層中，而該薄膜電晶體之閘 極絕緣膜之膜厚度，係薄於作用層之膜厚度。 2 2 ·如申請專利範圍第1 6項至第1 9項中任一項之 包含薄膜電晶體之半導體設備，其特徵在於該玻璃基底係以 非鹼性玻璃所製，其熔點係低於7 〇 〇 °C。 2 3 · —種包含太陽能電池之半導體設備，其特徵在於 藉由雷射結晶方法而於該太陽能電池之半導體層中之至少第 一層上形成之半導體薄膜，係具有厚於4 0 nm之厚度；表 面之平均粗糙度係小於5 n m ;而結晶顆粒之平均大小係大 於 5 0 0 n m 〇 2 4 _ —種包含太陽能電池之半導體設備，其特徵在於 藉由雷射結晶方法而於該太陽能電池之半導體層中之至少第 一層上形成之半導體薄膜，係具有厚於4 0 nm之厚度；表 面之平均粗糙度係小於5 n m ;而結晶顆粒之平均大小係大 於5 0 0 n m，其中當任意結晶顆粒之表面積係以S η表示 且任意結晶顆粒之表面上的圓周長度以L η表示，則至少超 過5 0%之結晶顆粒滿足等式L n S 4TrRn，其中 RnsCSn/Tr)1/2。 2 5 · —種包含太陽能電池之半導體設備，其特徵在於 藉由雷射結晶方法而於該太陽能電池之半導體層中之至少第 一層上形成之半導體薄膜，係具有厚於4 0 nm之厚度；表 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ί ：------·! (請先閲讀背面之注意事項再填寫本頁) 、π f 經濟部智慧財產局員工消費合作社印製 -6- 478003 A8 B8 C8 D8 六、申請專利範圍 面之平均粗糙度係小於5 n m ;而結晶顆粒之平均大小係大 於5 0 0 n m，其中當任意結晶顆粒之表面積係以S η表示 且任意結晶顆粒之表面上的圓周長度以L η表示，則至少超 過5 0 %之結晶顆粒滿足等式L n S 4；rRn，其中Rn = (Sn/ττ) 1/2，且進一步當觀察 位於結晶半導體薄膜之任意切面結晶結構時，至少超過7 〇 %之結晶顆粒係連續自介於半導體層以及基極層之間的介面 而延伸至半導體表面而不會在某些點上不連續。 2 6 _ —種包含太陽能電池之半導體設備，其特徵在於 如申請專利範圍第1 ，2，3，6，7，8，9項中任一項 之半導體薄膜，係使用在太陽能電池之半導體層之至少第一 層中。 2 7 · —種包含一薄膜電晶體之半導體設備，其特徵在 於如申請專利範圍第1 0項至第1 5項中任一項之製造半導’ 體薄膜之方法，係應用於製造薄膜電晶體之作用層。 2 8 . —種製造包含太陽能電池之半導體設備之方法， 其特徵在於如申請專利範圍第1 〇項至第1 5項中任一項之 製造半導體薄膜之方法，係應用於製造太陽能電池之半導體 層之至少第一層。 2 9 _ —種包含一主動矩陣式液晶顯示設備之半導體設 備，其中薄膜電晶體係使用作爲圖素之驅動元件或一周邊電 路，其中具有熔點低於7 0 〇 °C之非鹼性玻璃係使用作爲支 撐基底，且如申請專利範圍第1 6項至第2 2項中任一項之 薄膜電晶體係使用作爲主動矩陣式液晶顯示設備之周邊電路 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I____\_____0__ (請先閎讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 478003 A8 B8 C8 _____ D8 六、申請專利範圍 ，或圖素之驅動元件。 (請先閱讀背面之注意事項再填寫本頁) 3 0 · —種製造包含主動矩陣式液晶顯示顯示設備之半 導體設備之方法’其中該薄膜電晶體係使用作爲圖素之驅動 元件或一周邊電路，其中具有熔點低於7 0 〇 t之非鹼性玻 璃係使用作爲支撐基底，且如申請專利範圍第2 7項之製造 薄膜電晶體之方法，係應用於主動矩陣是液晶顯示設備之薄 膜電晶體之製造。 31·—種具有主動矩陣式液晶顯示設備之半導體設備 ’其中一薄膜電晶體係使用作爲圖素之驅動元件，且在圖素 中之一單一儲存電容器之某一個電極係在與薄膜電晶體之作 用層相同之層中之半導體薄膜所形成，其中具有一熔點低於 7 0 0 °C之非鹼性玻璃，係使用作爲支撐基底，且形成單一 儲存電容器之某一個電極於主動矩陣式液晶顯示設備圖度中 之半導體薄膜，具有在4 0 nm至1 〇 〇 n m之範圍的膜厚度，該表面之平均粗__係小於5 n m ; 且結晶顆粒之平均大小係大於5 0 0 n 3 2 · —種具有主動矩陣式液晶顯備之半導體設備 馨I 經濟部智慧財產局員工消費合作社印製 ，其中一薄膜電晶體係使用作爲圖素之驅力元件，且在圖素 中之一單一儲存電容器之某一個電極係在與薄膜電晶體之作 用層相同之層中之半導體薄膜所形成，其中具有一熔點低於 7 0 0 °C之非鹼性玻璃，係使用作爲支撐基底，且形成單一 儲存電容器之某一個電極於主動矩陣式液晶顯示設備圖度中 之半導體薄膜，具有在4 Onm至1 〇 〇 n m之範圍的膜厚度，該表面之平均粗糙度係小於5 n m ; 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) ' "~" -8 - 478003 A8 B8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 且結晶顆粒之平均大小係大於5 0 0 n m，其中當任意結晶 顆粒之表面積係以S η表示且任意結晶顆粒之表面上的圓周 長度以L η表示，則至少超過5 0 %之結晶顆粒滿足等式L ，其中 Rn = (Sn/;r) 1/2。 3 3 . —種具有主動矩陣式液晶顯示設備之半導體設備 ，其中一薄膜電晶體係使用作爲圖素之驅動元件，且在圖素 中之一單一儲存電容器之某一個電極係在與薄膜電晶體之作 用層相同之層中之半導體薄膜所形成，其中具有一熔點低於 7 0 0 °C之非鹼性玻璃，係使用作爲支撐基底，且形成單一 儲存電容器之某一個電極於主動矩陣式液晶顯示設備圖度中 之半導體薄膜，具有在4 0 n m至1 0 0 經濟部智慧財產局員工消費合作社印製 n m之範圍的膜厚度，該表面之平均粗糙度係小於5 n m ; 且結晶顆粒之平均大小係大於5 0 0 n m，其中當任意結晶 顆粒之表面積係以S η表示且任意結晶顆粒之表面上的圓周’ 長度以L η表示，則至少超過5 0 %之結晶顆粒滿足等式L nS4TrRn，其中 Rn = (Sn/7T) 1/2，且進一步當 觀察位於結晶半導體薄膜之任意切面結晶結構時，至少超過 7 0 %之結晶顆粒係連續自介於半導體層以及基層之間的介 面而延伸至半導體表面而不會在某些點上不連續。 3 4 . —種含有主動矩陣式液晶顯示設備之半導體設備 ，其中薄膜電晶體使用於圖素之驅動元件，而在圖素中之單 一儲存電容器之某一個電極係在與薄膜電晶體之作用層相同 之層中之半導體薄膜所形成，其中該具有熔點低於7 0 0 °C 之非鹼性玻璃係使用作爲支撐基底，且形成該單一儲存電容 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公羡1 -9 - 478003 A8 B8 C8 _ D8 六、申請專利範圍 之某一電極之半導體薄膜係爲如申請專利範圍第4項至第9 項中任一項之之半導體薄膜。 (請先閲讀背面之注意事項再填寫本頁) 3 5 一'種含有主動矩陣式液晶顯不設備之半導體设備 ，其中薄膜電晶體使用於圖素之驅動元件，而在圖素中之單 一儲存電容器之某一個電極係在與薄膜電晶體之作用層相同 之層中之半導體薄膜所形成，其中該具有熔點低於7 0 0 °C 之非鹼性玻璃係使用作爲支撐基底，且如申請專利範圍第1 0項至第1 5項之製造半導體薄膜之方法係應用於製造形成 單一儲存電容器之某一電極於該圖素之半導體薄膜中/ 3 6 ·如申請專利範圍第1 〇項或第1 1項之製造半導 體薄膜之方法，其中該半導體薄膜或半導體設備之製造係使 用作爲形成一半導體薄膜之至少一膜形成設備之設備而製造 ，且一雷射結晶設備係藉由具有真空設備之傳送設備而相互 連接。 經濟部智慧財產局員工消費合作社印製 3 7 .如申請專利範圍第10項或第11項之製造半導體 薄膜之方法，其中該半導體薄膜或半導體設備之製造係使用 作爲形成一半導體薄膜之至少一膜形成設備之設備而製造， 作爲形成一絕緣膜之膜形成設備以及一雷射結晶設備係藉由 具有真空設備之傳送設備而相互連接。 3 8 .如申請專利範圍第3 6項之製造半導體薄膜之方 法，其中該傳送設備之大氣壓力係維持在低於1 〇 .- 5 torr之真空中，或係維持在像是氮氣、氨氣、氖氣、氬氣等 之惰性氣體之大氣壓力中。 3 9 .如申請專利範圍第1 0項或第1 1項之半導體薄 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 一 -10- 478003 A8 Β8 C8 D8 六、申請專利範圍 膜方法，其中係使用作爲形成半導體薄膜之至少一之混同式 設備而製造，一雷射結晶部份以及傳送部份係置於單一艙室 中。 4 〇 ·如申請專利範圍第2 0項或第2 .1項之包含一共 平面式或一般交錯式薄膜電晶體之半導體設備，其特徵在於 該玻璃基底係以非鹼性玻璃所製，其熔點係低於 7 0 0 〇C。 4 1 ·如申請專利範圍第3 7項之製造半導體薄膜之方 法，其中該傳送設備之大氣壓力係維持在低於1 0 — 5 torr 之真空中，或係維持在像是氮氣、氦氣、氖氣、氬氣等之惰 性氣體之大氣壓力中。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -11 -
TW089113948A 1999-07-13 2000-07-13 Semiconductor thin film and liquid crystal display apparatus using the same, and method of fabricating the same TW478003B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11198359A JP2001023899A (ja) 1999-07-13 1999-07-13 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW478003B true TW478003B (en) 2002-03-01

Family

ID=16389807

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089113948A TW478003B (en) 1999-07-13 2000-07-13 Semiconductor thin film and liquid crystal display apparatus using the same, and method of fabricating the same

Country Status (4)

Country Link
US (2) US6608326B1 (zh)
JP (1) JP2001023899A (zh)
TW (1) TW478003B (zh)
WO (1) WO2001004939A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995048B2 (en) 2001-05-18 2006-02-07 Sanyo Electric Co., Ltd. Thin film transistor and active matrix type display unit production methods therefor

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6649824B1 (en) * 1999-09-22 2003-11-18 Canon Kabushiki Kaisha Photoelectric conversion device and method of production thereof
TWI243432B (en) * 1999-10-29 2005-11-11 Hitachi Ltd Semiconductor device, method of making the same and liquid crystal display device
WO2001061761A1 (fr) * 2000-02-18 2001-08-23 Matsushita Electric Industrial Co., Ltd. Couche polycristalline mince et dispositif semi-conducteur
US6830993B1 (en) 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US6746942B2 (en) 2000-09-05 2004-06-08 Sony Corporation Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
KR100473245B1 (ko) * 2000-10-06 2005-03-10 미쓰비시덴키 가부시키가이샤 다결정 실리콘막의 제조 방법, 제조 장치 및 반도체장치의 제조 방법
JP4599032B2 (ja) 2000-10-10 2010-12-15 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 薄い金属層を処理する方法及び装置
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4860055B2 (ja) * 2001-05-31 2012-01-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW544938B (en) * 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
TW550648B (en) * 2001-07-02 2003-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4135347B2 (ja) * 2001-10-02 2008-08-20 株式会社日立製作所 ポリシリコン膜生成方法
US20030178682A1 (en) * 2001-12-28 2003-09-25 Takeshi Noda Semiconductor device and method of manufacturing the semiconductor device
US6899507B2 (en) * 2002-02-08 2005-05-31 Asm Japan K.K. Semiconductor processing apparatus comprising chamber partitioned into reaction and transfer sections
US6660576B2 (en) * 2002-03-11 2003-12-09 Sharp Laboratories Of America, Inc. Substrate and method for producing variable quality substrate material
JP4190798B2 (ja) * 2002-05-08 2008-12-03 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタ及びその製造方法
US7474285B2 (en) 2002-05-17 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Display apparatus and driving method thereof
JP2003332350A (ja) * 2002-05-17 2003-11-21 Hitachi Ltd 薄膜半導体装置
TWI345211B (en) * 2002-05-17 2011-07-11 Semiconductor Energy Lab Display apparatus and driving method thereof
TWI360098B (en) * 2002-05-17 2012-03-11 Semiconductor Energy Lab Display apparatus and driving method thereof
US7184034B2 (en) * 2002-05-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101050275B1 (ko) * 2002-05-21 2011-07-19 에이에스엠 아메리카, 인코포레이티드 반도체 프로세싱 도구 내 챔버 간의 상호 오염 감소 방법
JP4813743B2 (ja) * 2002-07-24 2011-11-09 株式会社 日立ディスプレイズ 画像表示装置の製造方法
CN1757093A (zh) 2002-08-19 2006-04-05 纽约市哥伦比亚大学托管会 具有多种照射图形的单步半导体处理系统和方法
JP4873858B2 (ja) 2002-08-19 2012-02-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エッジ領域を最小にするために基板のフィルム領域のレーザ結晶化処理方法及び装置並びにそのようなフィルム領域の構造
US6709910B1 (en) * 2002-10-18 2004-03-23 Sharp Laboratories Of America, Inc. Method for reducing surface protrusions in the fabrication of lilac films
TW594999B (en) * 2002-11-22 2004-06-21 Toppoly Optoelectronics Corp Structure of thin film transistor array and driving circuits
CN1293632C (zh) * 2003-01-10 2007-01-03 统宝光电股份有限公司 薄膜晶体管阵列及其驱动电路结构
WO2004075263A2 (en) 2003-02-19 2004-09-02 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
JP4464078B2 (ja) * 2003-06-20 2010-05-19 株式会社 日立ディスプレイズ 画像表示装置
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
US7318866B2 (en) 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
WO2005029547A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
TWI351713B (en) 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
WO2005034193A2 (en) * 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
JP4413569B2 (ja) * 2003-09-25 2010-02-10 株式会社 日立ディスプレイズ 表示パネルの製造方法及び表示パネル
KR20050054788A (ko) * 2003-12-06 2005-06-10 삼성전자주식회사 다결정 실리콘 박막 제조 방법 및 이를 적용한트랜지스터의 제조방법
US7570259B2 (en) * 2004-06-01 2009-08-04 Intel Corporation System to manage display power consumption
JP2006019466A (ja) * 2004-07-01 2006-01-19 Hitachi Displays Ltd 薄膜半導体装置とその製造方法、およびこの薄膜半導体装置を用いた画像表示装置
FR2873491B1 (fr) * 2004-07-20 2006-09-22 Commissariat Energie Atomique Procede de realisation d'une structure dotee d'au moins une zone d'un ou plusieurs nanocristaux semi-conducteurs localisee avec precision
TW200616232A (en) * 2004-08-09 2006-05-16 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device including semiconductor thin film, which is subjected to heat treatment to have alignment mark, crystallizing method for the semiconductor thin film, and crystallizing apparatus for the semiconductor thin film
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
JP4773101B2 (ja) * 2005-01-12 2011-09-14 株式会社日立製作所 半導体装置の製造方法
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
US7674149B2 (en) * 2005-04-21 2010-03-09 Industrial Technology Research Institute Method for fabricating field emitters by using laser-induced re-crystallization
JP2007035812A (ja) * 2005-07-26 2007-02-08 Mitsubishi Electric Corp 多結晶シリコン膜の製造方法および薄膜トランジスタ
TWI389316B (zh) * 2005-09-08 2013-03-11 Sharp Kk 薄膜電晶體、半導體裝置、顯示器、結晶化方法及製造薄膜電晶體方法
JP2009518864A (ja) 2005-12-05 2009-05-07 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 膜を加工するためのシステム及び方法並びに薄膜
US9318327B2 (en) * 2006-11-28 2016-04-19 Cree, Inc. Semiconductor devices having low threading dislocations and improved light extraction and methods of making the same
CN101622722B (zh) * 2007-02-27 2012-11-21 卡尔蔡司激光器材有限责任公司 连续涂覆设备、生产晶态薄膜和太阳电池的方法
DE102007009924A1 (de) * 2007-02-27 2008-08-28 Carl Zeiss Laser Optics Gmbh Durchlaufbeschichtungsanlage, Verfahren zur Herstellung kristalliner Dünnschichten und Solarzellen sowie Solarzelle
KR101402261B1 (ko) * 2007-09-18 2014-06-03 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법
KR20100074193A (ko) 2007-09-21 2010-07-01 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 박막 트랜지스터에서 사용되는 측면 결정화된 반도체 섬의 집합
JP5385289B2 (ja) 2007-09-25 2014-01-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 横方向に結晶化した薄膜上に作製される薄膜トランジスタデバイスにおいて高い均一性を生成する方法
KR101329352B1 (ko) * 2007-10-17 2013-11-13 삼성전자주식회사 반도체 장치의 제조방법
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
CN101919058B (zh) 2007-11-21 2014-01-01 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的系统和方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US20090162970A1 (en) * 2007-12-20 2009-06-25 Yang Michael X Material modification in solar cell fabrication with ion doping
US8569155B2 (en) 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
EP2124264A1 (en) * 2008-05-21 2009-11-25 Applied Materials, Inc. Method and apparatus for producing a solar cell module with integrated laser patterning
WO2009141411A1 (en) * 2008-05-21 2009-11-26 Applied Materials Inc. Method and apparatus for producing a solar cell module with integrated laser patterning
US20090291231A1 (en) * 2008-05-21 2009-11-26 Applied Materials, Inc. Method and apparatus for producing a solar cell module with integrated laser patterning
KR101002661B1 (ko) * 2008-08-12 2010-12-20 삼성모바일디스플레이주식회사 인라인 열처리 설비 및 이를 사용한 기판 열처리 방법
WO2010047086A1 (ja) * 2008-10-23 2010-04-29 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
CN102232239A (zh) 2008-11-14 2011-11-02 纽约市哥伦比亚大学理事会 用于薄膜结晶的系统和方法
KR101610260B1 (ko) * 2008-12-15 2016-04-08 삼성전자주식회사 전자빔 어닐링 장치 및 이를 이용한 어닐링 방법
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US8555091B2 (en) * 2009-12-23 2013-10-08 Intel Corporation Dynamic power state determination of a graphics processing unit
KR20110114089A (ko) * 2010-04-12 2011-10-19 삼성모바일디스플레이주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 포함하는 표시 장치
KR101146995B1 (ko) * 2010-06-16 2012-05-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 형성 방법 및 이를 이용한 박막 트랜지스터의 형성방법
CN104934372B (zh) * 2015-05-15 2018-03-06 京东方科技集团股份有限公司 一种低温多晶硅薄膜及其制作方法、相关器件
KR102516486B1 (ko) * 2017-12-05 2023-04-03 삼성디스플레이 주식회사 레이저 결정화 장치
KR20220033596A (ko) * 2020-09-08 2022-03-17 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 표시 장치 및 이의 제조 방법
EP4236651A4 (en) * 2021-12-23 2023-12-13 Contemporary Amperex Technology Co., Limited A/M/X CRYSTAL MATERIAL, PHOTOVOLTAIC DEVICE AND PRODUCTION METHOD THEREOF

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0284716A (ja) * 1987-03-25 1990-03-26 Nippon Soken Inc 半導体素子とその製造方法
JPH0799321A (ja) * 1993-05-27 1995-04-11 Sony Corp 薄膜半導体素子の製造方法および製造装置
US5496768A (en) * 1993-12-03 1996-03-05 Casio Computer Co., Ltd. Method of manufacturing polycrystalline silicon thin film
JP3349355B2 (ja) * 1996-08-19 2002-11-25 三洋電機株式会社 半導体膜のレーザーアニール方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995048B2 (en) 2001-05-18 2006-02-07 Sanyo Electric Co., Ltd. Thin film transistor and active matrix type display unit production methods therefor

Also Published As

Publication number Publication date
JP2001023899A (ja) 2001-01-26
WO2001004939A1 (en) 2001-01-18
US6608326B1 (en) 2003-08-19
US20030160239A1 (en) 2003-08-28
US7419860B2 (en) 2008-09-02

Similar Documents

Publication Publication Date Title
TW478003B (en) Semiconductor thin film and liquid crystal display apparatus using the same, and method of fabricating the same
US7611932B2 (en) Method of manufacturing a thin film transistor
KR100285865B1 (ko) 반도체장치 제작방법
TW278220B (zh)
KR100447311B1 (ko) 반도체박막,반도체장치및이의제조방법
TW557397B (en) Thin film transistor and liquid crystal display device
US7678624B2 (en) Semiconductor device and method for manufacturing same
JP4386978B2 (ja) 半導体装置の作製方法
CN1251307C (zh) 半导体掺杂及电阻控制法、半导体器件及其制造方法
TW510983B (en) Display device and semiconductor device having laser annealed semiconductor elements
Chou et al. Effects of crystallization mechanism on the electrical characteristics of green continuous-wave-laser-crystallized polycrystalline silicon thin film transistors
KR100753568B1 (ko) 비정질 반도체층의 결정화방법 및 이를 이용한 액정표시소자의 제조방법
US10693011B2 (en) Thin film transistor array substrate, method of manufacturing the same, and display device including thin film transistor substrate
JP3579316B2 (ja) 半導体装置の製造方法
JP2009016410A (ja) 薄膜トランジスタ及びその製造方法
JP3122995B2 (ja) 液晶表示装置
US6309951B1 (en) Method for crystallizing amorphous silicon
US5877526A (en) Semiconductor device having polysilicon thin-film
JP3896624B2 (ja) 薄膜半導体装置及びそれを用いた表示装置
US7491972B1 (en) Polysilicon semiconductor thin film substrate, method for producing the same, semiconductor device, and electronic device
US5949091A (en) Semiconductor device having polysilicon thin-film
US7016010B2 (en) Method of fabricating a system-on-panel typed liquid crystal display
JP2007184358A (ja) 半導体装置及びその製造方法
US6472297B1 (en) Method of producing TFT array substrate for liquid crystal display device
JP3403994B2 (ja) 半導体回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees