JPH1126771A

JPH1126771A - 薄膜トランジスタとその製造方法

Info

Publication number: JPH1126771A
Application number: JP17677397A
Authority: JP
Inventors: Takaaki Shinagawa; 陽明品川; Genshirou Kawachi; 玄士朗河内
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-07-02
Filing date: 1997-07-02
Publication date: 1999-01-29

Abstract

(57)【要約】【課題】コプレナー型の薄膜トランジスタにおいて、ソ
ース・ドレイン領域の能動層に接する一部分に製造工程
数を増加することなく高抵抗領域を設けることで、オフ
電流を低減する。【解決手段】ガラス基板１上に下地絶縁膜２，非晶質シ
リコン３を成膜し、エキシマレーザ４を照射して多結晶
シリコン５を形成する。多結晶シリコンを島の形状に加
工する時に、開口部７のシリコンのエッチングレートは
マイクロローディング効果によって、その他の領域より
も遅くなり、開口部７には薄膜化したことによって抵抗
が増加した領域ができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はコプレナー型薄膜ト
ランジスタに関するものであり、特に液晶表示装置を駆
動するための薄膜トランジスタに関するものである。

【０００２】

【従来の技術】結晶性薄膜トランジスタを、液晶表示装
置の画素電極駆動素子として用いる場合、保持特性を高
めるためにオフ電流低減が必須となる。一般に、薄膜ト
ランジスタのオフ電流を低減させる手段として、信学技
報ＥＩＤ９４−１４２,Ｐ４３に記載されているよう
に、ＬＤＤ(Lightly-Doped-Drain）構造が採用される。
これはドレイン領域において能動層に接する狭い領域の
不純物濃度を低下させ、能動層のドレイン近傍の電界強
度を下げてオフ電流を低減する技術である。

【０００３】

【発明が解決しようとする課題】上記技術は、能動層近
傍のドレイン領域の不純物濃度を低減するため、その領
域をゲート絶縁膜でカバーをして不純物の注入を低下さ
せている。このためゲート絶縁膜上のゲート電極をゲー
ト絶縁膜の面積よりも小さく加工する工程が必要とな
り、製造工程数が増加する。

【０００４】それに対して本発明は、製造工程数を全く
増加させずに薄膜トランジスタのオフ電流を低減させ、
良好な特性を持つ薄膜トランジスタを提供することを目
的としている。

【０００５】

【課題を解決するための手段】上記課題を解決するた
め、本発明は、能動層を形成する半導体層をフォトリソ
グラフィーを用いて島の形状に加工する際に、ソース・
ドレイン領域になる半導体層における能動層と接する領
域上のレジストの少なくとも一部分に開口部を設けるこ
とで、ソース・ドレイン領域になる半導体層の一部をそ
の膜厚よりも薄くエッチングすることで薄膜化するもの
である。それによって半導体層を島の形状に加工すると
同時に、ソース・ドレイン領域の能動層に接する少なく
とも一部分を高抵抗化し、能動層のソース・ドレイン近
傍の電界強度を下げて、薄膜トランジスタのオフ電流を
製造工程数を増加させることなく低減する。

【０００６】

【発明の実施の形態】以下、本発明の実施例につき図面
を参照しながら説明する。

【０００７】まず、本発明を多結晶シリコン薄膜トラン
ジスタの製造に適用した第一実施例について説明する。

【０００８】図１（Ａ）が示すようにガラス基板１上に
テトラエチルオルソシリケイト（ＴＥＯＳ）を原料ガス
としてＲＦ−ＰＣＶＤによって下地ＳｉＯ₂２を成膜す
る。次いでモノシランを原料ガスとしてＲＦ−ＰＣＶＤ
によって５０ｎｍの非晶質シリコン３を成膜する。次い
でＸｅＣｌエキシマレーザ４を全面照射して、非晶質シ
リコン３を多結晶シリコン５に相変換する。

【０００９】次に図１（Ｂ）が示すように、多結晶シリ
コン５上に膜厚２μｍのレジスト６を塗布した後、フォ
トリソグラフィーによって、レジスト６を島の形状にパ
ターニングする。この時、これ以降の工程で形成される
能動層に接する領域上のレジストに幅０.５μｍの開口
部７を設ける。次に図１（Ｃ）が示すように、エッチン
グガスＣＦ₄とＯ₂を使用したドライエッチング（反応
性イオンエッチング）により多結晶シリコン５をエッチ
ングする。

【００１０】この時、島の周辺部は半導体の膜厚だけエ
ッチングされるのに対し、開口部７では斜め方向から入
射してくるイオン化したエッチングガス種がレジスト側
壁に衝突して減少し、主に垂直に入射してくるエッチン
グガス種がエッチングに寄与する。このため、エッチン
グ速度が島の周辺部より約３０％遅くなり（マイクロロ
ーディング効果）、エッチングが終わったとき、プロセ
ス上の要求によるオーバーエッチ分を除いても半導体層
は５〜１０ｎｍまで薄膜化して残る。このようにして、
薄膜化領域８が形成される。

【００１１】次に図１(Ｄ)が示すようにＲＦ−ＰＣＶＤ
によってゲート絶縁膜となるＳiＯ₂９，ゲート電極とな
る非晶質シリコン１０を連続成膜する。次いでレジスト
１１を塗布した後、ホトリソグラフィーによって島状の
ゲート電極を形成する所定の形にする。次いでレジスト
で覆われていない非晶質シリコン１０をＣＦ₄＋Ｏ₂，
ゲートＳｉＯ₂９をＣＨＦ₃ガスを用いたドライエッチ
ングにより連続してエッチングし、レジストを除去し
て、図１（Ｅ）が示すようにゲート絶縁膜１２，ゲート
電極１３を形成する。

【００１２】次いでイオンドーピングによって不純物Ｐ
１４をソース領域１５，ドレイン領域１６に注入する。
次に、ＸｅＣｌエキシマレーザ４を全面照射して、注入
された不純物を活性化して、ソース領域１５，ドレイン
領域１６をｎ型半導体にする。次に、図１(Ｆ)が示すよ
うにＲＦ−ＰＣＶＤによって層間絶縁膜ＳｉＯ₂１７を
成膜した後、パターニングしてコンタクトホールをあ
け、次いでスパッタ法によりＡｌを成膜した後、パター
ニングしてソース電極１８およびドレイン電極１９を形
成して薄膜トランジスタは完成する。

【００１３】上述の実施例によれば、ソース・ドレイン
領域の能動層に接する部分（薄膜化領域８）の膜厚が
０.５μｍの幅で５〜１０ｎｍまで薄膜化する。これに
よって、ソース・ドレイン領域の能動層のエッジに接す
る部分の抵抗が増大する。よって、能動層のドレイン近
傍の電界強度は低下し、オフ電流は低減する。図２に本
発明による薄膜トランジスタと従来のＬＤＤ構造の薄膜
トランジスタとオフ電流低減の処置を施していない通常
の薄膜トランジスタのゲート電圧−ドレイン電流特性を
比較した図を示す。

【００１４】本発明によりオン電流は７.５×１０^-4Ａ
から３.６×１０^-4Ａと半分程度の減少で収まり、ＬＤ
Ｄ構造と同様に１０^-4Ａ台を維持した。一方、オフ電流
は本発明によりＬＤＤ構造と同様に１０^-10Ａ台から１
０^-13Ａ台までと３桁大きく減少し、本発明の効果はＬ
ＤＤ構造とほぼ同等であることがわかった。このように
本発明によれば、製造工程数を増加させることなく、低
オフ電流で良好な特性を持つ薄膜トランジスタを製造す
ることができる。

【００１５】上述の実施例では、半導体層をレーザ結晶
化後に島の形状に加工したが、非晶質半導体のまま島加
工した後、レーザ結晶化しても良い。この場合、能動層
に接したソース・ドレイン領域の薄膜化領域では、膜厚
が薄くなった分、結晶化最適エネルギーを超えるエネル
ギーが照射されることになるので、膜質が非晶質もしく
は能動層より結晶粒の小さな多結晶シリコンとなり、さ
らに高抵抗化し、オフ電流低減につながる。

【００１６】また、上述の実施例では非晶質シリコンの
結晶化にレーザを用いたが、結晶化手段はそれに限定さ
れるものではなく、結晶化が得られれば、固相成長法な
ど、その手段は自由に選択できる。

【００１７】なお、上述の実施例では、能動層とソース
・ドレイン領域をシリコンで構成したが、半導体として
動作する物質であれば、その種類を限定するものでな
い。

【００１８】また、上述の実施例では、ソース・ドレイ
ン領域に薄膜化領域８を設けるためのレジストの開口部
７の幅を０.５μｍとしたが、レジストの厚さを調節す
れば、薄膜化領域８の半導体層の厚さを一定に保ったま
ま薄膜化領域の幅を変えることができ、所望するレベル
のオフ電流が得られる。同様に、開口部７の幅を固定し
たまま、レジストの厚さを調節すれば、薄膜化領域８の
幅を一定に保ったまま薄膜化領域の膜厚を変えることが
でき、所望するレベルのオフ電流が得られる。以上のよ
うに本発明により、低オフ電流でかつ高特性の薄膜トラ
ンジスタを、製造工程数を増加することなく製造でき
た。

【００１９】次に、本発明により製造した薄膜トランジ
スタ（以下ＴＦＴ）をアクティブマトリクス型液晶表示
装置の表示部画素の駆動素子として用いた第二実施例に
ついて説明する。

【００２０】図３は本発明の一実施例であるアクティブ
マトリクス型の液晶表示装置の構成を示す。同図では、
マトリクス状に配置された複数の液晶セル(ＬＣ)に対し
て、それぞれＴＦＴを設け、このＴＦＴのスイッチング
動作によって各液晶セルを駆動するようにしたものであ
る。ここで、ガラス基板１上で横方向に並んだＴＦＴの
各ゲートから共通に引き出した電極であるゲートライン
Ｇ１〜ＧＭに対して順次ゲート電圧を印加し、各ゲート
ライン毎にゲートをオンしていく。

【００２１】一方、縦方向に並んだＴＦＴの各ドレイン
から共通に引き出した電極であるドレインラインＤ１〜
ＤＮに対して、上記オンされたゲートライン毎のデータ
電圧を順次印加し、各液晶セルに与えていく。一つの液
晶セルとＴＦＴからなる一画素の平面構造を図４に示
す。

【００２２】さらに図４中の破線Ｘ−Ｘ′における断面
構造を図５に示す。ドレイン配線Ｄとゲート配線Ｇの交
点の近くに形成されたＴＦＴとそれにソース電極１８を
介して接続された液晶セルＬＣが配置からなる。ＴＦＴ
の断面構造は第一実施例とほぼ同じである。本構造は同
実施例に記載の製造方法により得られるが、前記のプロ
セスとの変更点のみ記すと以下のようになる。ゲート配
線Ｇをゲート電極１３と同時に成膜，エッチング加工し
て形成した。また、ソース，ドレイン電極１８，１９を
形成した後、ＳｉＯ₂からなる保護膜２０を成膜した。
これを加工してソース電極１８へのコンタクトホールを
開けた後、ＩＴＯを成膜しパターニングして画素電極２
１を形成した。

【００２３】次に、この他液晶等ＴＦＴ以外の部分につ
いて以下に記す。ＴＮ型液晶２２はＴＦＴを形成したガ
ラス基板と対向するガラス基板（対向基板）２３間に封
入される。対向基板上には不要な光線を遮蔽するための
ブラックマトリクス２４とＩＴＯ２５膜が形成されてい
る。液晶は、対向基板のＩＴＯ２５とＴＦＴ基板の画素
電極２１の間の電圧により駆動され、画素ごとに表示す
る明度をかえて画素のマトリクス上で画像を表示する。
ガラス基板１，２３のいずれにも光を偏向させるための
偏光板２６が貼付けられている。この２枚の偏向板の偏
向軸を直交、又は平行配置させると、それぞれノーマリ
ーブラック，ノーマリーホワイトの表示モードとなる。

【００２４】また、液晶を配向させるための配向膜２７
が、液晶と接する面すなわちガラス基板１側では保護膜
２０と画素電極２１の表面に、対向基板２３側ではＩＴ
Ｏ膜の表面に塗布されている。配向膜は塗布後に表面を
ラビング法により処理され、液晶分子を配向させるため
の異方性を与えられている。このように本発明により製
造したＴＦＴをアクティブマトリクス型液晶表示装置の
表示部画素の駆動素子として用いれば、駆動素子の製造
工程数が少ないので、液晶表示装置製造のスループット
は向上しかつ製造コストを低減できる。

【００２５】

【発明の効果】本発明により、低オフ電流の薄膜トラン
ジスタを、製造工程数を増やさないで製造することが可
能となり、従って、この薄膜トランジスタを液晶表示装
置の画素電極駆動素子として用いることで、液晶表示装
置製造のスループットの向上と製造コスト低減が可能と
なる。

【図面の簡単な説明】

【図１】本発明を薄膜トランジスタの製造に適用した一
実施例の製造工程を示す断面図である。

【図２】本発明を適用した薄膜トランジスタと従来のＬ
ＤＤ構造の薄膜トランジスタとオフ電流低減の処置を施
していない通常の薄膜トランジスタのゲート電圧−ドレ
イン電流特性を比較した図である。

【図３】本発明により製造した薄膜トランジスタを液晶
セル駆動素子として用いたアクティブマトリクス型の液
晶表示装置の構成を示す図である。

【図４】液晶セルと本発明により製造した薄膜トランジ
スタからなる一画素の平面構造を示した図である。

【図５】液晶セルと本発明により製造した薄膜トランジ
スタからなる一画素の断面構造を示した図である。

【符号の説明】

１…ガラス基板、２…下地ＳｉＯ₂、３…非晶質シリコ
ン、４…エキシマレーザー、５…多結晶シリコン、６，
１１…レジスト、７…開口部、８…薄膜化領域、９…ゲ
ート絶縁膜ＳｉＯ₂、１０…ゲート電極となる非晶質シ
リコン、１２…ゲート絶縁膜、１３…ゲート電極、１４
…不純物Ｐ、１５…ソース領域、１６…ドレイン領域、
１７…層間絶縁膜、１８…ソース電極、１９…ドレイン
電極、２０…保護膜ＳｉＯ₂、２１…画素電極、２２…
液晶、２３…対向ガラス基板、２４…ブラックマトリク
ス、２５…対向基板のＩＴＯ、２６…偏光板、２７…配
向膜。

Claims

【特許請求の範囲】

【請求項１】絶縁性基板上に形成され、下地絶縁膜，真
性半導体からなる能動層，能動層の一部に不純物をドー
ピングすることで形成したソース・ドレイン領域，ゲー
ト絶縁膜，半導体もしくは金属からなるゲート電極，層
間絶縁膜および金属からなるソース・ドレイン電極を有
するコプレナー型の薄膜トランジスタの製造方法におい
て、能動層となる半導体層を島の形状に加工する際に、
ソース・ドレイン領域の膜厚を不均一にする処理を同時
に行うことを特徴とする薄膜トランジスタの製造方法。
【請求項２】絶縁性基板上に形成され、下地絶縁膜，真
性半導体からなる能動層，能動層の一部に不純物をドー
ピングすることで形成したソース・ドレイン領域，ゲー
ト絶縁膜，半導体もしくは金属からなるゲート電極，層
間絶縁膜および金属からなるソース・ドレイン電極を有
するコプレナー型の薄膜トランジスタの製造方法におい
て、能動層を形成する半導体層を、フォトリソグラフィ
ーを用いて島の形状に加工する際に、ソース・ドレイン
領域になる半導体層における能動層と接する領域上のレ
ジストの少なくとも一部分に開口部を設けることで、ソ
ース・ドレイン領域になる半導体層の一部をその膜厚よ
り薄くエッチングすることを特徴とする薄膜トランジス
タの製造方法。
【請求項３】絶縁性基板上に形成され、下地絶縁膜，レ
ーザ照射により結晶化した真性半導体からなる能動層，
能動層の一部に不純物をドーピングすることで形成した
ソース・ドレイン領域，ゲート絶縁膜，半導体もしくは
金属からなるゲート電極，層間絶縁膜および金属からな
るソース・ドレイン電極を有するコプレナー型の薄膜ト
ランジスタの製造方法において、能動層を形成するレー
ザ照射前の半導体層を、フォトリソグラフィーを用いて
島の形状に加工する際に、ソース・ドレイン領域になる
半導体層における能動層と接する領域上のレジストの少
なくとも一部分に開口部を設けることで、ソース・ドレ
イン領域になる半導体層の一部をその膜厚より薄くエッ
チングした後、この島の形状に加工した半導体層をレー
ザ結晶化することを特徴とする薄膜トランジスタの製造
方法。
【請求項４】絶縁性基板上に形成され、下地絶縁膜，真
性半導体からなる能動層，能動層の一部に不純物をドー
ピングすることで形成したソース・ドレイン領域，ゲー
ト絶縁膜，半導体もしくは金属からなるゲート電極，層
間絶縁膜および金属からなるソース・ドレイン電極を有
するコプレナー型の薄膜トランジスタの構造において、
ソース・ドレイン領域となる半導体層の膜厚が不均一で
あることを特徴とする薄膜トランジスタの構造。
【請求項５】絶縁性基板上に形成され、下地絶縁膜，真
性半導体からなる能動層，能動層の一部に不純物をドー
ピングすることで形成したソース・ドレイン領域，ゲー
ト絶縁膜，半導体もしくは金属からなるゲート電極，層
間絶縁膜および金属からなるソース・ドレイン電極を有
するコプレナー型の薄膜トランジスタの構造において、
ソース・ドレイン領域の能動層と接する領域の少なくと
も一部分が、能動層よりも薄膜化していることを特徴と
する薄膜トランジスタの構造。
【請求項６】絶縁性基板上に形成され、下地絶縁膜，レ
ーザ照射により結晶化した真性半導体からなる能動層，
能動層の一部に不純物をドーピングすることで形成した
ソース・ドレイン領域，ゲート絶縁膜，半導体もしくは
金属からなるゲート電極，層間絶縁膜および金属からな
るソース・ドレイン電極を有するコプレナー型の薄膜ト
ランジスタの構造において、ソース・ドレイン領域の能
動層と接する領域の少なくとも一部分が、能動層よりも
薄膜化し、かつ能動層より結晶粒径が小さいことを特徴
とする薄膜トランジスタの構造。
【請求項７】請求項４，５または６において、能動層が
シリコンであることを特徴とする薄膜トランジスタの構
造。
【請求項８】画素電極駆動素子もしくは周辺回路を構成
する薄膜トランジスタの製造方法が、請求項１，２もし
くは３記載の薄膜トランジスタの製造方法であることを
特徴とする液晶表示装置の製造方法。
【請求項９】画素電極駆動素子もしくは周辺回路を構成
する薄膜トランジスタの構造が、請求項４，５，６もし
くは７記載の薄膜トランジスタの構造であることを特徴
とする液晶表示装置。