JP5901048B2 - 半導体基材およびその製造方法 - Google Patents

半導体基材およびその製造方法 Download PDF

Info

Publication number
JP5901048B2
JP5901048B2 JP2011179997A JP2011179997A JP5901048B2 JP 5901048 B2 JP5901048 B2 JP 5901048B2 JP 2011179997 A JP2011179997 A JP 2011179997A JP 2011179997 A JP2011179997 A JP 2011179997A JP 5901048 B2 JP5901048 B2 JP 5901048B2
Authority
JP
Japan
Prior art keywords
germanium
film
amorphous silicon
amorphous
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011179997A
Other languages
English (en)
Other versions
JP2013042097A (ja
Inventor
純一 半那
純一 半那
イ チョウ
イ チョウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Institute of Technology NUC
Original Assignee
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Institute of Technology NUC filed Critical Tokyo Institute of Technology NUC
Priority to JP2011179997A priority Critical patent/JP5901048B2/ja
Publication of JP2013042097A publication Critical patent/JP2013042097A/ja
Application granted granted Critical
Publication of JP5901048B2 publication Critical patent/JP5901048B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Thin Film Transistor (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体基材およびその製造方法に関する。より詳しくは、本発明は、種々の電子または電気デバイス(例えば、薄膜トランジスタ(TFT)、太陽電池、光センサー等)の製造に好適に使用可能な半導体基材およびその製造方法に関する。
本発明の半導体基材は、種々の用途(例えば、薄膜トランジスタ、太陽電池、光センサ等)に使用可能である。本発明は、大面積デバイス製造に使用するために、特に好適に使用可能である。
画素駆動用スイッチング素子に用いる薄膜トランジスタや、太陽電池、光センサーをはじめとするデバイス(特に、大面積を必要とするデバイス)の高品質化には、従来用いられているアモルファスシリコンに代わるべき、均一で高い移動度を示す半導体材料が求められる。このような半導体材料は、更には安価に大面積に形成できるものであることが好ましい。
このような用途の半導体材料として、多結晶シリコン、酸化物半導体、結晶性有機半導体材料などが候補と考えられ、研究開発が活発に行われている。
中でも、結晶性シリコン薄膜(多結晶シリコン膜)は、高い移動度を持つばかりでなく、従来の半導体プロセス技術と整合性が良く、安定性も高いため、この点からは、最も実用に適した材料と考えられる。
しかしながら、大面積デバイスを目的とした多結晶シリコン薄膜の製造には、安価なガラスを基板に用いて半導体薄膜を製造することが必須である。したがって、高温用ガラス基板を用いたとしても、600℃以下で多結晶シリコン膜を製造する必要があり、その技術は限られる。
現在、中小型サイズの応用にはアモルファスシリコン薄膜のエキシマーレーザアニールによる結晶化が実用されているが、コストやレーザアニール装置の制約から、大型サイズの応用は困難であり、新しい製造技術の開発が期待されている。
アモルファスシリコン薄膜を熱処理によって結晶化させる固相結晶成長は大型化が容易で、低コスト化が期待される多結晶シリコン薄膜の形成方法の一つであるが、この方法は600℃での熱処理においても、熱結晶化に数十時間以上の時間を必要とし、実用的な工業技術としては大きな課題がある。
この問題を解決するために、従来、アモルファスシリコン膜の結晶化に際して、結晶化を助長する触媒として、アルミニウム、ニッケル、コバルトなどを用いてアモルファスシリコン薄膜の熱結晶化の低温化と熱処理時間の短縮を図る方法が検討されてきた。
例えば、ニッケルを触媒に用いた方法では、予め製造したアモルファスシリコン薄膜に極微量のニッケルを真空蒸着法やスパッタ法を用いて付着させるか、ニッケル化合物の溶液を塗布するなどの方法によってニッケル化合物を付着させた後に、そのアモルファスシリコン膜を450℃以上の温度において熱処理を数時間施すことによって、多結晶シリコン薄膜を製造できることが知られている。
しかしながら、この方法では、前述のように、ニッケルをアモルファスシリコン薄膜に付着させるための付加的なプロセスが必要で、煩雑であるばかりでなく、それに必要な蒸着装置やスパッタ装置を必要とすること、あるいは、そのプロセスを行うために、一旦、アモルファスシリコン薄膜を膜の酸化を引き起こす大気暴露をさせなければならない等の問題がある。この大気暴露を回避するためには、大掛かりな真空一貫でプロセスが可能な装置や不活性ガス中での塗布が可能な装置等が必要で、工業的な解決とはなっていない。
さらに、こうした方法では、結晶化促進に用いた金属触媒そのものが、製造されたTFT特性や安定性を損なうという問題点があり、その改善のためには、アモルファスシリコンを結晶化させた後に、用いた金属触媒を除去するなどの付加的なプロセスが必要となる。
これに対し、金属触媒の代わりに、シリコンと同じ周期律表の第14族に属し、シリコンプロセスと整合性がよく、また、容易に混晶を作り、金属を触媒として用いた場合に比べて多結晶シリコン膜の電気特性の劣化の懸念が少ないと考えられるゲルマニウムを用いて、熱結晶化の低温化と結晶化に要する時間の低減を図る方法が知られている。
例えば、(絶縁膜上におけるSiGe薄膜の低温形成と次世代ディスプレー:宮尾正信、角田功、菅野裕士、長友圭、佐道泰造、権丈淳,電子情報通信学会技報、ED2003−6、SDM2003−6、OME2003−6(2003−4)、pp.29−34(2003))によれば、アモルファスゲルマニウム膜の熱結晶化においては、核発生温度が500℃程度まで低下することから、アモルファスシリコン薄膜とアモルファスゲルマニウム薄膜を積層し、これを600℃で熱処理をすることによって、形成されるゲルマニウム結晶核を利用してシリコン薄膜の結晶化を促進できることが報告されている。
この場合、文献(菅野裕士、宮尾正信、低温ポリシリコン薄膜トランジスタの開発―システムオンパネルをめざして− 第8章 高品質SiGe多結晶固相成長、シ‐エムシ−出版2007年 ISBN978‐4‐88231‐678‐7C3054)によれば、アモルファスシリコン薄膜とアモルファスゲルマニウム薄膜の合計膜厚を50nmと一定として窒素雰囲気下で600℃で熱処理をする場合、アモルファスシリコン膜の上に5〜15nm程度のゲルマニウム薄膜を積層した構造が開示されている。
この構造では、ゲルマニウムが表面から離脱がおこり結晶化が促進されにくいこと、また、数時間以内の短時間でシリコン膜の結晶化を実現するためには、熱処理後においてもゲルマニウムの局在が認められる5nmよりも厚いゲルマニウム膜厚が必要であること、結晶化に要する時間はゲルマニウムのシリコン中への拡散が顕著に起こる系、具体的には、5nmのゲルマニウム層をアモルファスシリコン膜でサンドイッチした系等では、最大で10000分の熱処理を必要とすることが記載されている。
換言すれば、アモルファスゲルマニウム層を堆積し、アモルファスシリコン層と接触させた構造においては、熱処理により短時間でアモルファスシリコン膜を結晶化させるためには、先に堆積したゲルマニウムの拡散が抑制され、熱処理後にその局在が確認できる構造、すなわち、ゲルマニウム層の膜厚が5nmより大きく、ゲルマニウム層はアモルファスシリコン層の直下、または、キャップ層を用いた場合にはその直下でかつシリコン層と接触させた構造が必要となることが記載されている。
つまり、ゲルマニウム膜をアモルファスシリコン膜との積層構造において、500〜600℃で、数時間程度の短時間の熱処理によって、アモルファスシリコン膜から多結晶シリコンを製造するためには、ある程度厚い、具体的には、5nmより厚いゲルマニウム膜を用いることが必要となることが指摘されている。
このため、薄膜トランジスタに好適な50nm程度の薄い多結晶シリコン膜をこの方法により製造する場合には、熱結晶化後に膜中に残存するゲルマニウムがシリコンに対して相対的に高くなるため、トランジスタ特性に与える影響が大きく、必要に応じてゲルマニウムを除くことが必要となる。
実際、文献(特許第4489201号)では、残存するゲルマニウム膜を、硫酸過水溶液で除去する例が記載されている。
一般に、ゲルマニウム膜をアモルファスシリコン膜に積層して形成する方法には、ゲルマン(GeH)を用いたプラズマCVDや低圧CVD法、電子ビーム蒸着やスパッタ法等によってアモスファスシリコン膜上にゲルマニウム膜を堆積する方法に加えて、ゲルマニウムを含む化合物の溶液をスピンコートする方法、イオンプランテーション技術やプラズマドーピング技術、レーザードーピング技術によってアモルファスシリコン膜にゲルマニウムを添加する方法が知られている。しかしながら、これらの方法は、アモルファスシリコン膜の形成に必要な設備に加えて、ゲルマニウムの形成を行うための付帯設備やプロセスを新たに必要とするため、工業的な適用にはゲルマニウムの形成技術にも課題を残している。
特許第4489201号
絶縁膜上におけるSiGe薄膜の低温形成と次世代ディスプレー:宮尾正信、角田功、菅野裕士、長友圭、佐道泰造、権丈淳,電子情報通信学会技報、ED2003−6、SDM2003−6、OME2003−6(2003−4)、pp.29−34(2003)) 浦岡行治 監修、低温ポリシリコン薄膜トランジスタの開発―システムオンパネルをめざして− 第7章 Ge核を用いたSi薄膜の低温結晶化技術、 第8章 高品質SiGe多結晶固相成長、シ‐エムシ−出版2007年 ISBN978‐4‐88231‐678‐7C3054)
本発明の目的は、上記した従来技術の欠点を解消可能な、半導体基材およびその製造方法を提供することにある。
本発明者は鋭意研究の結果、アモルファス半導体層(例えば、アモルファスシリコン膜)の上に、極小量(例えば、ラマン測定で認識できない程度の量)のGe(ゲルマニウム)含有領域を一旦形成し、その後熱処理することが、該半導体層の結晶化を著しく促進させるのみならず、該半導体層を含む半導体基材の特性を向上させることを見出した。
本発明の半導体基材は上記知見に基づくものであり、より詳しくは、ベース基材と;該ベース基材上に配置された、アモルファス半導体材料由来の結晶性半導体層とを少なくとも含む半導体基材であって;前記結晶性半導体層の表面近傍において、SIMSによりGeが検出可能であることを特徴とするものである。
本発明によれば、更に、ベース基材上に、アモルファス半導体層を形成するステップと;該アモルファス半導体層上にGe含有領域を形成させるステップと;前記アモルファス半導体層に、熱処理を施すステップと、を少なくとも含む半導体基材の製造方法であって;前記結晶性半導体層の表面近傍において、SIMSによりGeが検出可能であることを特徴とする半導体基材の製造方法が提供される。
本発明は、例えば、以下の態様を含むことができる。
[1] ベース基材と;該ベース基材上に配置された、アモルファス半導体材料由来の結晶性半導体層とを少なくとも含む半導体基材であって;
前記結晶性半導体層の表面近傍において、SIMSによりGeが検出可能であることを特徴とする半導体基材。
[2] 前記アモルファス半導体材料が、アモルファスシリコン膜、および/又はアモルファスシリコンゲルマニウム膜、あるいは結晶シリコン膜である[1]に記載の半導体基材。
[3] 前記結晶性半導体層層の表面側から深さ10nmの範囲内に、1ppm〜2%のGe/Si比を有する[1]または[2]に記載の半導体基材。
[4] 前記結晶性半導体層上に配置された第2の半導体層を更に含む[1]〜[3]のいずれか1項に記載の半導体基材。
[5] 前記結晶性半導体層の結晶性部分が、ラマン測定で確認可能である[1]〜[4]のいずれか1項に記載の半導体基材。
[6] ベース基材上に、アモルファス半導体層を形成するステップと、
該アモルファス半導体層上にGe含有領域を形成させるステップと、
前記アモルファス半導体層に、熱処理を施すステップと、を少なくとも含む半導体基材の製造方法であって;
前記結晶性半導体層の表面近傍において、SIMSによりGeが検出可能であることを特徴とする半導体基材の製造方法。
[7] 前記Ge含有領域堆積ステップが、前記アモルファス半導体層に、ガス化したハロゲン化ゲルマニウムを短時間接触させ、その表面を改質するステップである[6]に記載の半導体基材の製造方法。
上述したように本発明によれば、良好な特性を有する半導体基材を、簡便な方法で作製することができる。
本発明によれば、更に、大面積を必要とする半導体デバイス用途に適した半導体基材を、低コストで作製することができる。
熱処理前のシリコン膜のラマンスペクトル(基板温度の効果)の一例を示すチャートである。 熱処理後のシリコン膜のラマンスペクトル(基板温度の効果)の一例を示すチャートである。 熱処理前のシリコン膜のラマンスペクトル(基板温度の効果)の一例を示すチャートである。 熱処理後のシリコン膜のラマンスペクトル(基板温度の効果)の一例を示すチャートである。 熱処理前のシリコン膜のラマンスペクトル(GeFフロー時間の効果)の一例を示すチャートである。 熱処理後のシリコン膜のラマンスペクトル(GeFフロー時間の効果)の一例を示すチャートである。 熱処理前の膜のラマンスペクトル(SiH−GeF膜の効果:GeF処理なし)の一例を示すチャートである。 熱処理後の膜のシリコン膜のラマンスペクトル(熱処理時間の効果)の一例を示すチャートである。 熱処理後のシリコン膜のラマンスペクトル(GeF流量の効果)の一例を示すチャートである。 熱処理後のシリコン膜のラマンスペクトル(GeF流量の効果)の一例を示すチャートである。 熱処理前後の膜のラマンスペクトルの一例を示すチャートである。 熱処理後の膜の組成GD−OES分析の結果(厚さ方向の組成プロファイル)の一例を示すチャートである。 熱処理後の膜の断面(上:熱処理前、下:熱処理後)の一例を示す透過顕微鏡写真(弗化ゲルマニウムにより改質されたアモルファスシリコン断面TEM写真(上)及び、熱アニール後の膜の断面TEM写真(下))である。 熱処理後の膜のX線回折パターン(基板温度、熱処理温度の効果)の一例を示すチャートである。 試作したFETの構造の一例を示す模式断面図である。 試作したFETのトランスファー特性(熱処理温度の効果)の一例を示すチャートである。
以下、必要に応じて図面を参照しつつ本発明を更に具体的に説明する。以下の記載において量比を表す「部」および「%」は、特に断らない限り質量基準とする。
(半導体基材)
本発明の半導体基材は、ベース基材と、該ベース基材上に配置された、アモルファス半導体材料由来の結晶性半導体層とを少なくとも含む半導体基材であって;前記結晶性Si層の表面近傍において、SIMSによりGeが検出可能であることを特徴とする。
(ベース基材)
本発明に使用可能なベース基材は、該基材上に、アモルファス半導体材料層(例えば、アモルファスシリコン膜)を配置、堆積ないし形成可能である限り、特に制限されない。より具体的には、従来より半導体層(ないし半導体デバイス)の形成に使用されて来たベース基材を任意に(必要に応じて2種類以上組み合わせて)本発明において用いることができる。このようなベース基材としては、例えば、ガラス板等の無機および/又は有機質の基材、金属ないし半導体の基材(例えば、SiOやSiN等のパッシベーション膜をその表面に設けたSi基材)を使用することができる。
当然のことながら、上記ベース基材の材質、大きさ、形状(平面および立体形状)は、特に制限されない。
(半導体層)
本発明における半導体層に使用可能なアモルファス半導体材料は、該層上に、Ge含有領域を一旦形成することが可能である限り、特に制限されない。より具体的には、従来より半導体層(ないし半導体デバイス)の形成に使用されて来た材料を任意に(必要に応じて2種類以上組み合わせて)本発明において用いることができる。このような半導体材料としては、例えば、シリコン、ゲルマニウム等の周期律表第14族からなる半導体材料(例えばアモルファスシリコン膜、アモルファスシリコンゲルマニウム膜等のアモルファス半導体材料、あるいは結晶シリコン)を使用することができる。
本発明においては、アモルファスシリコン膜、および/又はアモルファスシリコンゲルマニウム膜等のアモルファス半導体材料が、特に好適に使用可能である。
(半導体層)
本発明における半導体層の厚さは、一般的に、200nm以下程度が好ましい。該厚さは、10〜100nmがより好ましく、10〜50nmが更に好ましい。
(アモルファスシリコン膜)
本発明における半導体層の形成においては、アモルファスシリコン膜が特に好適に使用可能である。このようなアモルファスシリコン膜の形成ないし形成方法は特に制限されない。大面積ベース基材への適用が容易な点からは、シラン(SiH)やジシラン(Si)の低圧CVD法やプラズマCVD法によって基材上に形成された薄膜や、シリコンの電子ビーム蒸着やスパッタ法によって製造された薄膜が好適に利用可能である。
また、アモルファスシリコン膜の代わりに、同様な手法により製造されたアモルファスシリコンゲルマニウム膜(a−S1−xGe x=0.001〜0.8)を用いることも可能である。
(少なくとも一部の結晶化)
本発明における半導体層の「少なくとも一部の結晶化」は、前述したラマン分析またはX線分析で確認することができる。中でも、特定位置のピークにより確認が容易な点からは、ラマン分析を用いることが好適である。本発明において、後述するように、半導体層としてアモルファス膜を形成させ、該アモルファス膜の少なくとも一部を「結晶化」させることが好ましい。半導体基材の特性の点からは、結晶化部分は大きい程好ましい。
(Ge含有領域の形成)
本発明においては、上記したアモルファス半導体材料層上に、Ge含有領域が一旦形成される。本発明において、その少なくとも一部に結晶性部分を有する「結晶性半導体層」を与える限り、Ge含有領域の形成方法は、特に制限されない。本発明において、その少なくとも一部に結晶性部分を有する「結晶性半導体層」を与える限り、一旦形成されるGe含有領域の形状、厚さも特に制限されない。「アモルファス半導体材料層」の少なくとも一部を結晶性部分とする際の効率と、「結晶性半導体層」の物性に実質的に悪影響を与えないことのバランスの点からは、Ge含有領域の厚さは、5nm以下が好ましい。該厚さは、2〜3nm以下がより好ましく、1nm以下が更に好ましい。
本発明において、Ge含有領域は、「アモルファス半導体材料膜」(ないしは、これに由来する「結晶性半導体層」)の表面側から、深さで好ましくは3nm以内、更には2nm以内の領域(すなわち、表面側に近い方)にあることが好ましい。
上記のように、本発明において使用可能なGe含有領域は、「領域」とは言っても、島状、パターン状等、種々の形状があり得る。Si表面上に形成されたGe含有領域は、該Ge含有領域の一部が、Si層内に入り込む傾向を有する。しかしながら、あまり含有量が多いと、Geの存在は、本発明の半導体基材の性能に関しては、むしろ有害な傾向を有する。したがって、半導体層の「結晶化」が可能である限り、Ge含有量は、むしろ少ない方が好適である。
(好適なGe含有領域形成方法)
本発明においては、Ge含有領域を薄くする点からは、Ge含有領域は、ガス化したハロゲン化ゲルマニウムを用いて、アモルファス半導体層上に形成させることが好ましい。
ガス化したハロゲン化ゲルマニウムを用いることは、アモルファス半導体層(例えば、アモルファスシリコン膜)の改質(すなわち、ゲルマニウム化)を行う際に、均一に、かつ、過度の改質を避けるために好ましい。本発明においては、例えば、常圧、常温で液体である塩化ゲルマニウム(GeCl)または常圧、常温で気体である弗化ゲルマニウム(GeF)を好適に使用することができる。これらの中でも、該改質を簡便に行う点からは、常圧、常温で気体である弗化ゲルマニウム(GeF)が好適である。
ガス化したハロゲン化ゲルマニウムは、必要に応じて、水素、窒素、ヘリウム、あるいは、アルゴンなどの希釈ガスで希釈して用いることができる。この場合の希釈の程度は、Ge濃度に関して、0.1モル%以上25モル%以下であることが好ましい。
(ハロゲン化ゲルマニウムによる表面改質)
ハロゲン化ゲルマニウムによるアモルファスシリコン薄膜の表面改質効果は,エッチング性を示すハロゲン化ゲルマニウムに特有であり、アモルファスシリコン表面とハロゲン化ゲルマニウムと化学反応によるものと考えられる。
ハロゲン化ゲルマニウムによるアモルファスシリコン薄膜の改質により、アモルファスシリコン薄膜の表面のシリコンがゲルマニウム化され、さらに改質が進むと、アモルファスシリコン薄膜の表面のシリコンがゲルマニウムに置換されたゲルマニウム含有量の多い領域が形成され、さらに改質が進むとほとんどゲルマニウムと考えて良い高濃度のゲルマニウム領域が形成される。
(好適な製造方法の一例)
浦岡行治 監修、低温ポリシリコン薄膜トランジスタの開発―システムオンパネルをめざして− 第8章 高品質SiGe多結晶固相成長、シ‐エムシ−出版2007年 ISBN978‐4‐88231‐678‐7C3054(非特許文献2)によれば、ゲルマニウムを用いてアモルファスシリコン膜の熱処理による結晶化を数時間程度の短い時間で行うためには、少なくとも5nm以上のゲルマニウム層をアモルファスシリコン膜と積層して形成することが好ましいとされる。このような場合、従来技術においては、アモルファスシリコンの熱結晶化後にゲルマニウムが局所的に残存するという課題があった。
また、従来技術においては、ゲルマニウムの形成方法にも新たな付帯設備や付加的なプロセスを必要とするため、ゲルマニウムを用いて、熱処理によるアモルファスシリコン膜の結晶化の低温化促進を実現するというメリットを十分に工業的に活かすことができないという課題があった。
これに対して、本発明の「アモルファスシリコン薄膜の熱結晶化による多結晶シリコン薄膜の形成」の態様によれば、アモルファスシリコン膜を結晶化させる際にアモルファスシリコン膜の表面をゲルマニウムによる改質に基づき、短時間の熱処理によりアモルファスシリコン膜を、低温において極めて有効に熱結晶化させることができる。すなわち、この態様によれば、アモルファスシリコン薄膜の熱結晶化による結晶性の高い多結晶シリコン薄膜を簡便に製造することができる。
このような本発明の一態様においては、アモルファスシリコン膜の熱結晶化プロセスは、ガス化したハロゲン化ゲルマニウムをアモルファスシリコン膜に短時間、接触させ、その表面を改質させる工程と、改質されたアモルファスシリコン膜に熱処理を施す工程とを、少なくとも含む。
このような本発明の一態様においては、シリコンに対してエッチング性を示すゲルマニウム化合物をアモルファスシリコン膜に作用させ、その表面を改質すると、その後の熱処理によって、容易にアモルファスシリコン膜を結晶化させることができる。
(ゲルマニウム化の確認)
ゲルマニウム化が十分に進んだ状態あっては、これはArイオンレーザを用いたラマンスペクトルにより、300cm−1のゲルマニウムピークとして観測が可能である。
アモルファスシリコン膜の表面の改質による、その後の熱結晶化によるアモルファス膜の結晶化は、ラマンスペクトルによるゲルマニウム化の確認ができないほど程度が小さい場合であっても有効で、この場合は後に詳述するように、SIMSによってゲルマニウム化の確認が可能である。
(ラマンスペクトルの測定条件)
本発明において、ゲルマニウムピークを観測するためのラマンスペクトルの測定条件としては、その試料への励起光の侵入の点から、Arイオンレーザを励起光とするラマン分光装置を用いることが好適である。この点に注意すれば、ラマン分光装置が好適に使用可能である。このようなラマンスペクトル測定の詳細に関しては、必要に応じて、例えば文献(浦岡行治 監修、低温ポリシリコン薄膜トランジスタの開発―システムオンパネルをめざして− 第3章 ラマン分光分析、シ‐エムシ−出版2007年 ISBN978‐4‐88231‐678‐7C3054)を参照することができる。
前記のようにハロゲン化ゲルマニウムの改質によるアモルファスシリコン膜の熱処理による結晶化の促進は、ハロゲン化ゲルマニウムにより改質を行ったアモルファスシリコン膜のラマンスペクトルに300cm−1のゲルマニウムに起因するピークが観測できないもの(すなわち、ゲルマニウム量が比較的に少量であるもの)についても可能である。すなわち、アモルファスシリコン膜の結晶化の促進は、ラマン測定により観測可能な量のゲルマニウムの有無には依存しない。
ハロゲン化ゲルマニウムによるアモルファスシリコン膜の改質は、ハロゲン化ゲルマニウムとアモルファスシリコンとの化学的な反応によるため、ハロゲン化ゲルマニウムの流量とアモルファスシリコン膜の温度に依存する傾向を有する。
改質に必要なアモルファスシリコン膜の温度は、200℃から600℃の温度、より好ましくは、ハロゲン化ゲルマニウムの流量を制御しやすい250℃から450℃の温度で行うことが有効である。
同様に、アモルファスシリコン膜の改質の程度は、ハロゲン化ゲルマニウムの流量と改質に要する時間によっても決定することができる。過度な改質条件は、アモルファスシリコン膜のエッチングと過度なゲルマニウムの形成を引き起こす傾向があるため、避けることが好ましい。
(熱処理)
改質(ないしゲルマニウム化)工程を終えたアモルファスシリコン膜は、400℃から650℃、より好ましくは、結晶化を促進でき、かつ、アモルファスシリコン膜中での自発的な結晶核の形成を抑制できる450℃から600℃の温度で熱処理をすることが有効である。
この熱処理を行うための手段は、特に制限されない。該熱処理には、例えば、ファーネスアニール、ランプアニール、レーザアニールのいずれの手段を用いることができる。
工業的な応用を考える場合は、アモルファスシリコンの形成装置と連結してなる熱処理装置をクラスター型の装置に設置して用いるか、別途に大量の基材を一括して熱処理できる装置を用いることが好ましい。
(シリコンの結晶化の確認)
好適に選ばれた条件下でハロゲン化ゲルマニウムによる表面の改質を施したアモルファスシリコン膜を熱処理すると、数時間以内でアモルファスシリコンの結晶化がおこり、ラマン測定を行うと、520cm−1付近のピークが明確に観測され、アモルファスシリコンが結晶化していることが確認される。
ハロゲン化ゲルマニウムによるアモルファスシリコン薄膜の改質の条件、すなわち、ハロゲン化ゲルマニウムの流量とそのフロー時間、アモルファスシリコン膜の温度、改質装置内の圧力等によっては、熱結晶化後の多結晶シリコン膜にはゲルマニウムに起因する300cm−1のラマンピークが結晶シリコンのピークと同時に観測される場合もある。
(Geの定量)
本発明におけるGe含有量は、ラマン分析では「観察できない」レベルである場合が多い(この場合、Ge含有量は、Ge/Siの原子比で、約1%以下と考えられる)。本発明におけるGe含有量は、後述する「スパッタ利用の発光分析」、またはSIMS(二次イオン質量分析)で定量することができる。SIMSにおいては、通常はArイオンを試料表面に衝突させ、それにより生じた二次イオンを質量分析の手法で分析・定量することができる。発光分析およびSIMSいずれの場合にも、常法により検量線を求め、該検量線を用いてGe含有量を定量することが好ましい。最も微量分析が可能であるのは、SIMS(例えば、カメカ(Cameca)社製のSIMS)である。例えば、カメカ社のMS−7シリーズ、MS−6シリーズを好適に使用することができる。
(発光分析)
本発明においては、グロー放電発光分光法(GD−OES)によりGe含有量を測定することもできる。この方法は、Arプラズマ中で観測される成分元素による発光強度から濃度を知る方法である。この測定でも、膜をスパッタすることによって、膜の厚さ方向の分析が可能である(後述する「実施例」を参照)。
(SIMSによるプロファイル分析)
本発明の半導体基材においては、アモルファス半導体材料由来の結晶性半導体層(例えば、Si)層の表面側から深さ10nmの範囲内に、1ppm〜2%のGe/Si比を有することが好ましい。このGe/Si比は、更には10〜5000ppm(特に10〜2000ppm)であることが好ましい。このGe/Si比は、SIMSの深さ方向プロファイル(積分値)の平均値として求めることができる。このようなSIMSによるGeプロファイル分析・定量の詳細に関しては、必要に応じて、例えば文献「FUJITSU、61,1,p2−7,01,2010」(http://img.jp.fujitsu.com/downloads/jp/jmag/vol61-1/paper01.pdf)を参照することができる。この文献は、SIMSによる表面からの極浅の分析法に関する報告であり、SIMSによる表面から極浅(数nm〜数十nm)における不純物分布の高精度評価法が参考となる。
(Fの分析)
上記したGe分析と同様の方法で、Fを分析することもできる。例えば、本発明においてGe含有領域の形成時にGeFを用いる場合、F分析によって、製造プロセスにおけるGeFの使用を推定することができる。
(用途)
このようにして得られる多結晶シリコン膜は、薄膜トランジスタや太陽電池、光センサーなどに利用可能である。ただし、薄膜トランジスタへの応用においては、熱結晶化によって得られた多結晶シリコンにおいて、ゲルマニウムに起因する300cm−1のラマンピークが観察されない程度のもの(すなわち、ゲルマニウム含有量が過大でないもの)が好適である。
得られた多結晶シリコン膜を、文献(特許第4489201号)に記載のように、更に、高い温度において熱処理を施すことによって、多結晶シリコン膜の特性を改善することも可能である。
また、ハロゲン化ゲルマニウムによる処理を、SIOやSiN膜等によってパターニングしたアモルファスシリコン膜を用いて、本発明を実施することによって、位置選択的にアモルファスシリコン膜を結晶化することも可能である。
(その他の態様)
本発明の半導体層において少量のGeが含まれているが、ラマン測定では見えない場合がある。しかしながら、微量のフッ素を、SIMSなどでの微量分析手法を用いて検出することができる。
Ge含有領域を一旦形成すべき位置は、必ずしも、「表面」でなくてもよい。例えば、10nm程度のアモルファスシリコンを積んだ後、弗化ゲルマニウムで処理をして、再びアモルファスシリコンを必要量堆積した後、これを熱アニールすることにより、アモルファスシリコン膜の表面を改めて弗化ゲルマニウムで処理をしなくとも、膜全体が結晶化させることができる。
本発明について、以下に実施例を用いて更に詳細に説明する。
[実施例1]
アルゴンで希釈したシラン(SiH)を用いて(アルゴン:SiHのモル比=1:0.05)、13.56MZのグロー放電プラズマCVD装置により、アモルファスシリコン膜を、それぞれ、300℃、350℃、400℃でガラス基板上に200nm堆積した。この際に使用したプラズマCVD条件は、以下の通りである。
<プラズマCVD条件>
シラン流量:10sccm、Ar:200sccm、、RF電力:0.85W/cm、圧力:1Torr、電極間距離:10mm
上記プラズマCVD装置内の残留ガスを(真空度10−6Torr程度まで)排気した後、アルゴン200sccm、CVD装置圧力1Torrの条件で、弗化ゲルマニウム(GeF4)を0.5sccmを30秒フローした。装置の冷却を待って、アモルファスシリコン膜を取り出し、Arイオンレーザを光源とするラマン測定を行った。
上記ラマン測定により、図1に示すように、350℃、及び、400℃の温度で弗化ゲルマニウムをフローさせたアモルファスシリコン膜には、300cm−1に結晶ゲルマニウム膜に由来するピークがみられ、300℃でフローさせたアモルファスシリコン膜にはそのピークが観察されなかった。
各温度で、弗化ゲルマニウムをフローしたアモルファスシリコン膜を加熱炉にいれ、窒素雰囲気下、7Torrの条件で500℃で4時間、熱処理を行った後、それぞれのシリコン膜のラマンスペクトルを測定した。図2に示すように、すべてのシリコン膜において、520cm−1付近に結晶シリコンに由来するラマンピークが観測され、この条件で膜の結晶化が確認できた。
[実施例2]
実施例1と同様に、アモルファスシリコン膜をガラス基板上に200℃、250℃、300℃で200nm堆積し、各温度で、アルゴン200sccm、CVD装置圧力1Torrの条件で、弗化ゲルマニウム(GeF4)を0.5sccmを15分フローした。装置の冷却を待って、それぞれのアモルファスシリコン膜のラマンスペクトルを測定したところ、図3に示すように、すべての膜に結晶ゲルマニウムを示す300cm−1のピークは観測されず、アモルファスシリコン膜の表面にはゲルマニウムは少なくとも3nm以下であると判断される。
これを同様に、熱アニール炉により、実施例1に記載の条件で、500℃で4時間熱処理を行ったところ、図4に示すように、300℃で弗化ゲルマニウムをフローした試料のみにシリコン膜の結晶化を示すラマンピークが観測された。
[実施例3]
実施例1と同様な条件で、ガラス基板上に300℃で200nm〜300nmアモルファスシリコン膜を堆積した後、その温度で、弗化ゲルマニウムを実施例1と同様なフロー条件、で、それぞれ30秒、2分、5分、15分間フローした。この際には、図5に示すように、いずれの場合も、結晶性ゲルマニウムに由来する300cm−1のラマンピークは観測されなかった。この条件においても、アモルファスシリコン膜上にはゲルマニウムはラマン測定の感度内においてほとんど形成されていないと判断される。
冷却後、それぞれのアモルファスシリコン膜を上記実施例1と同様に熱アニール炉で500℃で4時間熱処理を行った。この際には、図6に示すように、各試料のラマンスペクトルにおいて、いずれの場合においても、結晶性シリコンに由来する520cm−1付近に鋭いピークが観測され、膜がこの条件で結晶化していることが確認された。
[実施例4]
実施例1と同様のプラズマCVD装置を用いるプラズマCVD法によって、シラン流量10sccm、弗化ゲルマニウム流量0.1sccm,反応圧力1Torr、Ar流量200sccm、RFパワー150Wの条件で、基板温度を300℃、350℃、400℃、450℃に設定し、890〜1000nmの膜を堆積し、そのラマンスペクトルを測定した。この際には、図7に示すように、いずれの膜も、ゲルマニウムに由来するラマンピークは観測されず、アモルファスシリコンが堆積した。これらの膜を、弗化ゲルマニウムによる改質を行うことなく、実施例1に記載の条件で、熱アニール炉で500℃の4時間熱処理を行った。熱アニール後、膜のラマンスペクトルを測定したところ、アモルファススシリコンに由来する480cm−1ブロードなピークが観察されるのみで、この条件では膜の結晶化は観測できなかった。
[実施例5]
実施例4と同様のプラズマCVD法によって、シラン流量10sccm、弗化ゲルマニウム流量0.1sccm,反応圧力1Torr、Ar流量200sccm、RFパワー150W、基板温度450℃の条件で、1000nm厚のアモルファスシリコン膜をガラス基板上に製造し、実施例1に記載の条件で、すなわち、窒素雰囲気下、7Torrの条件で500℃で処理時間を代えて熱処理を行い、その膜のラマンスペクトルを測定し、シリコン膜の結晶化の様子を観測した。この際には、図8に示すように、熱処理前においては、300cm−1の結晶ゲルマニウムに由来するラマンピークが観測されるが、アニール時間と共にそのピークは減少し、熱処理時間90分を超えると、結晶シリコンに由来する520cm−1付近のピークが観測されはじめ、およそ4時間の熱処理ではラマンピークに飽和傾向がみられ、鋭い結晶シリコンに由来する520cm−1ピークのみが観測され、ゲルマニウムに由来するピークはミられず、アモルファスシリコン膜の結晶化が十分に進んでいることが確認された。
[実施例6]
実施例5と同様の条件で、弗化ゲルマニウム流量を0.5〜2sccmまで変えて、400℃において、弗化ゲルマニウムを30秒フローした後、試料のラマンスペクトルを測定した。図9に示すように、いずれの試料にもゲルマニウムの形成されていることが分かった。
これらの膜を、実施例1と同様に、500℃で4時間、窒素雰囲気下で加熱処理を施した後、それぞれの膜の結晶性をArイオンレーザを光源とするラマンスペクトルの測定により評価したところ、図10に示すように、全ての膜で結晶化を示す520cm−1の付近の結晶性シリコンのピークから判断して膜が結晶化しており、また、ゲルマニウムに由来する300cm−1のピークは観測されなかった。
[実施例7]
アモルファスシリコン膜に450℃で、弗化ゲルマニウム流量0.1sccmで30秒フローし、改質を行った試料の、窒素雰囲気下 9Torr、500℃で4時間の熱アニールを行った際の、アニール前後のラマンスペクトルと、Arによるグロー放電分光法(GD−OES:Glow Discharge-optical emission Spectroscopy)、すなわち、試料をグロー放電内でスパッタし、スッパッタされる原子のArプラズマ内におけるは発光輝線を連続的に分光することで深さ方向の組成の定性分析を行う手法を用いて、アニール前後の膜の組成を調べた。得られた結果、及び、膜の透過電子顕微鏡による断面TEM像を、図図11、図12および図13に示す。
これらの図から明らかなように、この場合のアモルファスシリコン膜の表面は、弗化ゲルマニウムにより改質され、アモルファスシリコン膜の上にゲルマニウムの層状の形成が見られる。その膜厚は、断面TEM層から判断すると、3〜4nm程度である。図11のラマンスペクトル,図12のGD−OESの分析結果から判断すると、アニール前にはシリコン膜の上部に層状に存在していたゲルマニウムが、膜内部へ拡散したか、表面から逸散したかは明らかではないが、熱処理後の膜表面にはラマンスペクトルからは確認できない程度までに低減していることが分かる。
[実施例8]
弗化ゲルマニウム流量(0.1〜2sccm)、Ar 200sccm、1Torrの条件で、30sec間、アモルファスシリコン膜に弗化ゲルマニウムを400℃、あるいは、450℃でフローし、その後、窒素雰囲気下、9Torrで熱処理温度を変えて、熱処理を4時間行った膜のX線回折スペクトルを図14に、また、X線ピークの半値幅からScherrerの式より見積もった粒径サイズとラマンスペクトルの強度比(I(結晶Si))/I(アモルファスSi))+I(結晶Si))から見積もったシリコンの結晶化率を表1に示す(このような粒径サイズ、およびシリコンの結晶化率の測定法の詳細に関しては、必要に応じて、例えば文献Scherrer, P. (1918). Nachr. Ges. Wiss. Goettingen, 26 September, p. 98−100; 斉藤喜彦,(1975).仁田勇監修「X線結晶学 下」第5版,IV−2章,丸善.柿木二郎,(1973).仁田勇監修「X線結晶学 上」第5版, 丸善を参照することができる)。
熱アニール後のシリコン膜は、CVD法により堆積された多結晶シリコン膜とは異なり、(111)配向ピークの大きな膜となっている。また、結晶化率は、弗化ゲルマニウムのフロー及び熱アニール条件に依らず、いずれも高く90%前後の値となっている。
[実施例9]
シラン流量(10sccm)、キャリアガスAr(200sccm)、基板温度 450℃、RF−Power 150W(0.85W/cm)、反応圧力1Torrの条件で、酸化膜付きSiウェーハ(酸化膜厚300nm)上に、アモルファスシリコン膜を200nm堆積し、その後、同一条件で弗化ゲルマニウムを0.1sccm、30秒間フローした後で、窒素雰囲気下、9Torr,500℃,または、550℃で4時間熱アニールを行い、シリコン膜を結晶化させた。
この膜を用いて、シリコンのパターニングを行い、アルミニウムの真空蒸着により、ソース、ドレイン、ゲート電極を形成し、図15に模式的に示すような簡易型のボトムゲート型トランジスタを試作した。
試作されたトランジスタの特性を図16に、また、その特性から求めたFET移動度を表2に示す。表に示す通り、製造直後のトランジスタの特性は著しく悪いが、ホットワイア法による水素化処理(400℃ 60分)を行うと、移動度は大きく改善された(このようなホットワイア法による水素化処理の詳細に関しては、必要に応じて、例えば文献(浦岡行治 監修、低温ポリシリコン薄膜トランジスタの開発―システムオンパネルをめざして− 第6章 水素化処理技術、シ‐エムシ−出版2007年 ISBN978‐4‐88231‐678‐7C3054)を参照することができる。
上記で得られた結果を、下記の表1および表2に纏める。
各条件で得られた結晶シリコン膜の結晶化率と粒径サイズ

Claims (5)

  1. ベース基材上に、アモルファスSi半導体層を形成するステップと、
    ガス化したハロゲン化ゲルマニウムを該アモルファス半導体層に接触させ、該アモルファス半導体層上にGe含有領域を形成させるステップと、
    前記アモルファス半導体層に、熱処理を施して、結晶性半導体層を形成するステップと、を少なくとも含む半導体基材の製造方法であって;
    前記の表面近傍において、SIMSによりGeが検出可能であることを特徴とする半導体基材の製造方法。
  2. 前記Ge含有領域形成ステップが、前記アモルファス半導体層に、ガス化したハロゲン化ゲルマニウムを30秒〜15分間接触させ、その表面を改質するステップである請求項に記載の半導体基材の製造方法。
  3. 前記ハロゲン化ゲルマニウムが、フッ化ゲルマニウムである請求項1または2のいずれか1項に記載の半導体基材の製造方法
  4. 前記アモルファスSi半導体層がGeを含有し、該Ge含有アモルファスSi半導体層が、(アモルファスSi 1−x Ge 、x=0.001〜0.8)の組成を有するものである請求項1〜3のいずれか1項に記載の半導体基材の製造方法
  5. 前記Ge含有アモルファスSi半導体層が、シランの10sccmに対して、ハロゲン化ゲルマニウムの0.1〜2sccmに対応する量のGeを含有するアモルファス半導体層である請求項4に記載の半導体基材の製造方法
JP2011179997A 2011-08-19 2011-08-19 半導体基材およびその製造方法 Expired - Fee Related JP5901048B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011179997A JP5901048B2 (ja) 2011-08-19 2011-08-19 半導体基材およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011179997A JP5901048B2 (ja) 2011-08-19 2011-08-19 半導体基材およびその製造方法

Publications (2)

Publication Number Publication Date
JP2013042097A JP2013042097A (ja) 2013-02-28
JP5901048B2 true JP5901048B2 (ja) 2016-04-06

Family

ID=47890200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011179997A Expired - Fee Related JP5901048B2 (ja) 2011-08-19 2011-08-19 半導体基材およびその製造方法

Country Status (1)

Country Link
JP (1) JP5901048B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4115585B2 (ja) * 1998-03-27 2008-07-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4267266B2 (ja) * 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
JP2013042097A (ja) 2013-02-28

Similar Documents

Publication Publication Date Title
US5313076A (en) Thin film transistor and semiconductor device including a laser crystallized semiconductor
US20050181583A1 (en) Method for crystallizing semiconductor material
US6562672B2 (en) Semiconductor material and method for forming the same and thin film transistor
Kim et al. Polycrystalline Si films formed by Al-induced crystallization (AIC) with and without Al oxides at Al/a-Si interface
US9099411B2 (en) Metal-induced crystallization of continuous semiconductor thin films controlled by a diffusion barrier
CN109742028B (zh) 一种薄膜晶体管的制作方法、薄膜晶体管和显示面板
JP3445187B2 (ja) 半導体素子の欠陥補償方法
JP5901048B2 (ja) 半導体基材およびその製造方法
US9640393B2 (en) Substrate with crystallized silicon film and manufacturing method thereof
KR20030008752A (ko) 액정디스플레이용 다결정 실리콘 형성 방법
JP5943341B2 (ja) 単結晶状GeSn含有材料の製造方法
TWI451479B (zh) 多晶矽薄膜的製造方法
KR101044415B1 (ko) 다결정 실리콘 박막의 제조방법
KR100578105B1 (ko) 알루미늄 할로겐 화합물과 이종 금속 화합물의 혼합분위기를 이용한 다결정 규소박막의 제조방법
US20110220892A1 (en) Semiconductor device and method for manufacturing the same
Benazouz et al. The effect of dehydrogenation step on the nickel-induced crystallization of hydrogenated amorphous silicon
JP3986781B2 (ja) 薄膜トランジスタの作製方法
KR100738659B1 (ko) 니켈 할로겐 화합물 분위기를 이용한 다결정 규소박막의제조방법
KR101057147B1 (ko) 다결정 실리콘 박막의 제조방법
JP3942853B2 (ja) 半導体材料製造装置
JP2004158685A (ja) 多結晶シリコン薄膜およびその製法
TWI377173B (en) Method for manufacturing crystalline silicon
JP3986772B2 (ja) 薄膜トランジスタの作製方法
Kozhakhmetov MOCVD Synthesis and Doping of FRONT-END-OF-LINE (FEOL) and BACK-END-OF-LINE (BEOL) Compatible Two-Dimensional WSe2
JP3987062B2 (ja) 薄膜トランジスタの作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160307

R150 Certificate of patent or registration of utility model

Ref document number: 5901048

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees