CN103779325A - 用于级联mos晶体管的布局方案 - Google Patents

用于级联mos晶体管的布局方案 Download PDF

Info

Publication number
CN103779325A
CN103779325A CN201310467513.9A CN201310467513A CN103779325A CN 103779325 A CN103779325 A CN 103779325A CN 201310467513 A CN201310467513 A CN 201310467513A CN 103779325 A CN103779325 A CN 103779325A
Authority
CN
China
Prior art keywords
mos device
source
mos
drain region
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310467513.9A
Other languages
English (en)
Other versions
CN103779325B (zh
Inventor
温清华
周文升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103779325A publication Critical patent/CN103779325A/zh
Application granted granted Critical
Publication of CN103779325B publication Critical patent/CN103779325B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种器件包括第一MOS器件和与第一MOS器件级联以形成第一指状物的第二MOS器件。第一MOS器件的漏极和第二MOS器件的源极被接合以形成第一公共源极/漏极区。该器件进一步包括第三MOS器件和与第三MOS器件级联以形成第二指状物的第四MOS器件。第三MOS器件的漏极和第四MOS器件的源极被接合以形成第二公共源极/漏极区。第一和第二公共源极/漏极区相互电断开。第一和第三MOS器件的源极互连。第二和第四MOS器件的漏极互连。第一和第三MOS器件的栅极互连。第二和第四MOS器件的栅极互连。本发明还提供了一种用于级联MOS晶体管的布局方案。

Description

用于级联MOS晶体管的布局方案
技术领域
本发明涉及半导体领域，更具体地，本发明涉及一种用于级联MOS晶体管的布局方案。
背景技术
集成电路通常包括级联金属氧化物半导体（MOS）器件。级联MOS器件可以在电源电路中使用。在一些电路中，每个MOS器件（以下称为大MOS器件）都通过并联多个MOS器件（以下称为小MOS器件）实现，这意味着所有小MOS器件的源极互连，所有小MOS器件的栅极互连，并且所有小MOS器件的漏极互连。
例如，当存在级联的两个大MOS器件时，第一大MOS器件的源极连接至第二大器件的漏极。第一大MOS器件通过并联第一多个小MOS器件实现。第二大MOS器件通过并联第二多个小MOS器件实现。因此，第一多个小MOS器件的源极例如通过金属线、通孔和/或接触塞连接至第二多个小MOS器件的漏极。
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种器件，包括：第一金属氧化物半导体（MOS）器件；第二MOS器件，与所述第一MOS器件级联以形成第一指状物，所述第一MOS器件的漏极和所述第二MOS器件的源极相接合以形成第一公共源极/漏极区；第三MOS器件；以及第四MOS器件，与所述第三MOS器件级联以形成第二指状物，所述第三MOS器件的漏极和所述第四MOS器件的源极相接合以形成第二公共源极/漏极区，所述第一公共源极/漏极区和所述第二公共源极/漏极区相互电断开，并且：所述第一MOS器件的源极和所述第三MOS器件的源极互连；所述第二MOS器件的漏极和所述第四MOS器件的漏极互连；所述第一MOS器件的栅极和所述第三MOS器件的栅极互连；并且所述第二MOS器件的栅极和所述第四MOS器件的栅极互连。
在所述器件中，所述第一MOS器件、所述第二MOS器件、所述第三MOS器件和所述第四MOS器件具有相同的导电类型。
在所述器件中，没有接触塞形成在所述第一公共源极/漏极区和所述第二公共源极/漏极区之上并连接至所述第一公共源极/漏极区和所述第二公共源极/漏极区。
在所述器件中，进一步包括：与所述第一指状物和所述第二指状物相同的第三指状物和第四指状物，所述第一指状物、所述第二指状物、所述第三指状物和所述第四指状物并联连接。
在所述器件中，所述第一指状物和所述第二指状物形成包括第一有源区带的第一行，并且所述第三指状物和所述第四指状物形成包括与所述第一有源区带平行的第二有源区带的第二行。
在所述器件中，所述第一指状物、所述第二指状物、所述第三指状物和所述第四指状物形成共用相同有源区带的MOS器件的相同行。
在所述器件中，所述第一MOS器件的源极连接至金属层中的电源总线，并且所述电源总线形成与所述第一MOS器件的源极和所述第一公共源极/漏极区重叠的连续金属。
根据本发明的另一方面，提供了一种器件，包括：半导体衬底，包括有源区带；相互平行的第一栅电极、第二栅电极、第三栅电极和第四栅电极，跨过所述有源区带并且形成与所述有源区带导电类型相同的第一金属氧化物半导体（MOS）器件、第二MOS器件、第三MOS器件和第四MOS器件；位于所述第一栅电极和所述第二栅电极之间的第一公共源极/漏极区，所述第一MOS器件和所述第二MOS器件共用所述第一公共源极/漏极区；位于所述第二栅电极和所述第三栅电极之间的第二公共源极/漏极区，所述第二MOS器件和所述第三MOS器件共用所述第二公共源极/漏极区；位于所述第三栅电极和所述第四栅电极之间的第三公共源极/漏极区，所述第三MOS器件和所述第四MOS器件共用所述第三公共源极/漏极区；第一电连接件，互连所述第一栅电极和所述第四栅电极；第二电连接件，互连所述第二栅电极和所述第三栅电极；以及第一接触塞，位于所述第二公共源极/漏极区之上并连接至所述第二公共源极/漏极区，没有接触塞位于所述第一公共源极/漏极区之上并连接至所述第一公共源极/漏极区。
在所述器件中，没有接触塞位于所述第三公共源极/漏极区之上并且连接至所述第三公共源极/漏极区。
在所述器件中，进一步包括：金属电源总线，位于所述第一MOS器件的源极/漏极区之上并且电连接至所述第一MOS器件的源极/漏极区，所述源极/漏极区和所述第一公共源极/漏极区位于所述第一栅电极的相对侧，并且所述金属电源总线与所述源极/漏极区、所述第一栅电极和所述第一公共源极/漏极区重叠。
在所述器件中，所述金属电源总线与所述第一公共源极/漏极区的整体重叠。
在所述器件中，所述第一MOS器件、所述第二MOS器件、所述第三MOS器件和所述第四MOS器件为PMOS器件。
在所述器件中，所述第一MOS器件、所述第二MOS器件、所述第三MOS器件和所述第四MOS器件为NMOS器件。
根据本发明的又一方面，提供了一种器件，包括：相同的多个指状物，每个所述指状物均包括：第一金属氧化物半导体（MOS）器件，包括：第一栅极，所述多个指状物中的所述第一MOS器件的所述第一栅极被互连；第一源极/漏极区，所述多个指状物中的所述第一MOS器件的所述第一源极/漏极区被互连；和第二源极/漏极区；以及与所述第一MOS器件级联的第二MOS器件，所述第一MOS器件和所述第二MOS器件具有相同的导电类型，并且所述第二MOS器件包括：第二栅极，所述多个指状物中的所述第二MOS器件的所述第二栅极被互连；第三源极/漏极区，与所述第二源极/漏极区形成公共源极/漏极区，所述多个指状物中的所述公共源极/漏极区相互电断开；以及第四源极/漏极区，所述多个指状物中的所述第二MOS器件的所述第四源极/漏极区被互连。
在所述器件中，所述第一MOS器件和所述第二MOS器件为P型MOS（PMOS）器件。
在所述器件中，所述第一MOS器件和所述第二MOS器件为N型MOS（NMOS）器件。
在所述器件中，进一步包括：电源总线，连接至所述多个指状物中的所述第一MOS器件的所述第一源极/漏极区。
在所述器件中，所述电源总线与所述多个指状物中的所有所述公共源极/漏极区的整体重叠。
在所述器件中，所述多个指状物中的所述第一MOS器件和所述第二MOS器件共用在所述第一栅极和所述第二栅极下面延伸的公共有源区带。
在所述器件中，没有接触塞位于所述公共源极/漏极区上方并且连接至所述公共源极/漏极区。
附图说明
为了更完整地理解实施例以及其优点，现在接合附图对以下说明作出参考，其中：
图1示出了两个级联P型金属氧化物半导体（PMOS）的等效电路图，其中，一个PMOS器件的源极连接至另一个PMOS器件的漏极；
图2示出了根据实施例的图1中的两个级联PMOS器件的实现方式，其中，使用并联连接的四个PMOS器件实现每个级联PMOS器件；
图3示出了两个级联N型金属氧化物半导体（NMOS）器件的等效电路图，其中，一个NMOS器件的源极连接至另一个NMOS器件的漏极；
图4示出了根据实施例的图3中的两个级联NMOS器件的实现方式，其中，使用并联的四个NMOS器件实现每个级联NMOS器件。
图5示出了根据实施例的图1至图4中所示的器件的顶视图（或布局）；
图6示出了根据典型实施例的图5中所示的结构的横截面图；以及
图7示出了根据可选典型实施例的图5中所示的结构的横截面图，其中，采用凸起（raised）源极和漏极区。
具体实施方式
以下详细论述本实施例的制造和使用。然而，应该想到，实施例提供可以在多种特定上下文中具体化的多个可应用发明思想。所论述的特定实施例仅是示意性的，并且不限制本公开的范围。
根据多个典型实施例提供级联金属氧化物半导体（MOS）器件的形成方案。论述实施例的改变。贯穿多个视图和示意性实施例，相似参考数字被用于指定相似元件。
图1示出包括与器件Mcas’级联的MOS器件Mcs’的级联MOS结构10的等效电路图。在示意性实施例中，MOS器件Mcs’和Mcas’为P型MOS（PMOS）器件。MOS器件Mcs’的漏极连接至并且可以短接至MOS器件Mcas’的源极。MOS器件Mcs’的漏极和MOS器件Mcas’的源极被接合表示为源极/漏极20。MOS器件Mcs’的源极被表示为源极/漏极30，并且MOS器件Mcas’的漏极被表示为源极/漏极32。贯穿说明书，根据MOS器件的各个区域的作用，术语“源极/漏极”表示源极或漏极。贯穿说明书，MOS器件的源极区、漏极区、以及栅极可选地称为节点。MOS器件Mcs’和Mcas’的栅极可以相互电断开，并且可以分别连接至电压VG1和VG2。源极/漏极20的寄生电容被示出为电容器C0。
图2示出图1中所示的电路的典型实现方式。在所示的实施例中，每个MOS器件Mcs’和Mcas’使用多个并联MOS器件实现，其被分别表示为MOS器件Mcs和Mcas。例如，MOS器件Mcs’使用四个MOS器件Mcs实现，其中，MOS器件Mcs的源极被互连（例如，短接），并且被示出为连接至节点30。尽管图2示出并联的四个MOS器件，但是在可选实施例中，通过并联两个、六个、或任何其他偶数个MOS器件Mcs可以实现MOS器件Mcs’。MOS器件Mcs的栅极被互连，并且被连接至电压VG1。然而，MOS器件Mcs的漏极相互电断开，如由“x”标记表示。多个MOS器件Mcs接合用作图1中的MOS器件Mcs’。例如，为了使MOS器件Mcs接合以具有与MOS器件Mcs’相同的性能，MOS器件Mcs可以具有与MOS器件Mcs’相同的栅极长度，并且所有并联MOS器件Mcs的栅极宽度的总和等于MOS器件Mcs’的栅极宽度。
还可以使用并联的多个（诸如，两个、四个、六个、或其他偶数个）MOS器件Mcas实现图1中的MOS器件Mcas’，其中，MOS器件Mcas的漏极互连（例如，短接）。MOS器件Mcas的栅极被互连，并且被连接至电压VG2。然而，MOS器件Mcas的源极相互电断开，如由“x”标记表示。多个MOS器件Mcas接合用作图1中的MOS器件Mcas’。例如，为了具有与MOS器件Mcas’相同的性能，MOS器件Mcas可以具有与MOS器件Mcas’相同的栅极长度，并且所有并联的MOS器件Mcas的栅极宽度的总和等于MOS器件Mcas’的栅极宽度。
在整个说明书中，接合的级联MOS器件对Mcs和Mcas被称为所得到的级联MOS结构10的指状物，其中，MOS器件Mcs的漏极连接至相同指状物中的MOS器件Mcas的源极。因此，在图2中，存在四个指状物。而且，MOS器件Mcs的漏极和MOS器件Mcas的源极可以相互接合以形成公共源极/漏极区，如图6和图7中所示。
MOS器件Mcs的栅极互连，并且MOS器件Mcas的栅极互连。因此，MOS器件Mcs形成包括多个（诸如，四个）电流路径的电流反射镜，并且MOS器件形成包括多个电流路径的电流反射镜。为MOS器件Mcs的漏极和MOS器件Mcas的源极的节点22、24、26、28可以具有相同电压，但是它们相互断开。因此，源极/漏极区22、24、26和28被称作虚拟互连。
图3示出了包括在这些实施例中为N型MOS（NMOS）器件的级联MOS器件Mcs’和Mcas’的级联MOS结构10的电路图。MOS器件Mcas’的漏极被表示为源极/漏极区130，并且MOS器件Mcas’的源极被表示为源极/漏极区132。
图4示出了图3中的电路的典型实现方式，其中，多个（诸如，四个）并联MOS器件Mcs接合用作图3中的MOS器件Mcs’，并且多个（诸如，四个）并联MOS器件Mcas接合用作图3中的MOS器件Mcas’。在这些实施例中，源极/漏极区122、124、126和128还将具有相同电压，并且因此是虚拟连接，但是它们相互电断开。
图5示出了级联结构10或110（被表示为“10/110”）的顶视图（还可以表示布局）。级联MOS结构10/110包括MOS器件Mcs和Mcas，其在图1和图2中可以为PMOS器件，或在图3和图4中可以为NMOS器件。因此，参考符号被标记用于PMOS器件和NMOS器件，“/”记号将PMOS符号与NMOS符号分开。例如，如果图5中的各个结构包括级联PMOS器件，则参考符号“30/130”表示各个源极/漏极区可以为源极/漏极区30，或者如果图5中的各个结构包括级联NMOS器件，则参考符号“30/130”表示各个源极/漏极区可以为源极/漏极区130。
有源区44被示出为相互平行的长有源区带。在每个有源区带44之上形成多个栅电极46，以形成多个MOS器件Mcs和Mcas。在示意性实施例中，MOS器件Mcs和Mcas被设置为彼此相同的四行。在示意性实施例中，一行中存在四个MOS器件Mcs，它们被并联。一行中还存在四个MOS器件Mcas，它们也被并联。因此，在图5中的结构中，由于存在四行MOS器件，存在并联的十六个MOS器件Mcs，并且存在并联的十六个MOS器件Mcs。单位级联器件单元被示出为单元（unit cell）36，其包括形成两个指状物（图2和图4）的两个MOS器件Mcs和两个MOS器件Mcas。如图5所示，可以通过再生和并联单元36扩展级联MOS结构10/110的尺寸。
如图5所示，源极/漏极区30/130连接至被标记为38的接触塞。源极/漏极区32/132还连接至被标记为40的接触塞。然而，不存在在源极/漏极区22/122下面并且连接至源极/漏极区22/122的接触塞。然而，另一方面，如图2和图4所论述的，由于源极/漏极区22/122总是具有相同电压电平，源极/漏极区22/122被虚拟连接。因此，不互连源极/漏极区22/122和24/124具有与互连它们相同的作用。
由于不存在位于源极/漏极区22/122下面并且连接至源极/漏极22/122的接触塞、金属线和通孔，因此，金属电源总线42可以占据另外通过到源极/漏极区22/122的连接使用的芯片区域。结果，在图5中，金属电源总线42在源极/漏极区22/122下面扩展。因此，电源总线42可以被指定为扩展以使多于一个源极和漏极区重叠的宽总线。例如，电源总线可以使整个源极/漏极区24/124、26/126和在其间的源极/漏极区30/130重叠。电源总线42的宽度的增加产生流过电源总线42的电流密度的期望减小。然而，在传统结构中，源极/漏极区22/122、24/124、26/126和28/128需要连接至上覆接触塞、金属线和/或通孔，并且因此电源总线42不能扩展上覆源极/漏极区22/122、24/124、26/126和28/128。
参考图6，其示出了图5中所示的结构的横截面图，其中，从图5中的剖面线6/7-6/7获取横截面图。在图6中，在可以为体半导体衬底或其中包括隐埋氧化物层52的绝缘体上半导体（SOI）衬底的衬底50的上表面处形成MOS器件Mcs和Mcas。为PMOS器件Mcs（图2）的源极或NMOS器件Mcs（图4）的漏极的源极/漏极区30/130连接至上覆接触塞38。为PMOS器件Mcas（图2）的漏极或NMOS器件Mcas（图4）的源极的源极/漏极区32/132连接至上覆接触塞40。
在示意性实施例中，相邻MOS器件Mcas的源极/漏极区32/132被互连为公共源极/漏极区。然而，源极/漏极区22/122不具有连接至它们的任何上覆接触塞。相似地，源极/漏极区24/124不具有连接至它们的任何上覆接触塞。电源总线42可以使源极/漏极区22/122和/或源极/漏极区24/124重叠。因此，电源总线42的宽度W1增加。因此，电源总线42可以扩展以使区域22/122和/或24/124重叠，并且在一些实施例中，可以进一步使MOS器件Mcs和Mcas的栅电极46重叠。
图6还示出了用于互连电源总线42的电连接。在图5的典型实施例中，电源总线42形成在图6中用作电连接41的连续区域。电连接43互连MOS器件Mcs的栅电极46。电连接45互连MOS器件Mcas的栅电极46。电连接43和45可以包括金属线和金属通孔。
图7示出了根据可选实施例的级联结构10/110的横截面图。除非另外指出，在这些实施例中的组件的详情与由图6中所示的实施例中的相似参考符号表示的相似组件基本相同。除了源极/漏极30/130、32/132、22/122和24/124为凸起源极或漏极区，图7中所示的结构与图6中所示的结构基本相同。可以例如通过蚀刻衬底50以形成沟槽，形成浮层源极或漏极区，并且然后在沟槽中外延生长浮层源极和漏极区，直到所生长的源极和漏极区包括比衬底50的原始表面更高的部分。
在实施例中，通过形成包括多个指状物的级联MOS器件，并且使多个指状物的公共源极/漏极区虚拟连接，而不是通过金属连接被连接，公共源极/漏极区不需要具有金属线和上覆接触塞并且连接至它们。因此，由金属线另外占据的芯片区域被释放，并且电源总线42（图5）可以较宽。这样使得电源总线42中的电流密度减小，并且电源总线42中的电迁移减少。此外，通过去除用于连接至指状物的公共源极/漏极区的金属线和接触塞，由金属线和接触塞产生的寄生电容（图1至图4中的C0）被去除，并且因此公共源极/漏极区的总体寄生电容C0减小。因此，级联MOS结构的频率响应可以扩展至较高频率。
根据实施例，一种器件包括第一MOS器件、以及与第一MOS器件级联以形成第一指状物的第二MOS器件。第一MOS器件的漏极和第二MOS器件的源极被接合以形成第一公共源极/漏极区。器件进一步包括第三MOS器件、以及与第三MOS器件级联以形成第二指状物的第四MOS器件。第三MOS器件的漏极和第四MOS器件的源极被接合以形成第二公共源极/漏极区。第一和第二公共源极/漏极区相互电断开。第一和第三MOS器件的源极互连。第二和第四MOS器件的漏极互连。第一和第三MOS器件的栅极互连。第二和第四MOS器件的栅极互连。
根据其他实施例，一种器件包括包括有源区带的半导体衬底。第一、第二、第三和第四栅电极彼此平行，跨过有源区带，并且形成具有与有源区带相同的导电类型的第一、第二、第三和第四MOS器件。第一公共源极/漏极区设置在第一和第二栅电极之间，其中，第一公共源极/漏极区由第一和第二MOS器件共用。第二公共源极/漏极区设置在第二和第三栅电极之间，其中，第二公共源极/漏极区由第二和第三MOS器件共用。第三公共源极/漏极区设置在第三和第四栅电极之间，其中，第三公共源极/漏极区由第三和第四MOS器件共用。第一电连接互连第一栅电极和第四栅电极。第二电连接互连第二栅电极和第三栅电极。第一接触塞上覆并且连接至第二公共源极/漏极区，其中，没有接触塞在第一公共源极/漏极区之上并且连接至第一公共源极/漏极区。
根据还有的其他实施例，一种器件包括彼此相同的多个指状物。每个指状物都包括第一和第二MOS器件。第一MOS器件包括：第一栅极，其中，多个指状物中的第一MOS器件的第一栅极互连；第一源极/漏极区，其中，多个指状物中的第一MOS器件的第一源极/漏极区互连；以及第二源极/漏极区。第二MOS器件与第一MOS器件级联。第一和第二MOS器件具有相同导电类型。第二MOS器件包括：第二栅极，其中，多个指状物中的第二MOS器件的第二栅极互连；第三源极/漏极区，形成与第二源极/漏极区的公共源极/漏极区，其中，多个指状物中的公共源极/漏极区相互电断开；以及第四源极/漏极区，其中，多个指状物中的第二MOS器件的第四源极/漏极区互连。
虽然详细描述了实施例及其优点，但是应该理解，在不脱离由所附权利要求限定的实施例的精神和范围的情况下，可以在此做出多种改变、替换和更改。此外，本申请的范围不旨在限于处理、机器、制造以及在说明书中描述的事物、手段、方法和步骤的组合的特定实施例。本领域普通技术人员从所公开的实施例可以容易地想到，根据本公开可以利用执行与在此描述的相应实施例基本相同的功能或者实现与其基本相同的结果的当前存在或随后开发的处理、机器、制造、事物、手段、方法或步骤的组合。从而，所附权利要求旨在包括在这样的处理、机器、制造、事物、手段、方法或步骤的组合的范围内。另外，每个权利要求都构成单独实施例，并且多个权利要求和实施例的接合在本公开的范围内。

Claims (10)

1.一种器件，包括：
第一金属氧化物半导体（MOS）器件；
第二MOS器件，与所述第一MOS器件级联以形成第一指状物，所述第一MOS器件的漏极和所述第二MOS器件的源极相接合以形成第一公共源极/漏极区；
第三MOS器件；以及
第四MOS器件，与所述第三MOS器件级联以形成第二指状物，所述第三MOS器件的漏极和所述第四MOS器件的源极相接合以形成第二公共源极/漏极区，所述第一公共源极/漏极区和所述第二公共源极/漏极区相互电断开，并且：
所述第一MOS器件的源极和所述第三MOS器件的源极互连；
所述第二MOS器件的漏极和所述第四MOS器件的漏极互连；
所述第一MOS器件的栅极和所述第三MOS器件的栅极互连；并且
所述第二MOS器件的栅极和所述第四MOS器件的栅极互连。
2.根据权利要求1所述的器件，其中，所述第一MOS器件、所述第二MOS器件、所述第三MOS器件和所述第四MOS器件具有相同的导电类型。
3.根据权利要求1所述的器件，其中，没有接触塞形成在所述第一公共源极/漏极区和所述第二公共源极/漏极区之上并连接至所述第一公共源极/漏极区和所述第二公共源极/漏极区。
4.根据权利要求1所述的器件，进一步包括：与所述第一指状物和所述第二指状物相同的第三指状物和第四指状物，所述第一指状物、所述第二指状物、所述第三指状物和所述第四指状物并联连接。
5.根据权利要求4所述的器件，其中，所述第一指状物和所述第二指状物形成包括第一有源区带的第一行，并且所述第三指状物和所述第四指状物形成包括与所述第一有源区带平行的第二有源区带的第二行。
6.根据权利要求4所述的器件，其中，所述第一指状物、所述第二指状物、所述第三指状物和所述第四指状物形成共用相同有源区带的MOS器件的相同行。
7.根据权利要求4所述的器件，其中，所述第一MOS器件的源极连接至金属层中的电源总线，并且所述电源总线形成与所述第一MOS器件的源极和所述第一公共源极/漏极区重叠的连续金属。
8.一种器件，包括：
半导体衬底，包括有源区带；
相互平行的第一栅电极、第二栅电极、第三栅电极和第四栅电极，跨过所述有源区带并且形成与所述有源区带导电类型相同的第一金属氧化物半导体（MOS）器件、第二MOS器件、第三MOS器件和第四MOS器件；
位于所述第一栅电极和所述第二栅电极之间的第一公共源极/漏极区，所述第一MOS器件和所述第二MOS器件共用所述第一公共源极/漏极区；
位于所述第二栅电极和所述第三栅电极之间的第二公共源极/漏极区，所述第二MOS器件和所述第三MOS器件共用所述第二公共源极/漏极区；
位于所述第三栅电极和所述第四栅电极之间的第三公共源极/漏极区，所述第三MOS器件和所述第四MOS器件共用所述第三公共源极/漏极区；
第一电连接件，互连所述第一栅电极和所述第四栅电极；
第二电连接件，互连所述第二栅电极和所述第三栅电极；以及
第一接触塞，位于所述第二公共源极/漏极区之上并连接至所述第二公共源极/漏极区，没有接触塞位于所述第一公共源极/漏极区之上并连接至所述第一公共源极/漏极区。
9.根据权利要求8所述的器件，其中，没有接触塞位于所述第三公共源极/漏极区之上并且连接至所述第三公共源极/漏极区。
10.一种器件，包括：
相同的多个指状物，每个所述指状物均包括：
第一金属氧化物半导体（MOS）器件，包括：
第一栅极，所述多个指状物中的所述第一MOS器件的所述第一栅极被互连；
第一源极/漏极区，所述多个指状物中的所述第一MOS器件的所述第一源极/漏极区被互连；和
第二源极/漏极区；以及
与所述第一MOS器件级联的第二MOS器件，所述第一MOS器件和所述第二MOS器件具有相同的导电类型，并且所述第二MOS器件包括：
第二栅极，所述多个指状物中的所述第二MOS器件的所述第二栅极被互连；
第三源极/漏极区，与所述第二源极/漏极区形成公共源极/漏极区，所述多个指状物中的所述公共源极/漏极区相互电断开；以及
第四源极/漏极区，所述多个指状物中的所述第二MOS器件的所述第四源极/漏极区被互连。
CN201310467513.9A 2012-10-22 2013-10-09 用于级联mos晶体管的布局方案 Active CN103779325B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/657,389 US9035389B2 (en) 2012-10-22 2012-10-22 Layout schemes for cascade MOS transistors
US13/657,389 2012-10-22

Publications (2)

Publication Number Publication Date
CN103779325A true CN103779325A (zh) 2014-05-07
CN103779325B CN103779325B (zh) 2016-10-05

Family

ID=50484586

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310467513.9A Active CN103779325B (zh) 2012-10-22 2013-10-09 用于级联mos晶体管的布局方案

Country Status (4)

Country Link
US (1) US9035389B2 (zh)
KR (1) KR101547390B1 (zh)
CN (1) CN103779325B (zh)
TW (1) TWI502702B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9391140B2 (en) 2014-06-20 2016-07-12 Globalfoundries Inc. Raised fin structures and methods of fabrication
KR102349417B1 (ko) * 2015-07-16 2022-01-10 삼성전자 주식회사 전압 강하를 개선할 수 있는 구조를 갖는 반도체 장치와 이를 포함하는 장치
TWI584467B (zh) * 2015-09-24 2017-05-21 台達電子工業股份有限公司 半導體裝置
CN106898604A (zh) * 2017-01-24 2017-06-27 上海电力学院 共源共栅级联的氮化镓器件封装结构
EP3706209A4 (en) 2017-10-30 2020-12-16 FUJIFILM Corporation COMPOSITION FOR MANUFACTURING AN ACTIVE MATERIAL LAYER, PROCESS FOR MANUFACTURING IT, ELECTRODE PLATE FOR A SOLID-STATE SECONDARY BATTERY AND METHOD FOR MANUFACTURING A SOLID-STATE SECONDARY BATTERY
US10396033B1 (en) * 2018-07-23 2019-08-27 Qualcomm Incorporated First power buses and second power buses extending in a first direction
US11127684B2 (en) 2019-10-18 2021-09-21 Taiwan Semiconductor Manufacturing Co., Ltd. Low-resistance interconnect structures
US11462282B2 (en) 2020-04-01 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5921064A (ja) * 1982-04-30 1984-02-02 Seiko Epson Corp 液晶表示装置
US5565375A (en) * 1993-12-01 1996-10-15 Imp, Inc. Method of fabricating a self-cascoding CMOS device
US20030001171A1 (en) * 2001-07-02 2003-01-02 Nec Corporation Semiconductor integrated circuit having macro cells and designing method of the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI308785B (en) 2004-09-23 2009-04-11 Megica Corp Chip structure and method for fabricating the same
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
JP2008244595A (ja) 2007-03-26 2008-10-09 Toshiba Corp 電力増幅器および送受信システム
US7573323B2 (en) 2007-05-31 2009-08-11 Aptina Imaging Corporation Current mirror bias trimming technique

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5921064A (ja) * 1982-04-30 1984-02-02 Seiko Epson Corp 液晶表示装置
US5565375A (en) * 1993-12-01 1996-10-15 Imp, Inc. Method of fabricating a self-cascoding CMOS device
US20030001171A1 (en) * 2001-07-02 2003-01-02 Nec Corporation Semiconductor integrated circuit having macro cells and designing method of the same

Also Published As

Publication number Publication date
US20140110787A1 (en) 2014-04-24
US9035389B2 (en) 2015-05-19
KR101547390B1 (ko) 2015-08-26
CN103779325B (zh) 2016-10-05
KR20140051032A (ko) 2014-04-30
TWI502702B (zh) 2015-10-01
TW201417228A (zh) 2014-05-01

Similar Documents

Publication Publication Date Title
CN103779325A (zh) 用于级联mos晶体管的布局方案
US11362088B2 (en) Semiconductor integrated circuit device having a standard cell which includes a fin and a dummy transistor
US11056477B2 (en) Semiconductor device having a first cell row and a second cell row
TWI697123B (zh) 半導體裝置
CN105340071B (zh) 在绝缘体下方具有互连的绝缘体上覆半导体集成电路
US20220310658A1 (en) Semiconductor integrated circuit device
CN105027284A (zh) 半导体集成电路的单片式三维集成
CN105531813A (zh) 半导体装置
CN109037216A (zh) 半导体器件
US9479168B2 (en) Method for controlling an integrated circuit
JPWO2020110733A1 (ja) 半導体集積回路装置
US20220231054A1 (en) Semiconductor device
TW201724454A (zh) 包括分接頭單元的電路
US8659072B2 (en) Series FinFET implementation schemes
CN107750395B (zh) 用于高密度天线保护二极管的电路和布图
CN107146782B (zh) 用于标准单元的中段制程带
CN106257671A (zh) 在高阻衬底上形成的半导体器件和射频模块
US20170331478A1 (en) Integrated circuit with spare cells
JP2014135386A (ja) 半導体装置
KR20170120480A (ko) 반도체 장치 및 그 레이아웃 설계
CN105720057A (zh) 半导体器件
TW202324601A (zh) 半導體結構
TW202228268A (zh) 半導體結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant