JPH0869014A - ディスプレイ - Google Patents

ディスプレイ

Info

Publication number
JPH0869014A
JPH0869014A JP13696795A JP13696795A JPH0869014A JP H0869014 A JPH0869014 A JP H0869014A JP 13696795 A JP13696795 A JP 13696795A JP 13696795 A JP13696795 A JP 13696795A JP H0869014 A JPH0869014 A JP H0869014A
Authority
JP
Japan
Prior art keywords
display according
concentration impurity
liquid crystal
region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13696795A
Other languages
English (en)
Other versions
JP3126630B2 (ja
Inventor
Tetsunobu Kouchi
哲伸 光地
Shunsuke Inoue
俊輔 井上
Mamoru Miyawaki
守 宮脇
Takanori Watanabe
高典 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP13696795A priority Critical patent/JP3126630B2/ja
Priority to DE69522270T priority patent/DE69522270D1/de
Priority to EP95304241A priority patent/EP0689086B1/en
Priority to US08/492,247 priority patent/US5812231A/en
Publication of JPH0869014A publication Critical patent/JPH0869014A/ja
Application granted granted Critical
Publication of JP3126630B2 publication Critical patent/JP3126630B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G02F1/136281—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon having a transmissive semiconductor substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation

Abstract

(57)【要約】 【目的】 遮光層にさえぎられずに、単結晶シリコン領
域に入ってきた光に起因する光キャリア（電子、正孔）
が周辺駆動領域に単結晶シリコン基板を伝わって周辺駆
動回路に入り、回路を誤動作させることがある問題を解
決する。 【構成】 単結晶シリコン基板（４０６）上の周辺駆動
回路の主要回路部分以外に単結晶シリコン基板と同じ導
電型の高濃度不純物半導体領域（５０１）を形成し、こ
の半導体領域を、直流電源に導く定電位に接続する。ま
たは周辺駆動回路の一部に単結晶シリコン基板と反対あ
るいは同一の導電型の高不純物半導体領域を形成しこの
半導体層を直流電源に導く定電位に接続する。 【効果】 周辺駆動回路が誤動作なしに正確に作動する
ので、この周辺駆動回路を用いた一体型ディスプレイ
は、ムラのない正確な画像表示が得られる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、光照射下でも正常な動
作をし、誤動作することのない信頼度の高い駆動回路を
組み込んだディスプレイに関する。
【０００２】
【従来の技術】今日、マルチメディアがもてはやされる
など社会の情報化が急速に進んでいる。このなかで、Ｃ
ＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）に代わるコ
ンピューターから人間へのインターフェイスとして薄型
のフラットディスプレイが、マルチメディア市場を広げ
るための重要なデバイスとなっている。フラットディス
プレイとして、液晶ディスプレイ（Ｌｉｑｕｉｄ Ｃｒ
ｙｓｔａｌ Ｄｉｓｐｌａｙ）、ＰＤＰ（Ｐｌａｓｍａ
Ｄｉｓｐｌａｙ）、電子線フラットディスプレイが有
力である。このなかでも、液晶ディスプレイが、小型パ
ソコンの流行とともに大きく市場を広げている。液晶デ
ィスプレイのなかで、アクティブマトリックス液晶ディ
スプレイは、ＳＴＮ型などの単純マトリックス液晶ディ
スプレイに比べて、クロストークがないので画面全体の
コントラストが大きい。このため、アクティブマトリッ
クス液晶ディスプレイは、小型パソコンのディスプレイ
だけではなく、ビデオカメラのビューファインダ、プロ
ジェクタ、薄型テレビとしても注目されている。
【０００３】アクティブマトリクス液晶ディスプレイに
は、ダイオ−ド動作するスイッチング素子を使う２端子
型と、トランジスタ動作するスイッチング素子を使う３
端子型の２種類のアクティブマトリクス方式がある。３
端子型のアクティブマトリクス方式は、一方の基板に共
通電極を設け、他方の電極に画素毎の画素電極を設け、
該当画素電極毎にスイッチング素子として薄膜トランジ
スタ（以下「ＴＦＴ」と記す）を配し、制御する駆動方
式である。
【０００４】ＴＦＴはソース電極及びドレイン電極と呼
ばれる２つの主電極と、ゲート電極と呼ばれる制御電極
からなっているが、上記アクティブマトリクス方式では
一方の主電極を信号線に、他方の主電極を画素電極に、
ゲート電極を走査線に接続している。
【０００５】なお、トランジスタの主電極のどちらがソ
ース電極であるかはトランジスタの種類及び印加電圧の
極性によって変わり得るため、本明細書においては表示
信号線に接続した側をソース電極、画素電極に接続した
側をドレイン電極とする。
【０００６】図１５にアクティブマトリクス液晶ディス
プレイの等価回路を示す。図中１はＴＦＴ、２は走査
線、３は信号線、４は画素電極、５は水平シフトレジス
タ、６は垂直シフトレジスタ、７は水平シフトレジスタ
によって駆動される映像信号転送スイッチ、８は映像信
号を一時保持するための保持容量、９は保持容量に一時
保持されている映像信号を画素電極に一括転送する第二
の映像信号転送スイッチである。映像信号は映像信号入
力端１０からタイミングをずらして順次転送されてい
く。１１は信号線３のリセットスイッチである。
【０００７】図１６にこのアクティブマトリクス液晶デ
ィスプレイの駆動パルスタイミングを示す。映像信号は
奇数行に対応する信号と偶数行に対応する信号が１フィ
ールド期間ごとに交互に送られてくる。したがって液晶
ディスプレイの動作としてはまず、奇数フィールドには
垂直シフトレジスタ６から奇数行目の走査線（ＯＤＤ
１）に走査信号を送り、奇数行目のＴＦＴ１を導通させ
る。その間に液晶に記録されるべき映像信号は、その映
像信号に同期した水平走査パルスを出す水平シフトレジ
スタ５（ＯＤＤ）によって順次駆動される転送スイッチ
７を介して各画素の画素電極４（２）、４（４）に映像
信号が記録される。
【０００８】それと同時に、映像信号に同期した水平走
査パルスを出す水平シフトレジスタ５（ＥＶＥＮ）によ
って順次駆動される転送スイッチ７を介して保持容量８
に映像信号が転送される。次に水平ブランキング期間
に、リセットスイッチ１１を導通させ信号線３をいった
んリセットした後に偶数行目の走査線（ＥＶＥＮ１）に
走査信号を送り、偶数行目のＴＦＴ１を導通させ、同時
に第二の映像信号転送スイッチ９を導通させ各画素の画
素電極４（１）、４（３）に映像信号が記録される。こ
のようにして映像信号は順次画素電極に記録されてい
く。
【０００９】このように転送される信号電圧に対して、
セルを構成する液晶分子が動くことで、別にクロスポラ
ライザの関係で設けた偏光板の方向により、液晶セルの
透過率が変化する。この様子を図１９（ａ）に示す。
【００１０】図１９（ａ）で横軸に示した信号電圧値Ｖ
SIG は、用いる液晶によってその内容が異なることが知
られている。たとえば、ツイストネマティック（ＴＮ）
液晶を用いた場合はその値は実効電圧値（Ｖrms ）とし
て定義される。この値の定性的な説明は、図１９（ｂ）
で示す。すなわち、液晶にＤＣ成分が印加されるのを防
止するため１フレーム毎にその信号電圧の極性を変えて
信号を印加するが、液晶自身は図中の斜線部分で示した
ＡＣ電圧成分に対して動作する。したがって、実効電圧
Ｖrms は１フレーム分の時間をｔF 、液晶に転送される
信号電圧をＶLC（ｔ）とすると、次式で表せる。
【００１１】
【外１】 この実効電圧Ｖrms が大きくなるに従って液晶の透過率
が増す。
【００１２】水平方向の解像度を向上する手段として、
図１５に示したように、画素の位置をたとえば０．５画
素分ずらして配置する方法がある。こうすることで、た
とえば奇数行のある画素とその隣の画素の間を水平方向
の感覚で見ていくと、偶数行の画素が埋めていることに
なり、見かけ上水平解像度が向上する。このとき、図１
７のタイミング図で示すように、奇数行と偶数行の画素
の空間的なずれに合わせて奇数行と偶数行とで水平走査
パルスのタイミングをずらす必要がある。
【００１３】また一般に液晶ディスプレイは先に述べた
ように液晶にＤＣ成分が印加されて液晶が焼き付くのを
防ぐために信号電圧の極性を変えて印加される。極性の
切替時には液晶セルの透過率に若干の変化が生じ、例え
ば１／30秒周期ではこの変化が人間に認識されてしまい
明るさのちらつき、フリッカとなる。上記で説明したよ
うな、奇数行と偶数行とに同じ映像信号を書き込む二線
同時駆動法をとることで映像信号の極性反転周期を二分
の一の１／60秒ごとにし、フリッカを抑制することがで
きる。
【００１４】図１８に液晶ディスプレイの断面模式図を
示す。同図において、４０１はゲート電極、４０２は単
結晶シリコン、多結晶シリコン、非結晶シリコンなどか
らなる半導体層でトランジスタのチャネル領域となる。
４０３はソース電極、４０４はドレイン電極である。４
０５は層間絶縁層、４０６は単結晶シリコン基板、４０
７は配向膜、４０８は液晶材、４０９は対向透明電極、
４１０は層間膜、４１１は遮光層、４１２はカラーフィ
ルタ層である。モノクロ表示パネルの場合にはこのカラ
ーフィルタ層、４１２は存在しない。
【００１５】４１３は対向透明基板である。４１４は単
結晶シリコン基板中に形成した基板と逆導電型の半導体
拡散層でトランジスタのチャネル領域となる。４１５は
ゲート電極で本実施例では薄膜トランジスタゲート電極
４０１と同一工程で形成しているがこれに限るものでは
ない。ゲート電極４１５とチャネル領域４１４の間とは
絶縁層を介して対向している。４１６、４１７は単結晶
基板中に形成したトランジスタのソース、ドレイン電極
である。
【００１６】４１８は半導体拡散層４１４の電極であ
る。４１９は透明画素電極でありドレイン電極４０４に
接続する。４２０は画素電極部の電荷を保持するための
蓄積容量を形成する蓄積容量共通電極であり、画素電極
４１９との間に蓄積容量を構成する。図１５の等価回路
図では省略している。映像信号は所望のタイミングで画
素電極に記録される。また画素領域は層間絶縁層４０５
上に形成した薄膜トランジスタとそのドレイン電極と接
続する透明画素電極４１９とからなる。画素領域下部の
単結晶シリコン基板は図１８に示したようにエッチング
除去され可視光に対して透明化される。
【００１７】上記で説明したような構造をとることによ
り、高速動作を要求される周辺駆動回路を移動度の大き
い単結晶シリコンで作製することができる。このため、
周辺駆動回路を、高速動作する単結晶シリコントランジ
スタなどで構成することができる。また画素スイッチと
なるトランジスタをリーク電流が小さくかつ1000Å以下
の厚みで段差が小さく、配向不良の起こりにくい薄膜ト
ランジスタで構成することができるため、高解像度で高
コントラスト比の得られる透過型液晶ディスプレイを構
成することができる。
【００１８】図７から図１４は、この構造を実現するた
めの製法の模式説明図である。図７（ａ）は、ｎ型のＳ
ｉ基板にｐ型のウェルを作製を表す。基板上の形成した
酸化膜にレジストを使ってマスクし、ボロンイオンを注
入してｐ型ウェルを作製する。図７（ｂ）は、ＬＯＣＯ
Ｓ（素子間分離のための酸化膜）形成用のレジストを貼
りつける工程を表す。ＳｉＮ（酸化窒化膜）を表面に堆
積させて、パタ−ニングする。
【００１９】図８（ａ）は、ＬＯＣＯＳを形成した図を
表す。４００ｎｍ〜１５００ｎｍの熱さの酸化膜ができ
るように１０００〜１１００℃でＷｅｔ酸化する。図８
（ｂ）は、表面にＳｉＮを形成する工程を示す。熱ＣＤ
ＶでＳｉＮ膜を５０ｎｍ〜１００ｎｍ堆積させる。図８
（ｃ）は、表面に画素ＴＦＴとなるポリシリコンを形成
する図を表す。多結晶Ｓｉを５０ｎｍ〜４００ｎｍ堆積
させて、パタ−ニングする。
【００２０】図９（ａ）は、ｐ型イオンを注入すること
により、ｎ型のＴＦＴのしきい値を調整する工程を表
す。１０12〜１０14ｃｍ-3のイオン密度で、イオン注入
を行う。図９（ｂ）は、ＴＦＴの上面以外の多結晶Ｓｉ
を取り除く工程を示す。図９（ｃ）は、ＴＦＴの上面以
外の窒化膜を除去し、周辺回路のみを露出させる工程を
表す。
【００２１】図１０（ａ）は、ゲ−ト電極用の多結晶Ｓ
ｉを形成する工程を表す。図１０（ｂ）は、ゲ−ト電極
をパタ−ニングする工程を表す。
【００２２】図１１（ａ）は、ＴＦＴと周辺回路部にイ
オン注入をし、ソ−ス領域と、ドレイン領域を形成させ
る工程を表す。図１１（ｂ）は、層間膜の形成を表す。
【００２３】図１２（ａ）は、引き出し電極をなるＡｌ
−Ｓｉを堆積させる工程を示す。図１２（ｂ）は、層間
絶縁膜を形成する工程を示す。図１２（ｃ）は、表面保
護用レジストを塗布する工程を表す。
【００２４】図１３（ａ）は、ＴＦＴの遮光用のＴｉＮ
をＴＦＴの十面の堆積させる工程を示す。図１３（ｂ）
は、透明画素電極を形成する図を表す。
【００２５】図１４は、以上の基板を共通電極を持つ対
向基板と組み合わせて完成した液晶表示装置の断面図を
示す。
【００２６】このような製法で、画像表示部のスイッチ
ング素子として、ＴＦＴ（薄膜トランジスタ）を使用し
ながら、周辺駆動回路のトランジスタなどを単結晶シリ
コンで形成することができる。
【００２７】
【発明が解決しようとしている課題】しかしながら上記
で説明した液晶表示装置は以下のような問題点を持って
いた。透過型の液晶ディスプレイは先に説明したように
外部から照射された光を液晶により変調することで所望
のパターンを表示するものである。光が半導体基板に照
射されるとそのエネルギーで半導体基板中の価電子が励
起されて伝導電子となり、価電子の抜けた穴が正孔とな
る。この伝導電子や正孔（ホール）という光キャリヤが
周辺回路のトランジスタのソースやドレインに到達する
とソース電位やドレイン電位の変動を引き起こし、シフ
トレジスタなどの周辺回路の誤動作を引き起こす。
【００２８】また、映像信号を保持している保持容量に
接続しているソースやドレインに光キャリヤが到達する
と映像信号電位の変動を引き起こし表示品位の低下を招
く。また、周辺回路をＣＭＯＳ（COMPLIMENTALY MOS）
で構成した場合光キャリヤにより基板の電位が変動する
とＰ型ＭＯＳとＮ型ＭＯＳとの間で電流が流れてしまう
ラッチアップという現象が起こり、周辺回路が動作しな
くなってしまう。
【００２９】これらの問題を解決するために一般に周辺
回路の上には光を遮断するための遮光層を設けるが、本
構造のように周辺回路を単結晶基板中に設けた場合基板
の厚さは一般に約６００μｍもの厚さがあるため光キャ
リヤの発生源となるシリコン基板の体積が大きく、また
単結晶基板中の光キャリヤの拡散長は数百μｍと長いた
め周辺回路上だけを遮光しただけでは不十分であり、周
囲の数百μｍまで遮光しようとするとチップサイズが大
きくなってしまうといった問題点があった。
【００３０】また、一般の半導体集積回路はパッケージ
に組み込んでしまうと完全に遮光されてしまい、光セン
サ集積回路の場合にも基板上面が光にさらされるだけ
が、透過型液晶ディスプレイの場合、光を照射する面と
反対側の面も迷光などにさらされるために基板上面だけ
の対策では不十分であり、先に述べたような回路の誤動
作や表示品位の低下が生じていた。
【００３１】
【課題を解決するための手段】本発明は、上記の問題点
を解決することを目的とする。すなわち本発明の主たる
目的は、遮光層に遮られず漏れてきた光の照射下でも誤
動作せず正確に作動する一体形成の駆動回路を有するデ
ィスプレイを提供することにある。
【００３２】本発明者は以上の目的の達成するため鋭意
努力して以下の発明を得た。本発明は、単結晶基板中の
周辺回路の外周部などに光キャリヤを吸収する半導体拡
散層を設けるものである。
【００３３】すなわち、本発明のディスプレイは、画像
表示部と駆動回路を一体形成するディスプレイにおい
て、前記駆動回路は、内部の主要回路部分以外に、電源
の配線に直接接続された高濃度不純物半導体領域を有す
ることを特徴とする。本発明の高濃度不純物半導体領域
は、主要回路部分と駆動回路が形成された基板の外周部
との間、あるいは、主要回路部分と画像表示部との間に
あるといい。また、本発明の高濃度不純物半導体領域
を、主要回路部分を囲むように設けてもいいし、主要回
路部分の対面に設けてもいい。また、本発明の高濃度不
純物半導体領域上で、できるだけ大きな面積で電源の配
線と接続した方が光キャリアを吸収する効率がいい。本
発明のディスプレイは、駆動回路とが像表示部を一体形
成するディスプレイなら何でもいい。しかし、本発明
は、特に半導体基板に駆動回路を形成して、この半導体
基板を一方の基板として、他方の基板と組み合わせて液
晶材料を保持する液晶ディスプレイに有効である。この
ような液晶ディスプレイでは、高濃度不純物領域の導電
型を半導体基板と同一にしてもよいし、反対にしてもよ
い。さらに、半導体基板にウェルを設けてから、高濃度
不純物領域を設けてもいい。
【００３４】本発明の高濃度不純物領域は、電源の高電
位（Ｖｃｃ）に接続してもいいし、低電位（ＧＮＤ）に
接続してもいい。また、高濃度不純物領域はトレンチ溝
に形成されてもいいし、近傍に埋め込み絶縁層があって
もいい。高濃度不純物領域の深さは０．１〜１μｍが望
ましく、不純物濃度は、１×１０19〜１×１０22ｃｍ-3
が望ましい。注入する不純物には、ＡｓやＰやＢなどが
ある。電源の高電位（Ｖｃｃ）は、５〜３０（Ｖ）が望
ましい。高濃度不純物領域と主要回路部分の距離は１〜
５００μｍがよく、２０〜１５０μｍであるとさらにい
い。
【００３５】
【作用】本発明により、ＣＭＯＳ回路などの誤動作の原
因となる光電子や光ホールを吸収できるため、誤動作が
なく信頼性の高い駆動回路をもつ駆動回路と一体型のデ
ィスプレイを作製することができる。また、アクティブ
マトリックス液晶ディスプレイのときは、従来と変わら
ない工程で、本発明の高濃度不純物領域を持つディスプ
レイを作製できる。
【００３６】
【実施例】
（実施例１）図１は本発明の特徴をもっとも良く表す図
面であり、断面構造の模式図である。同図において、５
０１は単結晶シリコン基板と同一導電型の半導体拡散領
域で液晶ディスプレイの周辺駆動回路の主要回路部分の
外周部に配置されている。５０２は電極であり半導体拡
散領域５０１と接続している。
【００３７】ここで上記基板をＮ型基板であると考えた
時、半導体拡散領域５０１は電極５０２を通して、例え
ば液晶ディスプレイを駆動する最高電位に接続する。遮
光層４１１に覆われていない領域から照射した光により
発生した光電子は単結晶基板４０６中を拡散していく
が、周辺駆動回路のトランジスタに到達する前に半導体
拡散領域５０１の周囲の電界にひかれてトラップされ周
辺回路に悪影響を与えるのを防ぐことができる。半導体
拡散領域５０１は周辺回路トランジスタのソース・ドレ
イン拡散層と同一工程で形成すれば簡便に形成すること
ができるがこれに限るものではない。
【００３８】また、図２に示したように基板と反対の導
電型の半導体拡散領域を設けることによっても同様の効
果が得られる。同図において、６０１は基板と反対の導
電型の半導体拡散領域、６０２は電極であり半導体拡散
領域６０１と接続している。６０３は基板と反対の導電
型の第二の半導体拡散領域である。ここで上記基板をｎ
型基板であると考えた時、半導体拡散領域６０１は、ｐ
型に形成する。拡散領域６０１は電極６０２を通して例
えば液晶ディスプレイを駆動する最低電位に接続され
る。
【００３９】遮光層４１１に覆われていない領域から照
射された光により発生したホールは単結晶基板４０６中
を拡散していく。しかし、周辺駆動回路のトランジスタ
に到達する前に半導体拡散領域６０１及び６０３の周囲
の電界にひかれてトラップされ周辺駆動回路に悪影響を
与えるのを防ぐことができる。逆導電型の半導体領域６
０１及び６０３は周辺駆動回路トランジスタのソース・
ドレイン拡散層と同一工程で形成すれば簡便に形成する
ことができるがこれに限るものではない。また、第二の
半導体拡散領域６０３は必ずしも必要ではなく、なくと
もよい。本発明による上記の構成をとることにより、光
キャリヤによって誤動作を起こさない高画質の透過型液
晶ディスプレイを実現することができる。また、図中に
は示していないが周辺駆動回路の上側、下側に遮光用部
材を設けることも有効である。
【００４０】以上の説明は透過型の液晶ディスプレイに
ついてであったが、本発明を反射型液晶ディスプレイに
適用しても有効である。特に遮光用部材からの光漏れが
おこるシリコン基板部分に本構造を用いることが望まし
い。つまり、上述した周辺回路部分だけにではなく、画
素領域に本発明を用いてもよい。
【００４１】（実施例２）図３は実施例２の特徴をもっ
とも良く表す図である。基板と同一の導電型の半導体拡
散領域と基板と反対の導電型の半導体拡散領域の両方を
形成しそれぞれの電位を取ることにより、光によって発
生した光電子、および光ホ−ルの両方をトラップするこ
とができる。
【００４２】（実施例３）図４は本実施例の特徴を最も
良く表す図である。１１０１は基板をエッチングして数
μｍから十数μｍの深さの所謂トレンチ溝を形成しその
中に基板と同一導電型の半導体領域を埋め込んで形成し
た光キャリヤのトラップ領域である。１１０２も同様に
トレンチ溝に基板と反対導電型の半導体層を埋め込んで
形成した第二の光キャリヤトラップ領域である。このよ
うに数μｍから十数μｍの深さにまでキャリヤトラップ
領域を形成することで基板内部を拡散してくる光キャリ
ヤも確実にトラップできる。
【００４３】（実施例４）図５は本実施例の特徴を最も
良く表す図である。１２０１は基板をエッチングして数
μｍから十数μｍの深さの所謂トレンチ溝を形成しその
中に絶縁層を埋め込んだ埋め込み絶縁層である。光キャ
リヤは絶縁層中を拡散していくことができないため埋め
込み絶縁層１２０１を迂回しなければならずその間に再
結合してキャリヤが消滅し、周辺回路に到達する光キャ
リヤ数が更に少なくなるものである。
【００４４】（実施例５）図６は本実施例の特徴を最も
良く表す図である。１３０１は単結晶基板４０６の裏面
に形成した半導体拡散層である。この半導体拡散層１３
０１は基板裏面からのイオン注入などによって形成され
る。同図では省略しているが半導体拡散層１３０１はボ
ンディング等によって電極が接続され電位が取られてい
る。
【００４５】先に説明したように透過型液晶表示装置は
基板の両面からの光にさらされるため一般の半導体集積
回路に比べ光キャリヤの影響を大きく受けるが、本実施
例は単結晶基板４０６の裏面に半導体拡散層１３０１を
形成しその電位を取ることで基板裏面に照射された光や
迷光により発生した光キャリヤをトラップするものであ
る。図６では基板の裏面に拡散領域を形成した例を示し
たが、加えて裏面をエッチング除去して露出した基板端
面にも半導体拡散層を形成することでより確実に光キャ
リヤをトラップすることができる。
【００４６】
【発明の効果】本発明を実施することにより、遮光層で
さえぎれず、漏れてきた光に起因する、周辺駆動回路へ
の光キャリヤの流入を抑えることができ回路の誤動作や
信号電位の変動による表示品位の低下をなくすことがで
きる。ひいては本発明により、高画質の液晶テレビジョ
ン、液晶プロジェクタテレビ、液晶ビューファインダ、
液晶ヘッドマウントディスプレイ、コンピュータディス
プレイなどをはじめとして、誤動作のないさまざまなデ
ィスプレイを実現することができる。
【図面の簡単な説明】
【図１】実施例１の模式断面図
【図２】実施例１の別の模式断面図
【図３】実施例２の模式断面図
【図４】実施例３の模式断面図
【図５】実施例４の模式断面図
【図６】実施例５の模式断面図
【図７】液晶ディスプレイの製法の模式説明図
【図８】液晶ディスプレイの製法の模式説明図
【図９】液晶ディスプレイの製法の模式説明図
【図１０】液晶ディスプレイの製法の模式説明図
【図１１】液晶ディスプレイの製法の模式説明図
【図１２】液晶ディスプレイの製法の模式説明図
【図１３】液晶ディスプレイの製法の模式説明図
【図１４】液晶ディスプレイの製法の模式説明図
【図１５】液晶ディスプレイの等価回路図
【図１６】液晶ディスプレイの駆動タイミング図
【図１７】液晶ディスプレイの駆動タイミング図
【図１８】従来例の模式断面図
【図１９】液晶ディスプレイの透過率変化図と動作説明
図
【符号の説明】
４０１ ゲ−ト電極 ４０２ チャンネル領域 ４０３ ソ−ス電極 ４０４ ドレイン電極 ４０５ 層間絶縁層 ４０６ 単結晶基板 ４０７ 配向膜 ４０８ 液晶材料 ４０９ 対向透明電極 ４１０ 層間層 ４１１ 遮光層 ４１２ カラ−フィルタ層 ４１３ 対向透明基板 ４１４ 単結晶Ｓｉのチャンネル領域 ４１５ ゲ−ト電極 ４１６ ソ−ス電極 ４１７ ドレイン電極 ４１８ 電極 ４１９ 透明画素電極 ４２０ 蓄積容量 ５０１、６０１、１１０１、１３０１ 半導体拡散層 ５０２、６０２ 電極 ６０３ 第２の半導体拡散層 １２０１ 絶縁層
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786 (72)発明者 渡邉 高典 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 画像表示部と駆動回路を一体形成するデ
    ィスプレイにおいて、 前記駆動回路は、内部の主要回路部分以外に、電源の配
    線に直接接続された高濃度不純物半導体領域を有するこ
    とを特徴とするディスプレイ。
  2. 【請求項２】 前記高濃度不純物半導体領域は、前記主
    要回路部分と前記駆動回路が形成された基板の外周部と
    の間にある請求項１に記載のディスプレイ。
  3. 【請求項３】 前記高濃度不純物半導体領域は、前記主
    要回路部分と前記画像表示部との間にある請求項１また
    は２に記載のディスプレイ。
  4. 【請求項４】 前記高濃度不純物半導体領域は、前記主
    要回路部分を囲む請求項１ないし３に記載のディスプレ
    イ。
  5. 【請求項５】 前記高濃度不純物半導体領域は、前記主
    要回路部分の対面にある請求項１ないし４に記載のディ
    スプレイ。
  6. 【請求項６】 前記駆動回路は単結晶半導体基板上にあ
    り、前記高濃度不純物半導体領域は前記単結晶半導体基
    板と反対の導電型である請求項１ないし５に記載のディ
    スプレイ。
  7. 【請求項７】 前記駆動回路は単結晶半導体基板上にあ
    り、前記高濃度不純物半導体領域は前記単結晶半導体基
    板と同一の導電型である請求項１ないし６に記載のディ
    スプレイ。
  8. 【請求項８】 前記配線は、前記電源の高電位（Ｖｃ
    ｃ）に接続されている請求項１ないし７に記載のディス
    プレイ。
  9. 【請求項９】 前記配線は、前記電源の低電位（ＧＮ
    Ｄ）に接続されている請求項１乃至８に記載のディスプ
    レイ。
  10. 【請求項１０】 前記高濃度不純物領域はトレンチ溝に
    形成されている請求項１ないし９に記載のディスプレ
    イ。
  11. 【請求項１１】 前記高濃度不純物領域の近傍に埋め込
    み絶縁層がある請求項１乃至１０に記載のディスプレ
    イ。
  12. 【請求項１２】 前記単結晶半導体基板はバルクＳｉで
    ある請求項６ないし１１に記載のディスプレイ。
  13. 【請求項１３】 前記高濃度不純物領域の深さは０．１
    〜１μｍである請求項１ないし１２に記載のディスプレ
    イ。
  14. 【請求項１４】 前記高濃度不純物領域にＡｓを注入し
    ている請求項１乃至１３に記載のディスプレイ。
  15. 【請求項１５】 前記高濃度不純物領域にＰを注入して
    いる請求項１ないし１３に記載のディスプレイ。
  16. 【請求項１６】 前記高濃度不純物領域にＢを注入して
    いる請求項１ないし１３に記載のディスプレイ。
  17. 【請求項１７】 前記高濃度不純物領域の不純物濃度
    は、１×１０19〜１×１０22ｃｍ-3である請求項１ない
    し１６に記載のディスプレイ。
  18. 【請求項１８】 前記電源の高電位は（Ｖｃｃ）は、５
    〜３０（Ｖ）である請求項１ないし１７に記載のディス
    プレイ。
  19. 【請求項１９】 前記高濃度不純物領域と前記主要回路
    部分の距離は２０〜１５０μｍである請求項１ないし１
    ８に記載のディスプレイ。
  20. 【請求項２０】 前記画像表示部は一対の基板と、前記
    一対の基板に挟持された液晶材料を有する請求項１ない
    し１９に記載の液晶ディスプレイ。
  21. 【請求項２１】 前記画像表示部は、１画素ごとにスイ
    ッチング素子を有する請求項２０に記載のアクティブマ
    トリックス液晶ディスプレイ。
  22. 【請求項２２】 前記スイッチング素子は、薄膜トラン
    ジスタである請求項２１に記載のアクティブマトリック
    ス液晶ディスプレイ。
  23. 【請求項２３】 前記薄膜トランジスタは、多結晶Ｓｉ
    から形成される請求項２２に記載のアクティブマトリッ
    クス液晶ディスプレイ。
JP13696795A 1994-06-20 1995-06-02 ディスプレイ Expired - Fee Related JP3126630B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP13696795A JP3126630B2 (ja) 1994-06-20 1995-06-02 ディスプレイ
DE69522270T DE69522270D1 (de) 1994-06-20 1995-06-19 Anzeigevorrichtung
EP95304241A EP0689086B1 (en) 1994-06-20 1995-06-19 Display unit
US08/492,247 US5812231A (en) 1994-06-20 1995-06-19 Display unit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-137322 1994-06-20
JP13732294 1994-06-20
JP13696795A JP3126630B2 (ja) 1994-06-20 1995-06-02 ディスプレイ

Publications (2)

Publication Number Publication Date
JPH0869014A true JPH0869014A (ja) 1996-03-12
JP3126630B2 JP3126630B2 (ja) 2001-01-22

Family

ID=26470411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13696795A Expired - Fee Related JP3126630B2 (ja) 1994-06-20 1995-06-02 ディスプレイ

Country Status (4)

Country Link
US (1) US5812231A (ja)
EP (1) EP0689086B1 (ja)
JP (1) JP3126630B2 (ja)
DE (1) DE69522270D1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3143592B2 (ja) * 1995-09-14 2001-03-07 キヤノン株式会社 表示装置
US6288764B1 (en) 1996-06-25 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device or electronic device having liquid crystal display panel
KR100234892B1 (ko) * 1996-08-26 1999-12-15 구본준 액정표시장치의 구조 및 그 제조방법
JP3249077B2 (ja) * 1996-10-18 2002-01-21 キヤノン株式会社 マトリクス基板と液晶装置
JP3571887B2 (ja) * 1996-10-18 2004-09-29 キヤノン株式会社 アクティブマトリクス基板及び液晶装置
JP3513371B2 (ja) * 1996-10-18 2004-03-31 キヤノン株式会社 マトリクス基板と液晶装置とこれらを用いた表示装置
US6022751A (en) * 1996-10-24 2000-02-08 Canon Kabushiki Kaisha Production of electronic device
JPH10154816A (ja) * 1996-11-21 1998-06-09 Semiconductor Energy Lab Co Ltd 半導体装置
KR100229678B1 (ko) * 1996-12-06 1999-11-15 구자홍 박막트랜지스터 및 그의 제조방법
JP3856901B2 (ja) 1997-04-15 2006-12-13 株式会社半導体エネルギー研究所 表示装置
JP3319975B2 (ja) * 1997-05-08 2002-09-03 株式会社日立製作所 半導体素子及びそれを用いた液晶表示装置
JP2000275666A (ja) * 1999-03-25 2000-10-06 Hitachi Ltd 液晶表示装置
JP3753613B2 (ja) * 2000-03-17 2006-03-08 セイコーエプソン株式会社 電気光学装置及びそれを用いたプロジェクタ
SG10201910510UA (en) 2009-10-29 2020-01-30 Semiconductor Energy Lab Semiconductor device
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
US9299848B2 (en) 2014-03-14 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RF tag, and electronic device
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03288474A (ja) * 1990-04-04 1991-12-18 Matsushita Electron Corp アクティブマトリクス型液晶表示装置
JPH04362924A (ja) * 1990-09-05 1992-12-15 Seiko Instr Inc 平板型光弁基板用半導体集積回路装置
JPH08146458A (ja) * 1994-11-25 1996-06-07 Victor Co Of Japan Ltd 半導体装置、この半導体装置を用いた液晶表示装置及びこれらの駆動方法
JPH08190106A (ja) * 1995-01-10 1996-07-23 Victor Co Of Japan Ltd アクティブマトリクス装置及びその駆動方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3765747A (en) * 1971-08-02 1973-10-16 Texas Instruments Inc Liquid crystal display using a moat, integral driver circuit and electrodes formed within a semiconductor substrate
JPS5694386A (en) * 1979-12-27 1981-07-30 Suwa Seikosha Kk Liquiddcrystal display unit
US5159422A (en) * 1987-06-17 1992-10-27 Canon Kabushiki Kaisha Photoelectric conversion device
JPH01189933A (ja) * 1988-01-26 1989-07-31 Seiko Instr & Electron Ltd 半導体装置の製造方法
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
US5247375A (en) * 1990-03-09 1993-09-21 Hitachi, Ltd. Display device, manufacturing method thereof and display panel
JP2895166B2 (ja) * 1990-05-31 1999-05-24 キヤノン株式会社 半導体装置の製造方法
EP0530972B1 (en) * 1991-08-02 1997-11-05 Canon Kabushiki Kaisha Liquid crystal image display unit
JP2650543B2 (ja) * 1991-11-25 1997-09-03 カシオ計算機株式会社 マトリクス回路駆動装置
JP3191061B2 (ja) * 1992-01-31 2001-07-23 キヤノン株式会社 半導体装置及び液晶表示装置
US5434441A (en) * 1992-01-31 1995-07-18 Canon Kabushiki Kaisha Silicon-on-insulator CMOS device and a liquid crystal display with controlled base insulator thickness
JP3526058B2 (ja) * 1992-08-19 2004-05-10 セイコーインスツルメンツ株式会社 光弁用半導体装置
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
US5604360A (en) * 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03288474A (ja) * 1990-04-04 1991-12-18 Matsushita Electron Corp アクティブマトリクス型液晶表示装置
JPH04362924A (ja) * 1990-09-05 1992-12-15 Seiko Instr Inc 平板型光弁基板用半導体集積回路装置
JPH08146458A (ja) * 1994-11-25 1996-06-07 Victor Co Of Japan Ltd 半導体装置、この半導体装置を用いた液晶表示装置及びこれらの駆動方法
JPH08190106A (ja) * 1995-01-10 1996-07-23 Victor Co Of Japan Ltd アクティブマトリクス装置及びその駆動方法

Also Published As

Publication number Publication date
US5812231A (en) 1998-09-22
EP0689086A3 (en) 1996-05-08
EP0689086A2 (en) 1995-12-27
DE69522270D1 (de) 2001-09-27
EP0689086B1 (en) 2001-08-22
JP3126630B2 (ja) 2001-01-22

Similar Documents

Publication Publication Date Title
JP3126630B2 (ja) ディスプレイ
JP2653099B2 (ja) アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JP2000323715A (ja) 表示用薄膜半導体素子及び表示装置
JP3302187B2 (ja) 薄膜トランジスタ、これを用いた半導体装置、液晶表示装置
JPH0822016A (ja) 液晶表示装置
JP2000241829A (ja) 電気光学装置用基板、電気光学装置、電気光学装置の駆動方法及び電子機器並びに投射型表示装置
JP3070503B2 (ja) アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投写型表示装置
JP3305090B2 (ja) 画像表示装置
JP3016007B2 (ja) 液晶表示装置
JP3187736B2 (ja) アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投写型表示装置
JP3070509B2 (ja) アクティブマトリクスパネル及びその検査方法、並びにアクティブマトリクスパネル用駆動回路及びその検査方法、並びにビューファインダー並びに投写型表示装置
JPH10282519A (ja) 液晶表示装置
JP3067671B2 (ja) アクティブマトリクスパネル、ビューファインダー並びに投写型表示装置
JP3108991B2 (ja) アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投射型表示装置
JP3170217B2 (ja) アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投写型表示装置
JP3190900B2 (ja) アクティブマトリクスパネルの駆動回路、アクティブマトリクスパネル、ビューファインダー並びに投写型表示装置
JPH11223839A (ja) 投写型表示装置
JPH11223833A (ja) アクティブマトリクスパネル及びビューファインダー
JP2004111562A (ja) 素子基板及びその製造方法、電気光学装置、投射型表示装置
JPH1026776A (ja) アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路
JPH0786570A (ja) 半導体装置
JPH1031236A (ja) 投写型表示装置
JPH11223838A (ja) アクティブマトリクスパネルの製造方法
JPH11223836A (ja) 投写型表示装置の製造方法
JP2004046249A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001017

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees