JPH0338621A - アクティブマトリクス基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、液晶等の表示媒体と組み合わせて表示装置を
構成するための、アクティブマトリクス基板に関する。

（従来の技術） 絶縁性基板上に絵素電極をマトリクス状に配し、絵素電
極を独立して駆動するアクティブマトリクス方式は、液
晶などを用いた表示装置に用いられている０　アクティ
ブマトリクス方式は、特に大型で高密度の表示を行う表
示装置にしばしば用いられる。

絵素電極を遺択駆動するスイッチング素子５としては、
ＴＰＴ　（薄膜トランジスタ）素子、ＭＩＭ（金属−絶
縁層一金ｒｊＡ）素子、ＭＯＳトランジスタ素子、ダイ
オード、バリスタ等が一般的に知られている。アクティ
ブマトリクス駆動方式は、高コントラストの表示が可能
であり、液晶テレビジョン、ワードプロセッサ、コンピ
ュータの端末表示装置等に実用化されている。

第３図にＴＰＴをスイッチング素子として用いた、アク
ティブマトリクス表示装置の概略の回路図を示す。走査
線として機能する多数の平行するゲートバス配線２３と
、該配線２３に直交し信号線として機能するソースバス
配線１１との交差位置近傍に、ＴＰＴ２２が配されてい
る。ＴＰＴ２２には絵素電極９が接続され、絵素電極９
と対向電極１３との間に絵素２１、絵素電極９と付加容
量用電極３２との間に付加容量２４が形成されている。

付加容量用電極３２は、付加容量用配線３１に接続され
ている。

第４図に従来のアクティブマトリクス基板の平面図を示
す。第５図及び第６図に、それぞれ第４図のＶ−Ｖ線及
びＶｌ−Ｖｌ線に沿った、アクティブマトリクス表示装
置の断面図を示す。ガラス基板ｌ上に平行するゲートバ
ス配線２３が形成され、該配線２３に直交してソースバ
ス配線１１が形成されている。ゲートバス配線２３及び
ソースバス配線１１との間には、後述するゲート絶縁膜
５が介在している。

ゲートバス配線２３及びソースバス配置１１１の交点近
傍には、スイッチング素子としてＴＰＴ２２が配されて
いる。ＴＰＴ２２のゲート電極２６はゲートバス配線２
３に接続され、ＴＰＴ２２のソース電極２７は゛ピース
バス配線１１に接続されている。ＴＰＴ２２のドレイン
電極２８は絵素電極９に接続されている。

絵素電極９のゲートバス配線２３側とは反対側の辺に沿
って、付加容量用配線３１が平行して設けられている。

付加容量用配線３１には付加容量用電極３２が接続され
、付加容量用電極３２はゲート絶縁膜５を介して絵素電
極９と対向している。

付加容量用電極３２と絵素電極９との間に付加容量２４
が形成されている。

ゲートバス配線２３、付加容量２４、及び付加容量用配
線３１の断面構成について、第５図を参照しながら説明
する。ゲートバス配線２３は下部ゲート配線２（層厚２
０００Ａ）及び上部ゲート配線３（層厚２５００Å）の
２層から成る。同様に付加容量用配線３１は下部容量用
配線２９（層厚２００ＯＡ）及び上部容量用配線３０（
層厚２５００　Ａ）の２層から成る。下部ゲート配線２
及び下部容量用配線２９は同時にパターン形成され得る
。下部ゲート配線２及び下部容量用配線２９には、低抵
抗のＭｏ金属、ＡＩ金金属が用いられる。

上部ゲート配線３及び上部容量用配線３０には陽極酸化
膜の形成が可能なＴａ金属が用いられている。Ｍｏ金属
、或いはＡＩ金金属、後のＴＰＴ２２の形成時のエッチ
ャントである弗酸等に対して耐食性が低いので、上部ゲ
ート配線３は下部ゲート配線２を保護するために、該配
線２を完全に被覆して形成されている。同様に、上部容
量用配線３０は下部容量用配線２９を完全に被覆して形
成されている。

上述のようにゲートバス配線２３及び付加容量用配線３
１を２層構造とし、下部ゲート配線２及び下部容量用配
線２９にＭｏ金属又はＡＩ金金属用いることにより、こ
れらの配線２３及び３１の比抵抗が低減される。これに
より、表示装置の大型化に伴うこれらの配線２３及び３
１上の信号遅延の問題を解決することができる。しかも
、上記配線２３及び３１の上面には陽極酸化膜を形成す
ることができるので、これらの配線２３及び３１の絶縁
不良の発生も低減され得る。

上部容量用配線３０３０は、絵素電極９の一辺に平行す
る部分では絵素電極９の下方に延び、付加容量用電極３
２を形成している。従って、付加容量用電極３２もＴａ
で形成されている。上部ゲート配線３、上部容量用配線
３０、及び付加容量用電極３２は同時にパターン形成さ
れ得る。

上部ゲート配置ｉ３、上部容量用配線３０．及び付加容
量用電極３２の上には、該配線３．３０及び該電極３２
の上面を陽極酸化して得られるＴａ２０５の陽極酸化膜
４（層厚３０００Ａ）が形成されている。陽極酸化膜４
を覆って全面に、ＳｔＮに（窒化シリコン）のゲート絶
縁膜５（層厚３０００Ａ）が形成されている。ゲート絶
縁膜５上にはＩＴＯから成る絵素電極９（層厚１０００
Ａ）が形成されている。絵素電極９とゲート絶縁膜５を
介して対向している付加容量用電極３２との間に、付加
容量２４が形成されている。更に、基板全面にＳｉＮｘ
の保護膜１６（層厚３０００Ａ）、及び配向膜１７が積
層され、アクティブマトリクス基板が構成される。

基Ｉｆｉ、１に対向するガラス基板１２上には、カラー
フィルタ１４及びブラックストライプ１５が設けられ、
更にＩＴＯの対向電極１３及び配向膜１７が全面に形成
され、アクティブマトリクス表示装置が構成される。

ＴＰＴ２２近傍の断面構成について、第６図を参照しな
がら製造工程に従って説明する。Ｔａ金属のゲート電極
２６は、前述の上部ゲート配線３、上部容量用配線３０
、及び付加容量用電極３２と同時に形成される。ゲート
電極２６は上記配線３．３０、及び電極３２と同時に陽
極酸化され、ゲート電極２６の上面には陽極酸化膜４が
形成される。

陽極酸化膜４上を覆って全面に、ゲート絶縁膜５が形成
される。

次に、ゲート電極２６上にはゲート絶縁膜５を介して、
後に半導体層６となる真性半導体非晶質シリコン（以下
ではｒａ−３ｌ（１）Ｊと称する）層（層厚１０００　
Ａ）が堆積される。更に、ａ−ｓｌ　（１）層上には、
後にコンタクト層７．７となるｎ型半導体非晶質シリコ
ン（以下ではｒａ　−９ｌ（ｎ”）Ｊと称する）の層（
層厚５００Ａ）が堆積される。

次に、上記のａ−３ｌ（１）層及びａ−３ｉ（ｎ″″）
層のエツチングを同時に行い、半導体層６及びコンタク
ト層７．７のパターニングを行う。この時点では、２つ
のコンタクト層７．７の間の部分はエツチングされずに
残されている。従って、２つのコンタクト層７．７はこ
の部分でつながっている。

上記基板の全面にＴｉ金属層（層厚３０００Ａ）が堆積
された後、該Ｔｉ金属層のエツチングが行われ、ソース
電極２７及びドレイン電極２８がパターン形成される。

この時、コンタクト層７．７の間の部分のａ−３１（ｎ
”）層も同時にエツチング除去される。ドレイン電極２
８及びゲート絶縁膜５上には、ＩＴＯから成る絵素電極
９（層厚１０００　Ａ）がパターン形成される。更に、
基板全面を覆って、前述の保護膜１６及び配向膜１７が
形成される。

（発明が解決しようとする課題） 上述の例では、Ｍｏ金属又はＡｔ金属から成る下部ゲー
ト配線２及び下部容量用配線２９の上に、Ｔａ金属の上
部ゲート配線３及び上部容量用配線３０、陽極酸化膜４
、並びにゲート絶縁膜５が形成された後に、ＴＦＴ２２
が形成される。このように３層の膜が、下部ゲート配置
ｉ１２及び下部容量用配線２９の上に形成されていても
、ＴＰＴ２２の形成工程に於て下部ゲート配線２及び下
部容量用配線２９が浸食され、消失する場合がある。こ
のような浸食は、上部ゲート配線３及び上部容量用配４
９３０．陽極酸化膜４、並びにゲート絶縁膜５に発生し
たピンホール等に起因している。下部ゲート配線２及び
下部容量用配線２９に用いられるＭｏ金属或いはＡｔ金
属は、前述したようにＴＦＴ２２形成時のエッチャント
である弗酸等に対して耐食性が低いため、このようなピ
ンホールがあると容易に浸食されてしまうのである。こ
のような浸食は、ゲートバス配線２３及び付加容量用配
線３１の断線、剥離等の発生につながる。更には、ソー
スバス配線１１の断線、剥離等の発生にもつながること
になる。

本発明はこのような問題点を解決するものであり、本発
明の目的は、エツチング工程に於いて、断線或いは剥離
等の発生が少ない走査線を有する、アクティブマトリク
ス基板を提供することである。

本発明の池の目的は、エツチング工程に於いて、断線或
いは剥離等の発生が少ない付加容量用配線を有する、ア
クティブマトリクス基板を提供することである。

（課題を解決するための手段） 本発明のアクティブマトリクス基板は、絶縁性基板上に
、マトリクス状に配された絵素電極と、該絵素電極間に
並行する走査線と、該走査線を被覆する少なくとも１層
の絶縁膜と、を備えたアクティブマトリクス基板であっ
て、該走査線上に該絶縁膜を介して保護層が形成されて
おり、そのことによって上記目的が達成される。

また、前記絶縁膜と同じ材料のゲート絶縁膜を有する薄
膜トランジスタを備え、前記保護層が、該ゲート絶縁膜
の直上の層と同し材料で形成されている構成とすること
もできる。

更に、本発明のアクティブマトリクス基板は、絶縁性基
板上に、マトリクス状に配された絵素電極と、該絵素電
極に対向する付加容量用電極と、該付加容量用電極に接
続された付加容量用配線と、該付加容量用配線を被覆す
る少なくとも１層の絶縁膜と、を備えたアクティブマト
リクス基板であって、該付加容量用配線上に該絶縁膜を
介して保護層が形成されており、そのことによっても上
記目的が達成される。

また、前記絶縁膜と同じ材料のゲート絶縁膜を有する薄
膜トランジスタを備え、前記保護層が、該ゲート絶縁膜
の直上の層と同じ材料で形成されている構成とすること
もできる。

（作用） 本発明のアクティブマトリクス基板では、走査信号を供
給する走査線上に、少なくとも１層の絶縁膜を介して保
護層が形成されている。この保護層の存在により、エツ
チング工程に於いてエッチャントがピンホールを介して
走査線を構成する金属に接し、該金属が浸食されるのを
防止することができる。

本発明のアクティブマトリクス基板では、付加容量用配
線上に、少なくとも１層の絶縁膜を介して保護層が形成
された構成とすることができる。

この保護層の存在により、エツチング工程に於いてエッ
チャントがピンホールを介して付加容量用配線を構成す
る金属に接し、該金属が浸食されるのを防止することが
できる。

また、本発明のアクティブマトリクス基板では、上記の
絶縁膜と同じ材料のゲート絶縁膜を有するＴＰＴを備え
、上述の保護層を、ＴＰＴのゲート絶縁膜の直上の層と
同じ材料で形成することもできる。このように保護層を
ＴＰＴのゲート絶縁膜の直上の層、例えば半導体層と同
じ材料で形成すると、保護層は半導体層と同時にパター
ン形成され得る。この半導体層のパターン形成時には、
ゲートバス配線上及び付加容量用配線上に、少なくとも
ゲート絶縁膜と、半導体層と同じ材料の層と、この半導
体層同じ材料の層を形成するためのレジストとが存在す
ることになる。このように多くの層が重畳されているの
で、下層のゲートバス配線及び付加容量用配線を半導体
層形成のためのエッチャントから保護することができる
。

このような保護層が形成されると、その後の例えばスイ
ッチング素子を形成するエツチング工程に於いても、下
層のゲートバス配線及び付加容量用配線をエッチャント
から保護することができる。

（実施例） 本発明を実施例について以下に説明する。第１図に本発
明のアクティブマトリクス基板の一実施例の平面図を示
す。第２図に第１図のｎ−ｎ線に沿った断面図を示す。

第１図のＶｌ−Ｖｌ線に沿った断面図は、前述の従来例
の説明に用いた第６図と同様である。ガラス基板１上に
平行するゲートバス配線２３が形成され、該配線２３に
直交してソースバス配線１１が形成されている。ゲート
バス配線２３及びソースバス配線１１の間には、基板全
面に形成されたゲート絶縁膜５が介在している。

ケートハス配線２３及びソースパス配Ｊｉｌｌｌの交点
近傍には、スイッチング素子としてＴＦＴ２２が配され
ている。ＴＰＴ２２のゲート電極２６はゲートバス配線
２３に接続され、ＴＦＴ２２のソース電極２７はソース
バス配線１１に接続されている。ＴＦＴ２２のドレイン
電極２８は絵素電極９に接続されている。

絵素電極９のゲートバス配線２３側とは反対側の辺に沿
って、付加容量用配線３１が平行して設けられている。

付加容量用配線３１には付加容量用電極３２が接続され
、該付加容量用電極３２はゲート絶縁膜５を介して絵素
電極９と対向している。付加容量用電極３２と絵素電極
９との間に付加容量２４が形成されている。

ゲートバス配線２３、付加容量２４、付加容量用配線３
１、及びＴＦＴ２２の断面構成について、第２図及び第
６図を参照しながら製造工程に従って説明する。まず、
下部ゲート配線２（層厚２０００大）及び下部容量用配
線２９（層厚２０００Å）を形成し、更に上部ゲート配
線３（層厚２５００Ａ）及び上部容量用配線３０（層厚
２５００Ａ）を形成した。本実施例では、ゲートバス配
線２３は下部ゲート配線２及び上部ゲート配線３の２層
から成る。同様に付加容量用配線３１は下部容量用配線
２９及び上部容量用配線３０の２層から戊る。下部ゲー
ト配線２及び下部容量用配線２９は同時にパターン形成
される。下部ゲート配線２及び下部容量用配線２９には
、低抵抗のＭＯ金金属ＡＩ金金属が用いられるが、本実
施例ではＭＯ金金属用いた。

上部ゲート配線３及び上部容量用配線３０には陽極酸化
膜の形成が可能なＴａ金属が用いられている。上部ゲー
ト配線３は下部ゲート配線２を保護するために、該配線
２を完全に被覆して形成される。同様に、上部容量用配
線３０は下部容量用配線２９を完全に被覆して形成され
る。上部ゲート配線３及び上部容量用配線３０の形成と
同時に、ゲート電極２６及び付加容量用電極３２も形成
した。従って、ゲート電極２６及び付加容量用電極３２
もＴａで形成される。

上部ゲート配線３、ゲート電極２６、上部容量用配線３
０３０．及び付加容量用電極３２の陽極酸化を行い、Ｔ
１１２０５の陽極酸化膜４（層厚３０００Å）を形成し
た。更に、陽極酸化膜４を覆って全面に、５ＩＮｘのゲ
ート絶縁膜５（層厚３０００　Ａ）を形成した。

次に、ゲート絶縁膜５上にａ−Ｓｉ　　（１）層（層厚
１０００Ａ）を堆積した。ａ−３ｉ（１）層は後にＴＦ
Ｔ２２の半導体層６、ゲートバス配線２３上のゲート配
線保護層３３、及び付加容量用配線３１上の容量配線保
護層３４となる。更に、ａ−９ｌ（１）層上に、後にコ
ンタクト層７．７となるａ−３ｉ（ｎ’）層（層厚５０
０大）を堆積した。

次に、半導体層６及びコンタクト層７．７を形成するた
めに、ａ−Ｓｉ（１）層及びａ−Ｓｉ（ｎ９）層のエツ
チングを同時に行った。この時、後に半導体層６が形成
される領域のみならず、ゲートバス配線２３及び付加容
量用配線３１上のゲート配線保護層３３及び容量配線保
護層３４が形成される領域にも、ａ−８ｌ（１）層及び
ａ−Ｓｌ（ｎ′）層を残した。従って、このエツチング
工程では、ＭＯ金金属下部ゲート配線２の上方には、上
部ゲート配線３、陽極酸化膜４、ゲート絶縁膜５、ａ−
Ｓｌ（１）のゲート配線保護層３３、ａ−３ｉ（ｎゝ）
層、及びレジストが存在することになる。同様に、下部
容量用配線２９の上方には上部容量用配線３０、陽極酸
化膜４、ゲート絶縁膜５、ａ−３ｌ　（１）の容量配線
保護層３４、ａ−８ｌ（ｎ”）！、及びレジストが存在
することになる。

このように多くの層が重畳されているため、これらの層
にピンホールが生じていても、ＭＯ金金属ら成る下部ゲ
ート配線２及び下部容量用配線２９は容易には浸食され
得ない。

次に、ａ−８１（ｎ”）層のみのエツチングを行い、コ
ンタクト層７．７のパターニングを行った。

このエツチング工程により、ゲート配線保護層３３及び
容量配線保護層３４上のａ−３ｌ（ｎ”）層、及びコン
タクト層７．７の間のａ−Ｓ　ｉ　（ｎ“）層が同時に
除去される。

このエツチング工程では、下部ゲート配線２の上方には
、上部ゲート配ｌ１Ｉ３、陽極酸化膜４、ゲート絶縁膜
５に加え、ａ−３ｌ　（１）層のゲート配線保護層３３
が重畳されている。同様に、下部容量用配線２９の上方
には、上部容量用配線３０゜陽極酸化膜４、ゲート絶縁
膜５に加え、ａ−３ｌ（１）層の容量配線保護層３４が
重畳されている。

このエツチング工程に於いても、このように多数の層が
重畳形成されているので、ＭＯ金金属ら戊る下部ゲート
配置ｉ１２及び下部容量用配線２９は、容易にはに浸食
され得なくなる。このようなゲート配線保護層３３及び
容量配線保護層３４のエッチャントに対する保護効果は
、以後のエツチング工程に於いても同様に認められる。

上記基板の全面にＴｉ金属層（層厚３０００Å）を堆積
した後、該Ｔ１金属層のエツチングを行い、コンタクト
層７．７上にソース電極２７及びドレイン電極２８、並
びにソースバス配線１１をパターン形成した。この時、
コンタクト層７．７ノ間の部分は再度エチャントに曝さ
れ、もしａ−３Ｌ（ｎ７）層が残存していれば、この時
に完全にエツチング除去される。

次に、ドレイン電極２８及びゲート絶縁膜５上に、ＩＴ
Ｏから成る絵素電極９（層厚１０００Å）をパターン形
成した。更に、基板全面を覆って、前述の保護膜１６及
び配向膜１７が堆積され、本実施例のアクティブマトリ
クス基板が得られる。

基板ｌに対向するガラス基板１２上には、カラーフィル
タ１４及びブラックストライプ１５が設けられる。更に
、ＩＴＯの対向電極１３及び配向膜１７が全面に形成さ
れ、アクティブマトリクス表示装置が構成される。

本実施例ではゲートバス配線が２層構造を有するアクテ
ィブマトリクス基板について述べたが、本発明は他の例
えば１層のみからなるゲートバス配線を有する基板にも
、適用することができる。

（発明の効果） 本発明によれば、断線或いは剥離等の発生が少ない走査
線又は付加容量用配線を有するアクティブマトリクス基
板が提供され得る。従って、本発明のアクティブマトリ
クス基板を用いれば、表示装置を高い歩留りで製造する
ことができ、表示装置のコスト低減に寄与することがで
きる。

４、　　　の。　な１日 第１図は本発明のアクティブマトリクス基板の一実施例
を示す平面図、第２図は第１図のｎ−ｎ線に沿った断°
面図、第３図はアクティブマトリクス表示装置の概略回
路図、第４図は従来のアクティブマトリクス基板の平面
図、第５図は第４図のＶ−Ｖ線に沿った断面図、第６図
は第１図及び第４図のＶＩ−ＶＩ線に沿った断面図であ
る。

１．１２・・・ガラス基板、２・・・下部ゲート配線、
３・・・上部ゲート配線、４・・・陽極酸化膜、５・・
・ゲート絶縁膜、６・・・半導体層、７・・・コンタク
ト層、９・・・絵素電極、１１・・・ソースバス配線、
１３・・・対向電極、１４・・・カラーフィルタ、１５
・・・ブラックストライプ、１６・・・保護膜、１７・
・・配向膜、２２・・・ＴＦＴ、２３・・・ゲートバス
配線、２６・・・ゲート電極、２７・・・ソース電極、
２８・・・ドレイン電極、２９・・・下部容量用配線、
３０・・・上部容量用配線、３１・・・付加容量用配線
、３２・・・付加容量用電極、３３・・・ゲート配線保
護層、３４・・・容量配線保護層。

以上

Claims (1)

1. 【特許請求の範囲】 １、絶縁性基板上に、マトリクス状に配された絵素電極
   と、該絵素電極間に並行する走査線と、該走査線を被覆
   する少なくとも１層の絶縁膜と、を備えたアクティブマ
   トリクス基板であって、該走査線上に該絶縁膜を介して
   保護層が形成されているアクティブマトリクス基板。 ２、前記絶縁膜と同じ材料のゲート絶縁膜を有する薄膜
   トランジスタを備え、前記保護層が、該ゲート絶縁膜の
   直上の層と同じ材料で形成されている、請求項１に記載
   のアクティブマトリクス基板。 ３、絶縁性基板上に、マトリクス状に配された絵素電極
   と、該絵素電極に対向する付加容量用電極と、該付加容
   量用電極に接続された付加容量用配線と、該付加容量用
   配線を被覆する少なくとも１層の絶縁膜と、を備えたア
   クティブマトリクス基板であって、 該付加容量用配線上に該絶縁膜を介して保護層が形成さ
   れているアクティブマトリクス基板。 ４、前記絶縁膜と同じ材料のゲート絶縁膜を有する薄膜
   トランジスタを備え、前記保護層が、該ゲート絶縁膜の
   直上の層と同じ材料で形成されている、請求項３に記載
   のアクティブマトリクス基板。