JPH0338622A - アクティブマトリクス基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、液晶等の表示媒体と組み合わせて表示装置を
構成するための、アクティブマトリクス基板に関する。

（従来の技術） 絶縁性基板上に絵素電極をマトリクス状に配し、絵素電
極を独立して駆動するアクティツマトリクス方式は、液
晶などを用いた表示装置に用いられている。アクティブ
マトリクス方式は、特に大型で高密度の表示を行う表示
装置にしばしば用いられる。

絵素電極を選択駆動するスイッチング素子としては、Ｔ
ＰＴ　（薄膜トランジスタ）素子、ＭＩＭ（金属−絶縁
周一金属）素子、ＭＯＳトランジスタ素子、ダイオード
、バリスタ等が一般的に知られている。アクティブマト
リクス駆動方式は、高フントラストの表示が可能であり
、液晶テレビジョン、ワードプロセッサ、コンピュータ
の端末表示装置等に実用化されている。

第３図にＴＰＴをスイッチング素子として用いた、アク
ティブマトリクス表示装置の概略の回路図を示す。走査
線として機能する多数の平行するゲートバス配線２３と
、該配線２３に直交し信号線として機能するソースバス
配線】ｌとの交差位置近傍に、ＴＰＴ２２が配されてい
る。ＴＦＴ２２には絵素電極９が接続され、絵素電極９
と対向電極１３との間に絵素２１．絵素電極９と付加容
量用電極３２との間に付加容量２４が形成されている。

付加容量用電極３２は、付加容量用配線３１に接続され
ている。

第４図に従来のアクティブマトリクス基板の平面図を示
す。第５図及び第６図に、それぞれ第４図のＶ−ｖ線及
びＶｌ−Ｖｌ線に沿ったアクティブマトリクス表示装置
の断面図を示す。ガラス基板ｌ上に平行するゲートバス
配線２３が形成され、該配線２３に直交してソースバス
配線１１が形成されている。ゲートバス配線２３及びソ
ースバス配置１１１１との間には、後述するゲート絶縁
膜５が介在している。

ゲートバス配線２３及びソースバス配線１１の交点近傍
には、スイッチング素子としてＴＦＴ２２が配されてい
る。ＴＰＴ２２のゲート電極２６はゲートバス配線２３
に接続され、ＴＦＴ２２のソース電極２７はソースバス
配線１１に接続されている。ＴＦＴ２２のドレイン電極
２８は絵素電極９に接続されている。

絵素電極９のゲートバス配線２３側とは反対側の辺に沿
って、付加容量用配線３１が平行して設けられている。

付加容量用配線３１には付加容量用電極３２が接続され
、付加容量用電極３２はゲート絶縁膜５を介して絵素電
極９と対向している。

付加容量用電極３２と絵素電極９との間に付加容量２４
が形成されている。

ゲートバス配線２３、付加容量２４、及び付加容１用配
線３１の断面構成について、第５図を参照しながら説明
する。ゲートバス配線２３は下部ゲート配線２（層厚２
０００Ａ）及び上部ゲート配線３（層厚２５００Å）の
２層から成る。同様に付加容量用配線３１は下部容量用
配線２９（層厚２０００Ａ）及び上部容量用配線３０（
層厚２５００大〉の２層から成る。下部ゲート配線２及
び下部容量用配線２９は同時にパターン形成され得る。

下部ゲート配線２及び下部容量用配線２９には、低抵抗
のＭｏ金属、ＡＩ金金属が用いられる。

上部ゲート配線３及び上部容量用配線３０には陽極酸化
膜の形成が可能なＴａ金属が用いられている。Ｍｏ金属
、或いはＡＩ金金属、後のＴＦＴ２２の形成時のエッチ
ャントである弗酸等に対して耐食性が低いので、上部ゲ
ート配線３は下部ゲート配線２を保護するために、該配
線２を完全に被覆して形成されている。同様に、上部容
量用配線３０は下部容量用配線２９を完全に被覆して形
成されている。

上述のようにゲートバス配線２３及び付加容量用配線３
１を２層構造とし、下部ゲート配線２及び下部容量用配
線２９にＭｏ金属又はＡＩ金金属用いることにより、こ
れらの配線２３及び３１の比抵抗が低減される。これに
より、表示装置の大型化に伴うこれらの配線２３及び３
１上の信号遅延の問題に対応することができる。しかも
、上記配線２３及び３１の上面には陽極酸化膜を形成す
ることができるので、これらの配線２３及び３１の絶縁
不良の発生も低減され得る。

上部容量用配線３０は、絵素電極９の一辺に平行する部
分では絵素電極９の下方に延び、付加容量用電極３２を
形成している。従って、付加容量用電極３２もＴａで形
成されている。上部ゲート配線３、上部容量用配線３０
、及び付加容量用電極３２は同時にパターン形成され得
る。

上部ゲート配線３、上部容量用配線３０、及び付加容量
用電極３２の上には、該配線３．３０及び該電極３２の
上面を陽極酸化して得られる′ｒａ２０５の陽極酸化膜
４（層厚３０００Ａ）が形成されている。陽極酸化膜４
を覆って全面に、５ＩＮＸ（窒化シリコン）のゲート絶
縁膜５（層厚３０００Ａ）が形成されている。ゲート絶
縁膜５上にはＩＴＯから成る絵素電極９（層厚１０００
大）が形成されている。絵素電極９とゲート絶縁膜５を
介して対向している付加容量用電極３２との間に、付加
容ｆｉ２４が形成されている。更に、基板全面にＳ　ｉ
　ＮＸの保護膜１６（層厚３０００大）、及び配向膜１
７が積層され、アクティブマトリクス基板が構成される
。

基板ｌに対向するガラス基板１２上には、カラーフィル
タ１４及びブラックストライプ１５が設けられ、更にＩ
ＴＯの対向電極１３及び配向膜１７が全面に形成され、
アクティブマトリクス表示装置が構成される。

ＴＰＴ２２近傍の断面構成について、第６図を参照しな
がら説明する。前述の上部ゲート配線３と同時に形成さ
れたＴａ金属のゲート電極２６上に、陽極酸化膜４が形
成されている。陽極酸化膜４上を覆って全面に、ゲート
絶縁膜５が形成されている。ゲート電極２６上にはゲー
ト絶縁膜５を介して、真性半導体非晶質シリコン（以下
では「ａ−３ｌ（１）Ｊと称する）の半導体層６（層厚
１０００Ａ）が形成されている。更に、半導体層６上に
はｎ型半導体非晶質シリコン（以下では「ａ−３ｌ（ｎ
”）Ｊと称する）のコンタクト層７．７（層厚５００Å
）が形成されている。

コンタクト層７．７上にはＴｉ金属層（層厚３０００　
Ａ）から成るソース電極２７及びドレイン電極２８が形
成されている。ドレイン電極２８及びゲート絶縁膜５上
には、ＩＴＯから戊る絵素電極９（層厚１０００λ）が
形成されている。更に、基板全面を覆って、前述の保護
膜１６及び配向膜１７が形成されている。

（発明が解決しようとする課題） 上述の例では、Ｍｏ金属又はＡＩ金金属ら成る下部ゲー
ト配線２及び下部容量用配線２９の上に、Ｔａ金属の上
部ゲート配線３及び上部容量用配線３０、陽極酸化膜４
、並びにゲート絶縁膜５が形成された後、ＴＦＴ２２が
弗酸等を用いたエツチングによりパターン形成される。

このように３層の膜が、下部ゲート配線２及び下部容量
用配線２９の上に形成されていても、ＴＰＴ２２の形成
工程に於て下部ゲート配線２及び下部容量用配線２９が
浸食され、消失する場合がある。

このような浸食は、上部ゲート配線３及び上部容量用配
線３０、陽極酸化膜４、並びにゲート絶縁膜５に発生し
たピンホール等に起因している。

下部ゲート配線２及び下部容量用配線２９に用いられる
Ｍｏ金属或いはＡ１金属は、ＴＦＴ２２形成時のエッチ
ャントに対して耐食性が低いため、このようなピンホー
ルがあると容易に浸食されてしまうのである。このよう
な浸食は、ゲートバス配！Ｉ２３及び付加容量用配線３
１に沿い、長い距離に亙って発生する。従って、このよ
うな浸食は、ゲートパス配線２３及び付加容量用配線３
１の抵抗増大、断線、剥離等の発生につながる。更には
、ソースパス配線１１の断線、剥離等の発生にもつなが
ることになる。

本発明はこのような問題点を解決するものであり、本発
明の目的は、エツチング工程に於いて、抵抗増大、断線
、或いは剥離等の発生が少ない、低抵抗の走査線を有す
るアクティブマトリクス基板を提供することである。本
発明の池の目的は、エツチング工程に於いても、抵抗増
大、断線、剥離等の発生が少ない、低抵抗の付加容量用
配線を有するアクティブマトリクス基板を提供すること
である。

（ａ！題を解決するための手段） 本発明のアクティブマトリクス基板は、絶縁性基板上に
、マトリクス状に配された絵素電極と、該絵素電極間に
並行する走査線と、を備えたアクティブマトリクス基板
であって、該走査線が、不連続に形成された下部走査線
と、該下部走査線を被覆し、連続して形成された上部走
査線と、を有しており、そのことによって上記目的が達
成される。

更に、本発明のアクティブマトリクス基板は、絶縁性基
板上に、マトリクス状に配された絵素電極と、該絵素電
極に対向する付加容量用電極と、該付加容量用電極に接
続された付加容量用配線と、を備えたアクティブマトリ
クス基板であって、該付加容量用配線が、不連続に形成
された下部容量用配線と、該下部容量用配線を被覆し、
連続して形成された上部容量用配線と、を有しており、
そのことによっても上記目的が達成される。

（作用） 本発明のアクティブマトリクス基板では、走査線は不連
続に形成された下部走査線と、この下部走査線をｖＬ覆
する連続した上部走査線とを有している。このように、
下部走査線は同一走査線内で不連続に形成されているの
で、上部走査線、或いは更にその上に積層された層にピ
ンホールが発生しても、後のエツチングによって、下部
走査線が長い距離に亙って浸食されることはない。即ち
、下部走査線の浸食は、不連続に形成された１つの島状
の領域のみに発生し、他の領域の下部走査線に波及する
ことはない。

また、本発明のアクティブマトリクス基板では、付加容
量用配線は不連続に形成された下部容量用配線と、この
下部容量用配線を被覆する連続した上部容量用配線とを
有している。このように、下部容量用配線は同−付加容
１配用線内で不連続に形成されているので、上部容量用
配線、或いは更にその上に積層された層にピンホールが
発生しても、後のエツチングによって、下部容量用配線
が長い距離に亙って浸食されることはない。即ち、下部
容量用配線の浸食は、不連続に形成された１つの島状の
領域のみに発生し、他の領域の下部容量用配線に波及す
ることはない。

（実施例） 本発明を実施例について以下に説明する。第１図に本発
明のアクティブマトリクス基板の一実施例の平面図を示
す。マトリクス状に配された絵素電極９の間に、走査線
として機能するゲートバス配線２３が形成され、該配線
２３に直交して信号線として機能するソースバス配線１
１が形成されている。ゲートバス配線２３及びソースバ
ス配線１１の間には、基板全面に形成されたゲート絶縁
膜５が介在している。

ケ−）　ハス配置１２３及びソースバス配線１１の交点
近傍には、スイッチング素子としてＴＦＴ２２が配され
ている。Ｔ　Ｆ　Ｔ　２２のゲート電極２６はゲー　ト
バス配線２３に接続され、ＴＦＴ２２のソース電極２７
はソースバス配線１１に接続されている。ＴＦＴ２２の
ドレイン電極２８は絵素電極９に接続されている。

絵素電極９のゲートバス配線２３側とは反動側の辺に沿
って、付加容量用配線３１が平行して設けられている。

付加容量用配線３１には付加容量用電極３２が接続され
、該付加容量用電極３２はゲート絶縁膜５を介して絵素
電極９と対向している。付加容量用電極３２と絵素電極
９との間に付加容ｆｉ２４が形成されている。

第２図に第１図の■−■線に沿ったゲートバス配線２３
の断面構成を示す。第１図のｎ’　−ｎ’線に沿った付
加容量用配線３１の断面構成も、第２図と同様である。

ゲートバス配線２３及び付加容量用配線３１の断面構成
について、第２図を参照しながら説明する。。

ガラス基板ｊ上に下部ゲート配線２（層厚２０００Ａ）
及び下部容量用配線２９（層厚２０００Ａ）を形成した
。この２つの配線２及び２９は、後にソースバス配線１
１が交差する領域には形成されず、不連続な形状を有し
ている。この上から、上部ゲート配線３（層厚２５００
Ａ）及び上部容量用配線３０（層厚２５００Ａ）を形成
した。この２つの配線３及び３０は、連続した形状で形
成されている。従って、ゲー）　ｔ４ス配線２３は１．
下部ゲート配線２及び上部ゲート配線３の２層から戊る
。同様に、付加容量用配線３１は下部容量用配線２９及
び上部容量用配線３０の２層から戊る。

第１図のｎ’−ｎ’線に沿った断面図では、第２図に於
ける下部ゲート配線２、上部ゲート配線３、及びゲート
バス配線２３に代えて、それぞれ下部容量用配線２９、
上部容量用配線３ｏ、及び付加容量用配線３１が配され
る。下部ゲート配線２及び下部容量用配線２９は同時に
パターン形成される。

下部ゲート配線２及び下部容量用配線２９には、ゲート
配線２３及び付加容量用配線３Ｉの比抵抗を低減するた
め、低抵抗のＭｏ金属、ＡＩ金金属が用いられる。本実
施例ではＭｏ金属を用いた。

このようにゲート配線２３及び付加容量用配線３１の比
抵抗が低減されると、大型の表示装置にしばしば見られ
る信号遅延の発生が抑制される。

上部ゲート配線３及び上部容量用配線３０には陽極酸化
膜の形成が可能なＴａ金属が用いられている。上部ゲー
ト配線３は下部ゲート配線２を保護するために、該配線
２を完全に被覆して形成されている。同様に、上部容量
用配線３０は下部容量用配線２９を完全に被覆して形成
されている。

上部ゲート配線３及び上部容量用配線３０の形成と同時
に、ＴＦＴ２２のデー１−’Ｉ極２６、及び付加容量用
電極３２が形成される。従って、ゲート電極２６及び付
加容量用電極３２もＴａで形成される。

上部ゲート配線３、ＴＰＴ２２のゲート電極２６、上部
容量用配線３０、及び付加容量用電極３２の陽極酸化が
同時に行なわれ、Ｔａ２０５の陽極酸化膜４（層厚３０
００Å）が形成される。更に、陽極酸化膜４を覆って全
面に、５ＩＮｘのゲート絶縁膜５（層厚３０００Ａ）が
形成されている。

ゲート絶縁膜５上にはゲートバス配線２３及び付加容量
用配線３１に交差して、ソースバス配線１１が形成され
ている。ソースバス配ｆｉｌｌはＴｉ金属層（層厚３０
００Ａ）で形成されている。

更に、基板全面を覆って、前述の保護膜１６及び配向膜
１７が堆積され、本実施例のアクティブマトリクス基板
が得られる。

基板ｌに対向するガラス基板１２上には、カラーフィル
タ１４（図示せず）及びブラックストライプ１５が設け
られる。更に、ＩＴＯの対向電極１３及び配向膜１７が
全面に形成され、アクティブマトリクス表示装置が構成
される。

第２図に示すように本実施例では、下部ゲート配線２及
び下部容量用配線２９は、それぞれソースバス配線１１
と交差しない領域のみに不連続に形成されている。もし
、上部ゲート配線３又は上部容量用配線２９、陽極酸化
膜４、及びゲート絶縁膜５にピンホール等が発生してい
れば、後の例えばＴＰＴ２２等の形成工程に於いて、下
部ゲート配線２又は下部容量用配線２９は、パターン形
成に用いられるエッチャントによって浸食される。

しかし、本実施例では下部ゲート配線２及び下部容量用
配線２９が不連続に形成されているので、発生したピン
ホールの下方の下部ゲート配線２又は下部容量用配線２
９の島状の領域のみが浸食され、池の領域の下部ゲート
配線２又は下部容量用配線２９は浸食されない。従って
、ゲート配線２３又は付加容量用配線３１の比抵抗が増
大することもなく、大型の表示装置に於いても、信号遅
延の問題も生じない。

（発明の効果） 本発明によれば、抵抗増大、断線、或いは剥離等の発生
が少ない、低抵抗の走査線又は付加容量用配線を有する
アクティブマトリクス基板が提供され得る。従って、本
発明のアクティブマトリクス基板を用いれば、信号遅延
のない表示装置を高い歩留りで製造することができ、表
示装置の大型化、コスト低減に寄与することができる。

４、　゛　　　の　　　な３　日 第１図は本発明のアクティブマトリクス基板の一実施例
を示す平面図、第２図は第１図の■−■線に沿った断面
図、第３図はアクティブマトリクス表示装置の概略回路
図、第４図は従来のアクティブマトリクス基板の平面図
、第５図は第４図のＶ−Ｖ線に沿った断面図、第６図は
第４図のＶｌ−■線に沿った断面図である。

１．１２・・・ガラス基板、２・・・下部ゲート配線、
３・・・上部ゲート配線、４・・・陽極酸化膜、５・・
・ゲート絶縁膜、９・・・絵素電極、１１・・・ソース
バス配線、１３・・・対向電極、１４・・・カラーフィ
ルタ、１５・・・ブラックストライプ、１６・・・保護
膜、１７・・・配向膜、２２・・・ＴＦＴ、２３・・・
ゲートバス配線、２９・・・下部容量用配線、３０・・
・上部容量用配線、３１・・・付加容量用配線、３２・
・・付加容量用電極。

以上

Claims (1)

1. 【特許請求の範囲】 １、絶縁性基板上に、マトリクス状に配された絵素電極
   と、該絵素電極間に並行する走査線と、を備えたアクテ
   ィブマトリクス基板であって、該走査線が、不連続に形
   成された下部走査線と、該下部走査線を被覆し、連続し
   て形成された上部走査線と、を有するアクティブマトリ
   クス基板。 ２、絶縁性基板上に、マトリクス状に配された絵素電極
   と、該絵素電極に対向する付加容量用電極と、該付加容
   量用電極に接続された付加容量用配線と、を備えたアク
   ティブマトリクス基板であって、 該付加容量用配線が、不連続に形成された下部容量用配
   線と、該下部容量用配線を被覆し、連続して形成された
   上部容量用配線と、を有するアクティブマトリクス基板
   。