JP3574270B2 - Alテーパドライエッチング方法 - Google Patents

Alテーパドライエッチング方法 Download PDF

Info

Publication number
JP3574270B2
JP3574270B2 JP9509496A JP9509496A JP3574270B2 JP 3574270 B2 JP3574270 B2 JP 3574270B2 JP 9509496 A JP9509496 A JP 9509496A JP 9509496 A JP9509496 A JP 9509496A JP 3574270 B2 JP3574270 B2 JP 3574270B2
Authority
JP
Japan
Prior art keywords
resist
dry etching
taper angle
etching
taper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9509496A
Other languages
English (en)
Other versions
JPH09279367A (ja
Inventor
雄三 大土井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9509496A priority Critical patent/JP3574270B2/ja
Publication of JPH09279367A publication Critical patent/JPH09279367A/ja
Application granted granted Critical
Publication of JP3574270B2 publication Critical patent/JP3574270B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、LSIおよび液晶ディスプレイなどの薄膜素子の配線材料に使用されているアルミニウム(Al)またはAl合金(以下、合わせて「Al」という)の加工法に関する。本発明は、とくに、薄膜トランジスタ(TFT)に代表されるアクティブマトリックス方式の液晶ディスプレイのAlゲート配線および他のAl配線のテーパドライエッチング方法に関する。
【0002】
【従来の技術】
従来、液晶ディスプレイでは、パターンの最小線幅が1μm以下のLSIとは異なり、通常2〜10μm以上と広い。ゲート配線には、加工のしやすさ、および耐薬品性などから、Cr、Ta、Mo、Wまたはこれらの合金が一般的に用いられている。しかし、大画面化および高精細化などに伴い、ゲート配線の電気抵抗の増大による信号遅延が問題になってきている。また、少しでもゲート線幅を小さくしてパネルの開口率を大きくするために、電気抵抗の低いAlゲート電極が望まれるようになった。
【0003】
また、Alの加工は、硝酸、リン酸もしくは酢酸系のウエットエッチング、またはCl系ガスを用いたドライエッチングで行なうことができる。現在、液晶ディスプレイにおいてAlを使用するばあいには主としてウエットエッチングが使用されているが、配線の微細化、再現性確保、廃棄物の削減およびコストの低減を考えたばあい、LSIと同様にAlの加工はウエットエッチングからドライエッチングに向かうものと考えられる。
【0004】
図8はフラットパネル・ディスプレイ’91(日経BP社刊行)の88〜99頁に記載されている液晶ディスプレイのTFT断面図である。図において、1はガラスまたは石英などからなる基板、2はAl、Cr、Ta、MoまたはWなどからなるゲート配線、3はSi、SiOまたはAlなどからなるゲート絶縁膜、4はa−Siまたはpoly−Siなどからなるチャネル、5はPまたはBなどの不純物が注入されたa−Siまたはpoly−Siなどからなるソースドレイン、6はAl、Cr、Ta、MoまたはWなどからなるソースドレイン電極、7はSiまたはSiOなどからなる保護膜である。この構造は、チャネルエッチ型ボトムゲート構造といわれている。
【0005】
TFTは図8に示したようなボトムゲート構造が一般的であり、ゲート絶縁膜およびチャネルなどをゲート配線上に形成する必要がある。ゲート配線上に形成する膜の被覆性、ゲート絶縁膜の耐圧およびTFT特性などを考慮したばあい、少なくとも60°以下、好ましくは40°以下の小さいテーパ角θが望ましいことが多くの実験から明らかになった。しかし、LSI技術で使用されているAlドライエッチング技術は1μm以下の微細化が主目的であるため、テーパ化とは逆の垂直化を目指したものとなっており、通常、テーパ角θは70〜90°である。
【0006】
Alテーパドライエッチング技術としては、たとえば、特開昭64−15933号公報に、垂直エッチングおよびテーパ化のためのオーバーエッチングの2つのエッチング工程を用いる方法が記載されている。しかし、オーバーエッチングを行なうことで、露出したSiOまたはSiなどからなる下地(基板)までもがエッチングされるという問題があった。
【0007】
また、テーパドライエッチング方法としては、たとえば、エッチングされる加工膜の側壁面に積極的に堆積物(デポ)を形成して横方向のエッチングを制御する側壁形成法があり、レジストに酸素などを添加することでレジストマスクのエッチングを促進するレジスト後退法がある。
【0008】
しかし、前記側壁形成法には堆積物でテーパ部表面が荒れやすく、発塵が多くなるという欠点があるため好ましくない。また、前記の従来のレジスト後退法ではAlエッチングの際にレジスト中の酸素が発塵の原因となるという欠点があり、改良の余地があった。
【0009】
さらに等方エッチング法では、エッチング残渣が出やすいという問題があった。
【0010】
【発明が解決しようとする課題】
本発明の目的は、前記問題点に鑑み、液晶ディスプレイのAlゲート配線のAlテーパ角を小さくすることのできる、レジスト後退法にもとづくAlテーパドライエッチング技術を提供することにある。また、本発明の目的は、下地のエッチング問題などがほとんどなく、できるだけ簡単なドライエッチング工程でAlテーパ化を実現できる条件を提供することにある。
【0011】
【課題を解決するための手段】
小さいAlテーパ角をうるためのAlテーパドライエッチング方法として、レジスト後退法にもとづくことが有効であることがわかった。
【0012】
本発明のレジスト後退法は、レジストに酸素添加を行なわずに小さいレジストテーパ角を形成して、異方性ドライエッチングで小さいAlテーパ角をうることを特徴とする。
【0013】
本発明にかかわるAlテーパドライエッチング方法は以下のものである。
【0014】
所望する小さいAlテーパ角に対応した小さいレジストテーパ角を有するレジストパターンを形成する工程およびイオン性異方性ドライエッチング工程からなる、小さいAlテーパ角をうるための、レジスト後退法にもとづくAlテーパドライエッチング方法。
【0016】
レジストパターン成形工程におけるレジスト塗布膜厚は1.5μm以下であり、かつアスペクト比が3/10以下であるのがよい。
【0018】
レジストパターン形成工程において、露光時の露光量が最適露光量より多いオーバー露光であることが好ましい。
【0019】
レジストパターン形成工程における、露光機の解像度は、形成するレジストパターン線幅よりも大きいものであるのがよい。
【0021】
ドライエッチングとしては、基板側に高周波電力を印加する平行平板RIE方式のイオン性エッチングまたは基板側に高周波電力を印加するその他のプラズマエッチングが考えられる。
【0022】
ドライエッチング工程におけるガス圧力は、30mTorr以下であるのがよい。
【0023】
ドライエッチング工程におけるガスの主反応ガスがBClであり、BCl濃度が80〜100%であるのがよい。
【0024】
ドライエッチング工程におけるAlとレジストとのエッチングレートの比が1.0以下で、レジストのエッチングレートが速いほうがよい。
【0025】
ドライエッチング工程におけるガスには、フッ素系ガスが添加されるのが好ましい。
【0026】
【発明の実施の形態】
本発明は、小さいレジストテーパ角を有するレジストパターンを形成する工程および異方性ドライエッチングを行なう工程からなり、小さいAlテーパ角をうるための、レジスト後退法にもとづくAlテーパドライエッチング方法に関する。
【0027】
本発明において、Alテーパ角とは図1に示すように、Alゲート配線のテーパ部(傾斜部)と基板面がなす角θをいい、レジストテーパ角とはレジストのテーパ部とAl加工膜の上面がなす角θをいう(ただし、1は基板、8はAl、9はレジストである)。
【0028】
レジストテーパ角を小さくする方法としてはつぎのような種々の方法がある。
【0029】
(1)レジスト形成時
アスペクト比(レジストの膜厚/レジストの線幅)を小さくする方法。これはポストベーク時にレジストが体積収縮する際、レジストが横方向に引っ張られやすいという理由によりレジストテーパ角を小さくすることができる。
【0030】
(2)露光時
(a)焦点位置をレジストの線幅に対する焦点範囲からはずれたものとする方法。ここで、焦点範囲とは、ほぼ垂直なレジストパターンを形成できる範囲をいい、この範囲からはずれると、レジストは必然的にテーパ化されることになる。
【0031】
(b)露光量が最適露光量より多いオーバー露光とする方法。これは、光回折により、本来露光されない部分のレジストが一部露光されて、現像液に溶解するという理由によりレジストテーパ角を小さくすることができる。なお、最適露光量とは、レチクル(マスク)寸法とレジスト寸法が一致するばあいの露光量のことをいう。
【0032】
(c)露光機の解像度をレジストパターンの線幅よりも低くする方法。解像度を垂直なレジストパターンを形成できる解像度よりも低くする(解像できる線幅よりもレジストパターンの線幅を小さくする)と、形成されるレジストにテーパが生ずる。
【0033】
(3)現像時
レジストの溶解度を大きくする方法。このばあい現像液の温度、濃度などを調節することにより達成できる。
【0034】
(4)ポストベーク時
露光前のレジスト乾燥(溶剤揮発)工程におけるプリベーク温度以上の温度でポストベークを行なうことにより、レジストの体積収縮を起こさせる方法。これは、プリベーク時に充分揮発できなかったレジスト中の揮発成分を除去することによりレジストの体積を収縮させ、その結果レジストテーパ角を小さくすることができるものである。とくに、レジストの軟化点以上の温度でポストベークを行なうと、レジスト自体を軟化させて流動させることによりレジストテーパ角を小さくすることができるので有利である。
【0035】
前記方法はそれぞれ単独で、または適宜組み合わせて用いてもよい。
【0036】
また、前記方法を行なう条件については以下の実施例において述べるが、とくに、本発明において所望する小さいAlテーパ角をうるためには、60°以下のAlテーパ角に対して80°以下のレジストテーパ角、ボトムゲート構造のTFT特性、ゲート配線上に形成する膜の被覆性およびゲート絶縁膜の耐圧を向上させるという理由から40°以下のAlテーパ角に対して70°以下のレジストテーパ角であるのが好ましい。
【0037】
なお、本発明においてレジスト後退法を行なうためには、小さいAlテーパ角ほどエッチング前に、それに対応した小さいレジストテーパ角を形成する必要がある。
【0038】
テーパ角の小さいレジストパターンに対して異方性エッチングを行なうと、レジスト自体もエッチングされるために、該レジストの下層に存在するAl層も該レジストのテーパ角に対応したテーパ角を有することになる。すなわち、加工膜であるAlにレジストテーパ角に対応した角度を転写することができるのである。
【0039】
なお、等方性エッチングを行なうと、レジストの形状およびテーパ角などに関係なくAlがエッチングされるため、小さいAlテーパ角を実現することは困難である。
【0040】
異方性ドライエッチングとしては、プラズマ化されたイオンを用いる異方性ドライエッチングが好ましく、さらにイオンを基板側へ入射するという点から基板に高周波電力を印加して行なう平行平板RIE方式のイオン性異方性エッチングが好ましい。たとえば、ECR、ヘリカル、ヘリコン、ICPまたはSWP方式などの当業者に公知の高密度プラズマ方式異方性ドライエッチングを行なってもよい。
【0041】
本発明による小さいAlテーパ角をうるためのイオン性異方性ドライエッチングの方法には、つぎのようなものがある。
【0042】
(1)エッチング時のガス圧を低くする方法。これは、ガス圧が低いほどイオン同士の衝突確率が低くなり、イオンの平均自由工程が長くなってエッチングの異方性が増すという理由により、Alテーパ角を小さくすることができるものである。
【0043】
(2)エッチング時のガス組成をBClおよびClを含むものにする方法。これは、AlをエッチングすることができるCl系ガスとしてLSI技術において実績があるという理由による。このばあい、異方性ドライエッチングを強めるという理由から、BClの濃度が80〜100%であるのが好ましい。
【0044】
(3)Alエッチングレート/レジストエッチングレートの比(Al/レジスト選択比)を小さくする方法。図1において、θをAlテーパ角、θをエッチング前のレジストテーパ角、MをAlのエッチングレートおよびRをレジストのエッチングレートとしたばあい、M/RがAl/レジスト選択比であり、tanθ=M/R×tanθという関係式が成り立つ。したがって、Alテーパ角が前記の比に比例するという理由により、Alテーパ角を小さくすることができるのである。
【0045】
前記方法は、それぞれ単独で、または適宜組み合わせて用いてもよい。
【0046】
なお、前記方法を行なう条件については、以下の実施例において述べる。
【0047】
【実施例】
[実施例1]
本発明を以下の実施例により説明するが、本発明はこれらのみに限定されるものではない。
【0048】
本発明は、所望のAlテーパ角に対応した小さいレジストテーパ角を有するレジストパターン(マスク)を形成する工程条件と、イオン性の異方性ドライエッチングを行なう工程条件の2条件を与えることが必要である。はじめに、レジストパターン形成条件について述べる。
【0049】
図2は本発明にかかわるレジストテーパ角のポストベーク温度依存性を示した図である。図より、現像後にポストベークを行なうことにより、ポストベーク温度が高いほどレジストテーパ角が小さくなることがわかる。これは、プリベーク温度以上の温度でポストベークすることで、プリベークでは揮発できなかったレジスト中に残留する有機溶媒が揮発してレジストが体積収縮を起こし、さらにレジスト軟化点以上の高温ではレジスト自体が軟化してだれる(流動する)ことでレジストのテーパ化(球状化と呼ばれるばあいもある)がなされているものである。ポストベークの温度はレジストパターンの精度が劣らない程度にレジストのテーパ角を小さくできる温度であればよく、レジストの軟化点(たとえば140〜150℃)に依存するが、レジスト軟化点以上の温度がレジストのテーパ化に有利である。
【0050】
つぎに、この小さいテーパ角のレジストパターンを使用してAlをイオン性異方性ドライエッチング工程を行なうことで小さいAlテーパ角がえられる。
【0051】
レジストおよびAlの膜厚をそれぞれ1.5μmおよび0.25μmとし、レジストの線幅が5、10および50μm(それぞれ実験番号1−1、1−2および1−3)のものについて実験した。
【0052】
このときのドライエッチング条件は、平行平板式のRIE装置で、ガス圧30mTorr、ガス組成BCl/Cl=40/10sccm、電力密度1.4W/cmである。図2に示すように、それぞれ実験番号1−1〜3におけるポストベーク温度180℃のレジストパターンを用いたばあい、線幅5、10または50μmのAl膜のAlテーパ角として30〜60°がえられた(実験番号1−4〜6)。
【0053】
図2より気づく点として、線幅によってポストベーク後のレジストテーパ角に大きな差があり、線幅が広い方が小さいレジストテーパ角がえられていることから好ましくは10μm以上であるのがよい。この理由としては、レジスト膜厚と線幅のアスペクト比が小さい方が、レジスト体積収縮時にパターン端が横方向に引っ張られ易く、テーパ化され易いからである。
【0054】
また、ポストベーク時の体積収縮でレジスト膜厚と線幅のアスペクト比がレジストテーパ角に関係するのであれば、レジストテーパ角はポストベーク温度以外にレジスト膜厚にも関係すると考えられる。アスペクト比が小さい方がテーパ化され易いとすれば、同じ線幅であれば、レジスト膜厚が薄い方が小さいテーパ角になる。
【0055】
図3は本発明にかかわるポストベーク後のAlテーパ角のレジスト塗布膜厚依存性を示したグラフである。なるべく小さいレジストテーパ角をうるため、ポストベーク温度は180℃のものを示す。Al膜厚を0.25μmとし、レジストの線幅を5、10または50μmとした(実験番号1−7〜9)。どのレジスト塗布膜厚および線幅でも60°以下のテーパ角がえられている。前記のように、レジスト膜厚が薄い方が小さいレジストテーパ角がえられた。とくに、レジスト塗布膜厚を1.5μm以下、好ましくは0.5〜1.0μmにした方がAlテーパ化により効果的である。
【0056】
なお、現像後のレジストのポストベークによって、体積収縮を利用したレジストテーパ化を促進する方法では、前記理由により線幅依存性が大きい。また、小さい線幅ではテーパ化されにくい。したがって、ポストベークによらずに現像直後にレジストテーパ化を行なう方法が好ましい。
【0057】
小さいレジストテーパ角をうるその他の方法としては、以下のものが考えられる。露光時の焦点位置が、露光機のその線幅に対する焦点範囲からはずれたものにすれば、焦点がぼけて垂直のパターンが形成できないことになるので、結果として現像直後でもレジストのテーパ化がなされる。なお、焦点深度は波長/(レンズ開口率)に比例する。
【0058】
また、露光時の露光量が最適露光量より数十〜数百%多いオーバー露光であっても、光回折により本来は露光されない部分も多少露光されて現像液に溶解するので、現像直後でもレジストのテーパ化がなされる。なお、オーバー露光はレジストパターンの線幅が細くなるので、この細り分を見込んだマスク(レチクル)を設計する必要がある。
【0059】
また、レジストパターンの線幅が露光機の解像度より狭いばあいには、垂直のパターンが形成できないことになるので、現像直後でもレジストのテーパ化がなされる。なお、通常、解像度とはほぼ垂直なパターンが形成できる最小線幅と定義されるので、ゲート配線のような孤立パターンでは解像度以下の線幅が形成できないわけではない。線幅が決まっているばあい、露光機の解像度を落とすには、解像度は波長/レンズ開口率NAに比例するので、レンズ開口率NAをたとえば0.1程度とする(NAは本来は大きい方がよいので、必要最小限にとどめる)。または、露光波長を液晶ディスプレイ製造で使用されている光源のHgランプのgおよびh線より長波長化するとよい。
【0060】
図4は露光量とレジスト残膜率との関係(レジスト感度曲線)を概念的に示すグラフである。縦軸のレジスト残膜率とは現像後のレジスト厚/現像前のレジスト厚のことをいう。レジスト感度曲線と横軸の露光量(対数軸)とがなす接線角度θのtanθ値をγ値という。現在、一般的に液晶ディスプレイで使用されているレジスト(たとえばTFR−B(東京応化工業(株)製))のγ値は1.8程度である。この値が大きいほど垂直なレジストパターン形成が容易となる。従来、LSIのように微細化が目的のばあいは、パターン垂直化のためにγ値が2以上になるようにレジスト材料開発およびプロセス開発がなされている。理想的な(垂直な)レジスト感度曲線を図4にAとして示す。本発明はAlテーパ角θを曲線B、曲線Cと小さくする方法である。テーパ化が目的のばあいは、γ値が1.5以下、好ましくは0.5〜1.5になるようにレジスト材料の感光基やベース樹脂、プリベーク温度(たとえば70〜130℃)、プリベーク時間(たとえば30秒〜1時間)、現像液、現像温度および現像時間などの条件を選択すればテーパ化が容易になる。たとえば、レジスト感度のわるいものを使用する、レジストプリベーク温度を最適温度から低くもしくは高くする、プリベーク時間を長くするなどしてレジスト感光基を分解してレジスト感度を低下させる、現像液の濃度を濃く、現像液の温度を通常の温度(たとえば23℃)から高くもしくは低くしてレジストの未感光部の溶解度を大きくする、および/またはオーバー現像してテーパ化を促進するなどの工夫を、適宜組み合わせて行なうことも可能である。
【0061】
なお、前記方法は、従来のエッチング工程における最適使用条件ではないため、パターン精度および再現性などを低下させることになり易いので注意が必要である。しかし、液晶ディスプレイのゲート配線のばあいは、通常は線幅が5μm以上と広いためにLSIなどのような精度の必要はなく、また、ゲート配線は孤立パターンとして扱える画素設計のばあいが多いので前記方法を行なうことができるのである。
【0062】
[実施例2]
つぎに、イオン性の異方性ドライエッチングにより、Alテーパ化を促進させる条件について述べる。異方性エッチングを実現するには、エッチング時のガス圧力が最も重要である。ガス圧力が低いほどイオン同士の衝突確率が低く平均自由工程が長くなるため、異方性エッチングが実現され易い。
【0063】
図5はAlテーパ角のエッチング時のガス圧力依存性を示す図である。5、10および50μmの線幅のレジストについて(実験番号2−1〜3)、ガス圧を15、30および60mTorrにして実験を行なった。レジストのポストベーク温度は180℃、レジスト膜厚は1.5μm、ガス組成はBCl/Cl=40/10sccm、電力密度は1.4W/cmである。
【0064】
図より、ガス圧力が小さいほどテーパ化し易く、とくにどの線幅でもテーパ角を60°以下にするには30mTorr以下(好ましくは15mTorr以下)がよいことがわかる。なお、ガス圧力が60mTorrと高いばあい、エッチングはイオン性の異方性エッチングからラジカル性の等方性エッチングになるため、AlSiCuなどのようなAl合金膜では粒界でテーパ部の形状が荒れたり、基板にCuなどの蒸気圧の低い添加物のエッチング残渣が残り易いという傾向にあった。
【0065】
[実施例3]
また、異方性ドライエッチングを促進するにはガス組成も非常に重要である。
【0066】
図6はAlテーパ角のエッチング時のガス組成依存性を示す図である。エッチング時のガス圧力は30mTorrで、ガス組成以外の他の条件は実施例2と同じである(レジスト線幅が5、10および50μmのものに対する実験をそれぞれ実験番号3−1、2および3とする)。ガス組成はAlをエッチングできる塩素系ガスという理由からBClおよびClが一般的である。このばあい、BCl濃度が高い方がドライエッチングに堆積性(デポ性)が多少加わり、エッチングされたAl側壁面を保護して横方向のエッチングを防ぐ効果を奏し、異方性エッチングが強くなる。他方、BCl濃度が低いとエッチングされたAl側壁面に堆積性がなく、Clに触れるだけでも横方向のエッチングが進行するので等方性エッチングになり易い。また、粒界でテーパ部の形状が荒れる問題も生じ易くなる。本実施例ではBCl濃度60%のばあいのAlテーパ角は図では小さく見えるが、実際はテーパ部の形状が荒れて凹凸がひどく(テーパ角が一様でない)、パターンの直線性がないために使用できないものであった。したがって、BCl濃度は80〜100%が好ましい。
【0067】
また、Alの異方性エッチングを促進する堆積性(デポ性)を有するガスとして、BCl以外にSiClでも同様の効果が期待できる。
【0068】
[実施例4]
本発明の基本的な考え方はレジスト後退法にもとづくものである。したがって、マスクであるレジストはAlエッチング中に同時にエッチングされる。
【0069】
図7は異方性エッチング時のレジストエッチングレートとAlエッチングレートの比(Al/レジスト選択比)から計算したAlテーパ角のエッチング前のレジストテーパ角依存性を示す図である。Al/レジスト選択比が0.2、0.5、0.8、1.0、1.5および2.0のものをそれぞれ4−1〜6とする。エッチング時のAl/レジスト選択比が1のときは、Alテーパ角とエッチング前のレジストテーパ角とが同じになるが、Al/レジスト選択比が1以下では、Alテーパ化が促進される。逆にAl/レジスト選択比が1以上ではAl垂直化が促進される。したがって、Al/レジスト選択比が1以下になるように、レジストのエッチングレートを促進するエッチング条件がAlテーパ化に対して好ましい。
【0070】
レジストエッチングを促進する方法として、エッチングガス中にレジストをエッチングするがAlはエッチングしないO、CF、SFなどのガスを添加することが考えられる。
【0071】
Alテーパ角のエッチングガスにCFを添加したばあいの効果を確認した。ポストベーク温度を180℃とし、レジスト膜厚1.5μm、線幅5、10および50μmのものについて実験した(実験番号4−7〜9)。ここではCFをBClおよびClの反応ガスの全流量に対し約30%添加した。結果を表1に示す。
【0072】
【表1】
Figure 0003574270
【0073】
レジストエッチングレートを促進することにより、Alテーパ化がどの線幅でも促進されていることがわかる。一般的なレジスト後退法ではレジストのエッチングレートを促進するためにOを添加するが、Alエッチングにおいては、反応ガスのBClとOが反応してBの酸化物を形成して装置内発塵の原因となり、素子欠陥が増えるため使用できない。したがって、レジストエッチングレートを促進する同様の効果が期待できるCFまたはSFなどの含フッ素のガスを添加することが有効である。
【0074】
なお、この実施例のAlテーパドライエッチング法により、Alテーパ角として約20°という非常に小さいテーパ角のAlSiCu合金ゲートがえられていた。
【0075】
【発明の効果】
本発明によれば、レジストテーパ角を小さくする条件、イオン性異方性エッチングの条件およびテーパ化促進条件を与えることにより、小さなテーパ角のレジストパターンがAlに転写され、60°以下のAlのテーパ角をうることができる。したがって、Alゲート配線上に形成する膜の被覆性、ゲート絶縁膜の耐圧およびTFT特性の改善に寄与しうるという効果を奏する。
【図面の簡単な説明】
【図1】Alテーパ角およびレジストテーパ角の説明図である。
【図2】本発明の実施例1によるレジストテーパ角のポストベーク温度依存性を示す図である。
【図3】本発明の実施例1によるAlテーパ角のレジスト塗布膜厚依存性を示す図である。
【図4】本発明の実施例1のレジスト感度曲線を示す図である。
【図5】本発明の実施例2によるAlテーパ角のエッチング時のガス圧力依存性を示す図である。
【図6】本発明の実施例3によるAlテーパ角のエッチング時のガス組成依存性を示す図である。
【図7】本発明の実施例4のAlテーパ角のレジストテーパ角依存性を示す図である。
【図8】液晶ディスプレイのTFT構造を示す断面図である。
【符号の説明】
1 基板、2 ゲート配線、3 ゲート絶縁膜、4 チャネル、5 ソースドレイン、6 ソースドレイン電極、7 保護膜、8 Al、9 レジスト。

Claims (6)

  1. 望の小さいテーパ角に対応した小さいレジストテーパ角を有するレジストパターンをAlまたはAl合金膜上に形成する工程および該レジストパターンを有するAlまたはAl合金膜に異方性ドライエッチングを行う工程からなる、小さいAlテーパ角をうるためのレジスト後退法に基づくテーパドライエッチング方法であって、塗布したレジストの乾燥後の膜厚が1.5μm以下、かつアスペクト比が3/10以下であり、前記異方性ドライエッチング工程において、エッチングガスのBCl3濃度が80〜100%であり、酸素を含まず、ガス圧力が30mTorr以下であるAlテーパドライエッチング方法。
  2. 所望の小さいテーパ角に対応した小さいレジストテーパ角を有するレジストパターンをAlまたはAl合金膜上に形成する工程および該レジストパターンを有するAlまたはAl合金膜に異方性ドライエッチングを行う工程からなる、小さいAlテーパ角をうるためのレジスト後退法に基づくテーパドライエッチング方法であって、露光時の露光量が最適露光量より多いオーバー露光であり、前記異方性ドライエッチング工程において、エッチングガスのBCl3濃度が80〜100%であり、酸素を含まず、ガス圧力が30mTorr以下であるAlテーパドライエッチング方法。
  3. 所望の小さいテーパ角に対応した小さいレジストテーパ角を有するレジストパターンをAlまたはAl合金膜上に形成する工程および該レジストパターンを有するAlまたはAl合金膜に異方性ドライエッチングを行う工程からなる、小さいAlテーパ角をうるためのレジスト後退法に基づくテーパドライエッチング方法であって、露光機の解像度が形成するレジストパターン線幅より低く、前記異方性ドライエッチング工程において、エッチングガスのBCl3濃度が80〜100%であり、酸素を含まず、ガス圧力が30mTorr以下であるAlテーパドライエッチング方法。
  4. ドライエッチング工程が、基板側に高周波電力を印加する平行平板RIE方式イオン性エッチングまたは基板側に高周波電力を印加するプラズマエッチングで行なう請求項1、2および記載のAlテーパドライエッチング方法。
  5. ドライエッチング工程において、エッチング時のAlのエッチングレートとレジストのエッチングレートとの比が1.0以下である請求項記載のAlテーパドライエッチング方法。
  6. ドライエッチング工程において、エッチングガスに含フッ素化合物のガスを添加する請求項記載のAlテーパドライエッチング方法。
JP9509496A 1996-04-17 1996-04-17 Alテーパドライエッチング方法 Expired - Lifetime JP3574270B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9509496A JP3574270B2 (ja) 1996-04-17 1996-04-17 Alテーパドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9509496A JP3574270B2 (ja) 1996-04-17 1996-04-17 Alテーパドライエッチング方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004133777A Division JP4361415B2 (ja) 2004-04-28 2004-04-28 Alテーパドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH09279367A JPH09279367A (ja) 1997-10-28
JP3574270B2 true JP3574270B2 (ja) 2004-10-06

Family

ID=14128321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9509496A Expired - Lifetime JP3574270B2 (ja) 1996-04-17 1996-04-17 Alテーパドライエッチング方法

Country Status (1)

Country Link
JP (1) JP3574270B2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2954877B2 (ja) * 1996-06-18 1999-09-27 松下電子工業株式会社 容量素子の製造方法
US6232131B1 (en) 1998-06-24 2001-05-15 Matsushita Electronics Corporation Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps
US6046490A (en) * 1998-08-10 2000-04-04 Matsushita Electronics Corporation Semiconductor device having a capacitor dielectric element and wiring layers
EP1049167A3 (en) 1999-04-30 2007-10-24 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4627843B2 (ja) 1999-07-22 2011-02-09 株式会社半導体エネルギー研究所 半導体装置
JP2001035808A (ja) * 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
TW490713B (en) 1999-07-22 2002-06-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP3538084B2 (ja) 1999-09-17 2004-06-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4704363B2 (ja) * 2000-01-26 2011-06-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002033331A (ja) * 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US6461886B1 (en) 2000-05-13 2002-10-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP5276758B2 (ja) * 2000-05-13 2013-08-28 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US6872604B2 (en) 2000-06-05 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a light emitting device
TW577813B (en) 2000-07-10 2004-03-01 Semiconductor Energy Lab Film forming apparatus and method of manufacturing light emitting device
JP4780264B2 (ja) * 2001-05-16 2011-09-28 信越化学工業株式会社 クロム系フォトマスクの形成方法
JP2003045874A (ja) 2001-07-27 2003-02-14 Semiconductor Energy Lab Co Ltd 金属配線およびその作製方法、並びに金属配線基板およびその作製方法
US6773944B2 (en) 2001-11-07 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7575692B2 (en) 2003-04-11 2009-08-18 Hoya Corporation Method for etching chromium thin film and method for producing photomask
CN100499035C (zh) 2003-10-03 2009-06-10 株式会社半导体能源研究所 半导体器件的制造方法
JP4524744B2 (ja) 2004-04-14 2010-08-18 日本電気株式会社 有機マスクの形成方法及び該有機マスクを利用したパターン形成方法
JP4519512B2 (ja) 2004-04-28 2010-08-04 株式会社半導体エネルギー研究所 半導体装置の作製方法、除去方法
JP2007012970A (ja) * 2005-07-01 2007-01-18 Mejiro Precision:Kk レジストパターンの断面形状を制御することができる露光装置及び露光方法
JP5033438B2 (ja) * 2007-02-14 2012-09-26 株式会社ボンマーク メタルマスクの製造方法及びそれにより製造されたメタルマスク
JP4755143B2 (ja) * 2007-06-05 2011-08-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5604087B2 (ja) * 2009-11-27 2014-10-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2011077532A (ja) * 2010-11-10 2011-04-14 Semiconductor Energy Lab Co Ltd 配線の作製方法
JP2012019237A (ja) * 2011-10-06 2012-01-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP5977804B2 (ja) * 2014-11-18 2016-08-24 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
JPH09279367A (ja) 1997-10-28

Similar Documents

Publication Publication Date Title
JP3574270B2 (ja) Alテーパドライエッチング方法
US6750087B2 (en) Thin film transistor array, fabrication method thereof, and liquid crystal display device employing the same
US7759253B2 (en) Method and material for forming a double exposure lithography pattern
US8658532B2 (en) Method and material for forming a double exposure lithography pattern
KR940007451B1 (ko) 박막트랜지스터 제조방법
JP2002141512A (ja) 薄膜のパターニング方法およびそれを用いたtftアレイ基板およびその製造方法
JP2002062665A (ja) 金属膜の製造方法、該金属膜を有する薄膜デバイス、及び該薄膜デバイスを備えた液晶表示装置
KR20080036282A (ko) 박막 트랜지스터 기판의 제조 방법
CN109786335B (zh) 阵列基板结构的制备方法、阵列基板及显示面板
KR20040005329A (ko) Si-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법
US20120094472A1 (en) Methods for fabricating thin film pattern and array substrate
JPH09127707A (ja) レジストパターンの形成方法
JP4011304B2 (ja) 半導体装置およびその作製方法
US6461968B1 (en) Method for fabricating a semiconductor device
US20200035709A1 (en) Method for manufacturing thin-film transistor array substrate and thin-film transistor array substrate
JP4361415B2 (ja) Alテーパドライエッチング方法
KR100663294B1 (ko) 박막 트랜지스터 액정표시장치 제조방법
JP2007115779A (ja) 膜のパターン形成方法、及び、薄膜トランジスタの製造方法、並びに、薄膜トランジスタ基板の製造方法、及び薄膜トランジスタ基板
JPH07106583A (ja) 薄膜トランジスタの製造方法
US6398974B1 (en) Method of forming an electrode for a thin film transistor
KR100434132B1 (ko) 중간층리쏘그래피
JP3514293B2 (ja) 電極の製造方法
KR101293155B1 (ko) 패턴 형성용 포토레지스트 조성물 및 이를 이용한 표시장치 패턴 형성 방법
JP2007221022A (ja) 薄膜トランジスタ、tftアレイ基板、及び薄膜トランジスタの製造方法
JP2009267296A (ja) 金属配線の製造方法、tftの製造方法、及びそれを用いて製造されたtft

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040701

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070709

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080709

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090709

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100709

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100709

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110709

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110709

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120709

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120709

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term