TW518445B - Liquid crystal device and method for manufacturing the same - Google Patents

Liquid crystal device and method for manufacturing the same Download PDF

Info

Publication number
TW518445B
TW518445B TW088116747A TW88116747A TW518445B TW 518445 B TW518445 B TW 518445B TW 088116747 A TW088116747 A TW 088116747A TW 88116747 A TW88116747 A TW 88116747A TW 518445 B TW518445 B TW 518445B
Authority
TW
Taiwan
Prior art keywords
layer
etching
liquid crystal
photoresist
manufacturing
Prior art date
Application number
TW088116747A
Other languages
English (en)
Inventor
Osamu Tokuhiro
Hiroyuki Ueda
Masahiko Machida
Original Assignee
Ibm
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm, Toshiba Corp filed Critical Ibm
Application granted granted Critical
Publication of TW518445B publication Critical patent/TW518445B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

518445 A7 B7 五、發明說明（/ ) 【發明之技術範疇） 本發明係有關於一種非晶矽型的TFT液晶元件、液晶 顯示板及其製造方法。 【習知技術】 以下係取—液晶元件部份來說明習知非晶矽型之TFT 液晶板的製造方法。如第15圖所示，首先係以通常的方法 而在一玻璃基板2上形成一既定形狀的閘極4，之後，如 第16圖所示’再於基板2全體上依序積層有一閘極絕緣膜 6、一通道層8、及一構成蝕刻中止層的siNx膜10。接著 ，再於該SiNx膜1〇上塗佈光阻，之後，如第17圖所示， 再以既定形狀之閘極4爲遮光罩，並從玻璃基板2之內面 側進行曝光’其次，再利用光柵(reticle)從玻璃基板2之正 面側進行步進曝光，之後再對光阻進行顯像。之後，再利 用稀氫氟酸對形成蝕刻中止部(通道保護膜）14部份以外的 SiNx膜10進行蝕刻，之後再將光阻去除。 就該種製造方法而言，原先形成蝕刻中止部丨4者係可 藉由利用光柵而自玻璃基板2之正面側進行步進曝光的單 一步驟來達成。但，在上述蝕刻中止部14的形成步驟係經 過從玻璃基板2內面側的曝光、及從玻璃基板2正面側的 曝光的2階段曝光步驟來形成。此係由於若該蝕刻中止部 14的形成係只經過從玻璃基板2正面側曝光的一次曝光步 驟來進行時，則其與閘極4的關係位置係較易偏離，且會 有不安定等問題。相對地，就2階段曝光步驟而言，由於 藉由活用該閘極4，因而可將蝕刻中止部14自我對準地配 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮)---^ (請先閱讀背面之注意事項再填寫本頁) ▼裝---- tr--------- 經濟部智慧財產局員工消費合作社印製 518445 A7 B7 經濟部智慧財產局員工消費合作社印制衣 五、發明說明（>) 置於該閘極4的中央。因此，可將源極26、汲極28相對 閘極4的位置對稱配置，此外更具有可縮小閘極4-汲極28 、閘極4-源極26間重疊面積的效果，而在提升電晶體特性 方面有其一定效用。 然而，就一般液晶顯示板的製造而言，其製程大多繁 雜，步驟數目非常多，且每一步驟均需要一定的作業時間 。因此，製造步驟的降低除可提升生產性外，尙能減低佔 液晶顯示板製造成本很大比例的製程成本。 此外，用以形成蝕刻中止部14之光阻尺寸在顯像後約 爲20xl0//m/l像素，該長方形光阻係呈並列於矩陣基板之 一面的狀態。如此般，由於每一光阻份的面積很小，因此 其與作爲基底之氮化膜(SiNx)間的附著力很弱，而常會發 生光阻剝落的情況。當光阻產生剝落的情況時，則將無法 正常形成蝕刻中止部14,進而成爲引起電晶體不良的原因 〇 在以稀氫氟酸來對蝕刻中止層10進行蝕刻時，通常爲 使其不產生蝕刻殘留，故會將其設定爲過蝕刻。但，若過 蝕刻進行過頭時，則會如第17(c)所示般地，在蝕刻中止部 14側壁之斜面下方形成倒錐面，其由上方觀之，則會形成 一隱蔽的凹隙15。而若後續的步驟所沈積的膜或異物附著 在該凹隙15中時，則其將無法經由洗淨或蝕刻來加以去除 ，進而，如第18圖所示，在該蝕刻中止部14上所形成之 源極26及汲極28之間將會產生漏洩電流，而因此成爲電 晶體之漏電缺失的原因。 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----;---J------¾--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 518445 A7 B7 五、發明說明（，） 【發明欲解決之課題】 是以，爲解決上述問題，經本案發明人經努力地硏究 與開發，而終有本發明之產生，本發明之主要目的係在於 降低製程之步驟次數、特別是降低曝光步驟次數，藉以提 升生產性、以及降低製造成本。 而本發明之另一目的係在於抑制因蝕刻中止部所引起 之電晶體不良的產生，進而達提升液晶顯示板之製品良率 及品質者。 【用以解決課題之手段】 爲達上述目的，有關本發明之液晶元件，其蝕刻中止 部之相對的2組側面彼此的角度不同。亦即，有關本發明 之液晶元件的蝕刻中止部之相對的2組側面係分別以不同 的步驟來加以蝕刻，故一般上相對的2組側面彼此的角度 會不同。 此外，有關本發明之液晶元件，其蝕刻中止部之相對 側面的至少一側面其相對於基板係形成近乎直角或順向錐 面。從而，若沿電流流向之側面呈逆向錐面時會因不純物 等的殘留而產生電流漏洩，所以乃以呈成直角或順向錐面 者爲佳。另外，若垂直電流流向之側面(被源極與汲極所覆 蓋的側面)呈無法控制的逆向錐面時，將會導致閘、源極之 間等的重疊量的變動，進而使每一製品的寄生電容量參差 不齊，因此，乃以呈成直角或順向錐面者爲佳。再者，採 用濕式蝕刻的方式以使垂直於電流方向的側面形成順向錐 面的原因是：可獲致較大的蝕刻中止部被覆面積，且可抑 _ 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ▼裝--------訂---------- 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 518445 A7 B7 五、發明說明（屮） 制於蝕刻結束時刻附近的過蝕刻量。 有關本發明之液晶元件，其垂直該蝕刻中止部之電流 流向的至少一側面（亦即不爲源極、汲極所覆蓋的側面）係 相對於基板形成近乎直角或順向錐面。從而，蝕刻殘留物 或不純物等附著物將不會殘留在蝕刻中止部上，因而源極 、汲極間不會流動有漏洩電流。 其次，有關本發明之液晶顯示板之製造方法，其構成 係至少包含有將蝕刻中止部與源·汲電極層同時蝕刻的步驟 。依據此一製造方法，由於其可將過蝕刻過度而形成於蝕 刻中止部之通道寬度方向的凹隙除去，乃可排除源極與汲 極間的漏拽。 另外，有關本發明之液晶顯示板之製造方法，係於一 形成有閘極的透光性基板上進行一^閘極絕緣膜、一'通道層 、一蝕刻中止層的成膜之後，再利用微影方式，以閘極爲 遮光罩幕，而自基板內面來進行曝光，接著對光阻進行顯 像，隨後將蝕刻中止層蝕刻，而形成蝕刻中止部。藉由此 一製造方法，由於可以一次的曝光步驟來形成蝕刻中止部 ，因此’不只可大幅提升生產性，且幾乎不會因光阻不良 而引起的蝕刻中止部的形成不良。 再者，有關本發明之液晶顯示板之製造方法，係在上 述步驟之後，接著進行一源·汲電極層的成膜，之後，再利 用微影方式、化學氣相鈾刻方式來對源·汲電極層及触刻中 止部之殘留部進行蝕刻。依據此一製造方法，由於其可將 過飩刻過度而形成於蝕刻中止部之通道寬度方向的凹隙除 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ▼裝--------訂---------· 518445 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（k ) 去，乃可排除源極與汲極間的漏洩。 【圖式簡單說明】 第1圖爲關於本發明之液晶元件及液晶顯示板之製造 方法的步驟中，閘極之製造步驟(製程）的說明圖，其中， (a)圖爲要部放大俯視圖、（b)圖爲要部放大之任意處剖面圖 〇 第2圖爲表示進行閘極絕緣膜、通道層、及蝕刻中止 層之成膜步驟時的要部放大剖面說明圖。 第3圖爲形成蝕刻中止部步驟的說明圖，其中，（a)圖 爲要部放大俯視圖、（b)圖爲要部放大之任意處剖面圖。 第4圖爲進行源·汲電極層之成膜步驟時之要部放大的 任意處剖面圖。 第5圖爲源·汲電極層之加工步驟的說明圖，其中，（a) 圖爲要部放大俯視圖、（b)圖爲要部放大之任意處剖面圖、 (c)係(b)圖中之c-c處的剖面圖。 第6圖爲將第5圖所示之液晶元件部放大表示之要部 立體說明圖。 第7圖爲形成透明導電膜步驟的說明圖，其中，（a)圖 爲要部放大俯視圖、（b)圖爲要部放大之任意處剖面圖。 第8圖爲通孔形成步驟時之要部放大的任意處剖面圖 〇 第9圖爲形成訊號配線步驟的說明圖，其中，（a)圖爲 要部放大俯視圖、（b)圖爲要部放大之任意處剖面圖。 弟10圖爲將第9圖所不之液晶兀件部放大表不之要部 8 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---;---*------裝--------訂--------- (請先閱讀背面之注音3事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 518445 A7 ___ B7 五、發明說明（i ) 立體說明圖。 桌11圖爲形成表面保護層後，所製成之液晶元件及液 晶顯不板時的要部放大之任意處剖面圖。 第12圖爲關於本發明之液晶元件及液晶顯示板之其他 製造方法的步驟中，形成蝕刻中止部之步驟的說明圖，其 中，（a)圖爲要部放大俯視圖、（b)圖爲要部放大之任意處剖 面圖。 第13圖爲進行源·汲電極層成膜步驟時之要部放大的 任意處剖面圖。 第14圖爲源·汲電極層之加工步驟的說明圖，其中， (a)圖爲要部放大俯視圖、（b)圖係爲要部放大之任意處剖面 圖、（c)係(b)圖中之c_c處的剖面圖、⑷圖係(a)圖中之d-d 處的剖面圖。 第15圖爲習知液晶元件及液晶顯示板之製造方法的步 驟中，閘極之製造步驟(製程）的說明圖，其中，（a)圖爲要 部放大俯視圖、（b)圖爲要部放大剖面圖。 第16圖爲表示進行閘極絕緣膜、通道層、及蝕刻中止 層成膜步驟時的要部放大剖面說明圖。 第Π圖爲形成蝕刻中止部步驟的說明圖，其中，（a) 圖爲要部放大俯視圖、（b)圖爲要部放大剖面圖、（c)爲蝕刻 中止部的放大立體說明圖。 第18圖爲將一以習知製造方法所製成之液晶元件及液 晶顯示板中的液晶元件部放大表示的要部立體說明圖。 【符號說明】 9 0氏張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）~ ' ；---------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 518445 A7 B7 五、發明說明（^) 2 透光性基板 4 閘極 6 閘極絕緣膜 8 通道層 10 蝕刻中止層 12 源·汲電極下層 14,36 飩刻中止部 16 源·汲電極層 18 像素電極 20 焊墊部 22 通孔 24 訊號配線 26 源極 28 汲極 30 電極引出部 32 表面保護層 34 液晶顯示板 38 交叉部 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 【發明之實施形態】 以下係依據圖示來詳細說明有關液晶元件及液晶顯示 板及其製造方法的實施形態。此外，爲簡化說明，圖面中 僅表示一個畫像份。另外，在說明時，原則上剖面圖中係 表示有TFT部、儲存電容量部Cs、及焊墊部。 如第1圖所示，首先在一透光性基板2上係形成有一 10 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 518445 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（& ) 閘極4。該透光性基板2係雖以玻璃基板者爲佳，但，只 要是具有透光性、特別是具有良好耐熱性的基板，例如樹 脂基板也能使用，或是可使用一具有可撓性之基板。 該閘極 4 係可從 MoW、Cr、Cu、Ni、Al、Mo、Ag 中 至少選出一種來形成，並且其構成係可爲1層或2層以上 。該閘極4不僅要具有良好的導電性，且必須對該透光性 基板2具有良好的被覆性（密著性），再者，被覆於 閘極4上之之閘極絕緣膜6必須使用不會使電極材料的原 子、分子擴散的材質。此外，該閘極4係可藉由將既定的 金屬蒸鍍於該透光性基板2上、或是以張貼金屬箔的方式 全面被覆於該透光性基板2上而形成。之後，再塗佈光阻 ，接著，再利用光柵來進行步進曝光，之後再對光阻顯像 。接著，利用電漿蝕刻將形成閘極4部份以外的金屬層去 除，之後，再剝離光阻，如此即可形成閘極4。 其次，如第2圖所示，在形成有一閘極4的透光性基 板2全面上係依序形成有一閘極絕緣膜6、一通道層8、及 一蝕刻中止層10。該閘極絕緣膜6可由1種或2種以上材 質構成，且其構成係可爲1層或2層以上。値得一提的是 ，該閘極絕緣膜6的材料係以SiOx或SiNx爲佳，其中 Si〇x膜6a係以形成於透光性基板2側；而該SiNx膜6b係 以形成於該SiOx膜6a上者爲佳。該SiNx膜6b係用以提 高與形成於其上之通道層8間的被覆性。另外，通道層8 之材料係使用非晶矽(a-Si)，再者，成膜於該通道層8上的 蝕刻中止層10之材質係使用SiNx。上述各層係均可使用 11 (請先閱讀背面之注音？事項再填寫本頁)
-· I I I I 訂---- si. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 518445 A7 B7 五、發明說明（y) 通常的方法來進行成膜。 經濟部智慧財產局員工消費合作社印制衣 (請先閱讀背面之注意事項再填寫本頁) 接著，如第3圖所示，在蝕刻中止層10上塗佈光阻後 ，再以閘極4爲遮光罩幕而從該透光性基板2內面側，亦 即自未成膜有蝕刻中止層10側進行曝光。其次，再使用一 遮光罩幕而從未受到閘極4影響之透光性基板2正面側進 行曝光。若使用光柵來作爲遮光罩幕時，則進行步進曝光 ;而若使用形成有針對基板2全體的光罩之遮光罩幕時， 則進行1次的曝光。在從基板2正面進行曝光時，所使用 之光柵或其他遮光罩幕係具有一遮光罩幕部，該遮光罩幕 部係至少比在後續步驟所形成之源·汲電極下層12之寬度( 通道寬的方向)還長。如此一來，當進行光阻顯像後，所剩 下的是在內面曝光與正面曝光時之光未到達之處的光阻。 在此一情況下，再針對該蝕刻中止層10進行濕飩刻，據此 即可形成一在通道寬方向之長度比源·汲電極下層12之寬 度還長的鈾刻中止部14(如第3(a)圖所示）。最後再將位於 該蝕刻中止部14上方的光阻剝離。在上述步驟中，由於自 基板2正面進行曝光時所使用之光柵或其他遮光罩幕的位 置設定係可粗略設定，因此，除可大幅提升作業之方便性 外，且可進一步減少不良產生、安定產品品質。 其次，如第4圖所示，其係在形成有蝕刻中止部η的 透光性基板2上進行一源·汲電極層16的成膜。該源·汲電 極層16之材料一般係使用n+型的非晶矽，其係爲了與形 成於其上的源·汲電極進行歐姆接觸。 在該源·汲電極層16形成後，則在其上塗佈一光阻， 12 本^張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) " ' 518445 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（/D) 如第5圖所示，再利用一具有約與訊號配線(包含源·汲電 極下層12)相同形狀之罩幕的光柵來進行步進曝光後，再進 行電漿蝕刻。藉由電漿蝕刻方式，即可將該源·汲電極層16 、蝕刻中止部14、通道層8及閘極絕緣膜6當中之SiNx 膜6b同時蝕刻成約與訊號配線相同的形狀。此時，如第6 圖中之2點鏈線所示，該蝕刻中止部14位於通道寬方向的 兩端係藉由蝕刻方式除去。藉由上述電漿蝕刻方式，該源· 汲電極下層12、蝕刻中止部14、通道層8及SiNx膜6b係 相對於該透光性基板2而形成略直角或順向錐面。據此一 結果，則該蝕刻中止部14之相對的2組側面的角度在一般 上係互不相同。 之後，如第7圖所示，在該基板2的全面上係再形成 有一作爲像素電極層之ITO等的透明導電膜，其同樣地， 經光阻塗佈、步進曝光、光阻顯像、及濕蝕刻等步驟後即 可形成既定形狀的像素電極18。接著，再將光阻去除。再 者，如第8圖所示，爲在用以覆蓋閘極4中之焊墊部20的 閘極絕緣膜6上形成一通孔22，亦可同樣地，經光阻塗佈 、步進曝光、光阻顯像、及濕蝕刻等步驟後即可形成該通 孔22，之後，再將光阻剝離。 其次，如第9圖所示，爲形成上述訊號配線24、源極 26、汲極28、以及電極引出部30，因此被附有一導電性金 屬。該導電性金屬係可使用1種或2種以上之具有良好導 電性的金屬，而構成係可爲1層或2層。其中，係以由Mo 層/A1層/Mo層的積層體所構成者爲佳，但，並不一定限制 13 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —；—.—------------訂--------- (請先閱讀背面之注咅？事項再填寫本頁) 518445 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（// ) 在此一構成。在利用蒸鍍方式而形成有一層以上之導電性 金屬後，則可同樣地，經光阻塗佈、步進曝光、光阻顯像 、及利用濕蝕刻來對該導電性金屬進行蝕刻，進而形成上 述訊號配線24、源極26、汲極28、以及電極引出部30， 之後再藉由電漿蝕刻來對露出於源極26及汲極28間的源· 汲電極下層12進行蝕刻。在此一電漿蝕刻步驟中，如第 10圖所示，由n+型之多晶矽所形成之源·汲電極下層層12 係被鈾刻，但，由SiNx所形成之蝕刻中止部14並未受到 蝕刻，因此，通道層8也不會受到蝕刻。 之後，如第11圖所示，依照需要而形成一表面保護層 32。該表面保護層32係可爲SiNx等具有電氣絕緣性高的 材料，其係以一般的方式將絕緣材料被覆其上，而後再經 光阻塗佈、步進曝光、光阻顯像、及利用電漿蝕刻與光阻 剝離等步驟。藉此，以製造出一除部份電極未覆蓋外，其 他部份均覆蓋有表面保護層32的液晶元件及液晶顯示板 34 ° 在上述製造方法中，如第3圖所述之說明，由於該方 法係可藉由從基板2內面的曝光步驟、以及從其正面的曝 光步驟，來形成一位於通道方向之長度比該源·汲電極下層 12還長的蝕刻中止部14，因此，在進行從基板2正面的曝 光步驟時，其所使用之光柵或其他遮光罩幕的位置設定係 可粗略設定，所以，除可大幅提升作業之方便性外，且可 進一步減少不良發生、安定產品品質。 此外，如第5圖所述之說明，由於長度比該源·汲電極 14 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I---；---·------------訂---------- (請先閱讀背面之注音？事項再填寫本頁) 518445 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（/1) 下層12還長之於通道寬方向所形成之蝕刻中止部14的兩 端係可在形成源·汲電極下層12的同時被蝕刻掉，因此， 不僅是在形成源·汲電極下層12時的光阻定位係非常容易 進行，同時，亦幾乎不會因定位而發生不良。 再者，如以第5圖及第6圖所述之說明，由於形成於 通道寬方向之蝕刻中止部14的兩端可在形成源·汲電極下 層12的同時被蝕刻掉，因此，如第6圖所示，對於蝕刻中 止層10的蝕刻而言，即使因過鈾刻過度而產生逆向錐面的 凹隙15，橫跨於源極26及汲極28間的凹隙15亦會在蝕刻 過程中被除去。如此一來，在源極26及汲極28之間將不 會產生漏洩，因此可進一步提升性能及品質。另外，即使 過蝕刻過度，由於其凹隙15係可被去除，因此產品仍可視 爲良品來使用，所以可以大幅降低不良率。 上述說明係爲本發明之液晶元件及液晶顯示板的製造 方法的一實施形態，然而，本發明之方法並只不限於上述 實施形態。在以下說明中，共通事項係賦予相同圖號，且 其說明則予以省略。 例如，同前述般地，首先如第1圖所示，在一透光性 基板2上形成一閘極4。其次，如第2圖所示，在形成有 一閘極4的透光性基板2全面上依序進行一閘極絕緣膜6 、一通道層8、及一蝕刻中止層10的成膜步驟。 接著，如第12圖所示，在蝕刻中止層10上塗佈光阻 ，之後，再以該閘極4爲遮光罩幕而從透光性基板2之內 面側、亦即未進行蝕刻中止層10成膜的一側來進行曝光。 15 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---;-------------------訂----I---- (請先閱讀背面之注音？事項再填寫本頁) 518445 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（/j) 接著，立即對光阻顯像，之後再進行濕蝕刻，再將光阻剝 離。藉由此一蝕刻步驟，則可形成一形狀約略同於該聞極 4的蝕刻中止部36。其後，如第13圖所示，於形成有蝕刻 中止部36的透光性基板2上進行一源·汲電極層16之成膜 〇 其次，於該源·汲電極層16上塗佈光阻，如第14圖所 示，再利用一具有約與包含源·汲電極下層12之訊號配線 相同形狀之光罩的光柵來進行步進曝光後，再進行電漿蝕 刻。藉由電漿蝕刻方式，即可將該源·汲電極層16、蝕刻中 止部36、通道層8及閘極絕緣膜6中的SiNx膜6b同時蝕 刻成約與訊號配線相同的形狀(源·汲電極層16之光阻形狀) 。此時，該蝕刻中止部36位於通道寬方向的兩端係藉由蝕 刻方式除去。此外，藉由上述電漿蝕刻方式，該源·汲電極 下層12、蝕刻中止部36、通道層8及SiNx膜6b係相對於 該透光性基板2而形成略呈直角。另外，如該圖之(a)及(d) 圖所示，位於訊號配線(12)與閘極4的交叉部38上的層間 絕緣膜的構成係包含有閘極絕緣膜6(6a，6b)、通道層8、及 蝕刻中止層10(36)的積層構造。 之後，如同前述實施步驟般地，於該基板2的全面上 進行一作爲像素電極層之ITO等的透明導電膜的成膜，同 樣地，再形成一既定形狀的像素電極18(參照第7圖）。接 著，在覆蓋閘極4中之焊墊部20的閘極絕緣膜6上形成一 通孔22(參照第8圖）。其次，亦可同樣地，分別形成上述 訊號配線24、源極26、汲極28、以及電極引出部30(參照 16 本紙張尺度適用中國國家標準（CNS)A4_規格（210 X 297公爱） —-1—---------------訂------— (請先閱讀背面之注意事項再填寫本頁) 518445 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（/9) 第9圖）。之後，應因需要而形成一表面保護層32，以製造 出一液晶元件及液晶顯示板34。 有關上述構成之液晶元件及液晶顯示板的製造方法係 具有前述之製造方法的所有功效。更進一步，在本發明之 製造方法中，蝕刻中止層的曝光步驟係只由一以閘極爲遮 光罩幕的步驟所構成，其相較於前述之製造方法而言係少 了一次曝光步驟。由於使用光柵等遮光罩幕的曝光步驟係 必須要求非常精準的遮光罩幕定位作業，因而需花相當的 時間，因此，若少掉此一步驟，則可大幅提升生產性。 此外，由於触刻中止部形成用的光阻係形成於全體閘 極上，因此相較於習知方法，其接著面積係增大，所以較 不會發生光阻剝落的情況。換言之，就習知方法而言，其 由於用以形成蝕刻中止部的光阻面積較小，因此容易發生 剝落。而，就本實施形態之方法而言，由於光阻係形成於 全體閘極上，因此，光阻之不良形成較少，也因此光阻不 良的發生率會下降。再者，伴隨著不需要使用昂貴的光柵 等遮光罩，因此可以大幅降低製造成本。 以上說明係有關本發明之液晶元件及液晶顯示板、及 其製造方法，然，本發明亦可採其他形態來構成。 亦即，就本發明之製造方法而言，一般上TFT液晶元 件的蝕刻中止部在相對的2側面處其相對於基板係約略呈 直角，然而，若藉由遮光罩幕的定位調整等關係，而使其 中至少1側面相對於基板而呈約略直角，亦能獲致大致的 效果。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公H ) I--?---,------------I I ^--------- (請先閱讀背面之注音？事項再填寫本頁) A7 B7
此外，光阻並不受限於濕式型態，其亦可爲一將薄膜 狀光阻熱壓接的的型乾。濕式型態光阻係可利用塗佈或噴 塗方式來進行成膜。此外，光阻亦可爲負片型、或是正片 型者。但，因應光阻種類，遮光罩幕的形式亦必須配合反 轉。 518445 五、發明說明（ 再者，蝕刻的方式係依據被蝕刻的材料來適當選定， 其係可使用濕式餓刻或乾式蝕刻。乾式蝕刻並不限於電漿 蝕刻’其亦可爲反應性離子触刻、離子束蝕刻、反應性離 子束蝕刻等的化學氣相蝕刻，或是其他各種蝕刻方式。 另外’遮光罩幕係可使用一次曝光即完成的光罩，或 7H使用一^移動先罩以重覆進丫了曝光（步進曝光）的光柵型光 罩’而到底要使用種型態者乃視生產性與製造成本而定。 再者，可在習知之製造方法中增加一對源·汲電極下層 12、蝕刻中止部14同時蝕刻的步驟，此雖然會增加製程上 的複雜度，但卻可防止源極26、汲極28間的漏洩電流。 此外，於本實施形態中，所使用之基板係爲透光基板 ’其並不侷限爲平面基板’其亦可爲曲面基板，亦即，只 要是不脫離本發明之意含範圍，而由熟知該項技藝者所附 加之改良、修正、變形等變化實施形態均可包含在本發明 之範圍內。 由於在本發明之液晶元件及液晶顯示板及其製造方法 中，鈾刻中止層的曝光步驟係只由一以閘極爲遮光罩幕的 步驟所構成，相較於習知製造方法，其係減少1次的曝光 步驟，因此，無須使用在定位作業上要求著優異精度、及 18 —--------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 518445 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（/ () 耗費時間的光柵型光罩，所以可以大幅提升生產性。 另外，由於蝕刻中止部形成用光阻係形成於電極全體 之上，相較習知方法，其接著面積係較大，因此光阻較不 易剝落，故，可減少光阻形成不良、從而降低電晶體之不 良率的發生率。再者，由於無須使用昂貴的光柵，所以可 以大幅降低製造成本。 其次，就本發明之製造方法而言，其係可利用一從基 板內面曝光步驟、以及從其正面曝光的步驟來形成一於通 道寬方向之長度比源·汲電極下層寬還長的蝕刻中止部，因 此，在從基板正面進行曝光時，無論是使用光柵或其他的 罩幕，其位置設定可粗略設定，因此不只可大幅提升作業 性，亦可進一步減少不良產生，進而使品質安定。 另外，由於該位於通道寬方向之長度比源·汲電極下層 寬還長的蝕刻中止部兩端係可在源·汲電極下層形成同時以 蝕刻方式加以去除，因此，用以形成源·汲電極下層的光阻 定位將會變得更爲容易，除此之外，因定位所產生的不良 亦幾乎不會發生。 再者，由於延設於通道寬方向之蝕刻中止部兩端係可 在形成源·汲電極下層同時以蝕刻方式加以去除，因此，即 使在蝕刻中止層蝕刻時因過蝕刻過度而產生逆向錐面形狀 之凹隙’其跨於源極及汲極之間的凹隙亦可經由蝕刻而被 除去。據此，源極及汲極之間則不會產生漏洩，進而能使 性能及品質提升。另外，即使過蝕刻過度，由於凹隙係可 被去除’因此，該產品亦可視爲良品來使用，而可大幅減 __19 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —：—-—.—--------訂---------- (請先閱讀背面之注意事項再填寫本頁) 518445 經濟部智慧財產局員工消費合作社印製 A7 _B7 五、發明說明（1) 少不良率。 20 ---：---,----- I------訂---------. (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 098895 ABCD 518445 六、申請專利範圍 含閘極絕緣膜以及蝕刻中止層。 (請先閲讀背面之注意事項再塡寫本頁) 7·如申請專利範圍第1項至第4項中任一項之液晶元 件’其中，前述閘極絕緣膜係由SiOx或SiNx所形成。 8·如申請專利範圍第1項至第4項中任一項之液晶元 件’其中，前述閘極係擇自M〇W、Cr、Cu、Ni、Al、Mo、 Ag中至少一種所形成，並且其構成係1層或2層以上。 9·〜種液晶顯示板之製造方法，係包含有： 一於透光性基板上形成閘極的步驟； 〜於該基板全體上進行閘極絕緣膜成膜的步驟；‘ 〜於該閘極絕緣膜上進行通道層成膜的步驟； 〜於該通道層上進行蝕刻中止層成膜的步驟； 〜於該蝕刻中止層上進行光阻成膜的步驟； 〜以前述閘極爲遮光罩幕而自前述基板之內面進行曝 光的步驟； 〜將前述光阻顯像的步驟； 〜將前述蝕刻中止層蝕刻的步驟；以及 〜將前述光阻剝離的步驟。 10·如申請專利範圍第9項之液晶顯示板之製造方法， 其中’前述將蝕刻中止層蝕刻的步驟係使用稀氫氟酸來進 行濕式蝕刻。 U·如申請專利範圍第9項或第10項之液晶顯示板之 製造方法，係於前述將光阻剝離的步驟之後，接著包含有 • ... 〜於基板全體上進行源·汲電極層成膜的步驟； 本紙張尺度適用中囤國家標準(CNS)A4規格(210 X 297公釐） 518445 A8 B8 C8 D8 、申請專刊範圍 於該源·汲電極層上進行光阻成膜的步驟； ~曝光的步驟； —將光阻顯像的步驟； 殘氣軸麵關.汲籠__中止部之 殘田邡蝕刻的步驟；以及 ^光阻剝離的步驟。 ，：Μ：φ 專利範園第丨丨項之液晶顯示板之製造方法 ’ 〃 ’前述源·汲電極層係η+型之非晶矽層。 口申cira專利範圍第11項之液晶顯示板之製造方、法 ，其中，前述進行曝光的步驟係使用光柵來進行步進曝光 0 14·如申請專利範圍第n項之液晶顯示板之製造方法 ’係於光阻剝離的步驟之後，接著包含有： 一形成透明電極的步驟；以及 一形成訊號配線的步驟。 15.如申請專利範圍第14項之液晶顯示板之製造方法 其中，即述訊號配線係由Mo層/A1層/M〇層之積層體戶斤 士举 Γ-Ρ- 構成。 16·如申請專利範圍第11項之液晶顯％板之製造方法 ’其中.，將源·汲電極層與蝕刻中止部之殘留部蝕刻的步驟 ，係包含一將蝕刻中止部之通道寬方向的兩端以蝕刻來除 去之步驟。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐） (請先閲讀背面之注意事項再塡寫本頁) 、言 線
TW088116747A 1998-09-30 1999-09-29 Liquid crystal device and method for manufacturing the same TW518445B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27868998A JP4246298B2 (ja) 1998-09-30 1998-09-30 液晶ディスプレイパネルの製造方法

Publications (1)

Publication Number Publication Date
TW518445B true TW518445B (en) 2003-01-21

Family

ID=17600814

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088116747A TW518445B (en) 1998-09-30 1999-09-29 Liquid crystal device and method for manufacturing the same

Country Status (4)

Country Link
US (2) US6465285B2 (zh)
JP (1) JP4246298B2 (zh)
KR (1) KR100613015B1 (zh)
TW (1) TW518445B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4674926B2 (ja) 1999-02-12 2011-04-20 エーユー オプトロニクス コーポレイション 液晶ディスプレイパネル及びその製造方法
US6653160B2 (en) * 1999-12-13 2003-11-25 Lg. Philips Lcd Co. Ltd Method of manufacturing array substrate for use in liquid crystal display device
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
KR100729763B1 (ko) * 2000-12-04 2007-06-20 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP2002237594A (ja) * 2001-02-02 2002-08-23 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイス
JP4410951B2 (ja) * 2001-02-27 2010-02-10 Ｎｅｃ液晶テクノロジー株式会社 パターン形成方法および液晶表示装置の製造方法
KR100777706B1 (ko) * 2001-09-17 2007-11-21 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
CN100396945C (zh) * 2002-02-28 2008-06-25 富士通株式会社 动压轴承的制造方法、动压轴承及动压轴承制造装置
KR100870697B1 (ko) * 2002-03-07 2008-11-27 엘지디스플레이 주식회사 저저항 구리배선 형성방법
US7227568B2 (en) * 2004-04-03 2007-06-05 Li Sun Dual polarizing light filter for 2-D and 3-D display
JP2006148050A (ja) * 2004-10-21 2006-06-08 Seiko Epson Corp 薄膜トランジスタ、電気光学装置、及び電子機器
GB0427563D0 (en) * 2004-12-16 2005-01-19 Plastic Logic Ltd A method of semiconductor patterning
CN101137933A (zh) * 2005-03-11 2008-03-05 Lg化学株式会社 具有银覆盖的电极的lcd器件
JP5111742B2 (ja) * 2005-07-11 2013-01-09 株式会社ジャパンディスプレイイースト レジストおよびこれを用いた表示装置の製造方法
WO2008024691A2 (en) * 2006-08-22 2008-02-28 Li Sun 2-d and 3-d display
JP5264132B2 (ja) * 2006-09-22 2013-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101604480B1 (ko) 2009-02-18 2016-03-17 엘지디스플레이 주식회사 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법
TWI419036B (zh) 2009-10-23 2013-12-11 Au Optronics Corp 觸控顯示面板及其觸控感測單元
KR101928402B1 (ko) 2009-10-30 2018-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101182232B1 (ko) 2010-06-30 2012-09-12 삼성디스플레이 주식회사 유기전계발광 표시장치
JP6076626B2 (ja) * 2012-06-14 2017-02-08 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102131195B1 (ko) 2013-07-16 2020-07-08 삼성디스플레이 주식회사 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3537854B2 (ja) * 1992-12-29 2004-06-14 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタの製造方法
KR0139346B1 (ko) * 1994-03-03 1998-06-15 김광호 박막 트랜지스터 액정표시장치의 제조방법
JPH08271880A (ja) * 1995-04-03 1996-10-18 Toshiba Corp 遮光膜，液晶表示装置および遮光膜形成用材料
JPH09218425A (ja) * 1996-02-09 1997-08-19 Toshiba Electron Eng Corp 液晶表示装置及びその製造方法
KR100232677B1 (ko) * 1996-04-09 1999-12-01 구본준 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조
JP3323889B2 (ja) * 1996-10-28 2002-09-09 三菱電機株式会社 薄膜トランジスタの製造方法
KR100212284B1 (ko) * 1996-11-13 1999-08-02 윤종용 채널 보호형 박막 트랜지스터 기판
US6218219B1 (en) * 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4674926B2 (ja) * 1999-02-12 2011-04-20 エーユー オプトロニクス コーポレイション 液晶ディスプレイパネル及びその製造方法
US6104042A (en) * 1999-06-10 2000-08-15 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure a method of manufacturing the same

Also Published As

Publication number Publication date
US20020090769A1 (en) 2002-07-11
US7061018B2 (en) 2006-06-13
KR20000023524A (ko) 2000-04-25
JP4246298B2 (ja) 2009-04-02
JP2000114532A (ja) 2000-04-21
KR100613015B1 (ko) 2006-08-14
US20030013247A1 (en) 2003-01-16
US6465285B2 (en) 2002-10-15

Similar Documents

Publication Publication Date Title
TW518445B (en) Liquid crystal device and method for manufacturing the same
US7423723B2 (en) Transverse electric-field type liquid crystal display device, process of manufacturing the same, and scan-exposing device
TWI286255B (en) Color filter plate and thin film transistor plate for liquid crystal display, and methods for fabricating the same
KR101530460B1 (ko) 박막 트랜지스터와 이를 제조하기 위한 마스크, 어레이 기판 및 디스플레이 장치
US20080003726A1 (en) Method for fabricating a thin film transistor for use with a flat panel display device
US20120276697A1 (en) Manufacturing method of array substrate
JP2007318144A (ja) Ｔｆｔ−ｌｃｄアレイ基板構造及びその製造方法
WO2014166181A1 (zh) 薄膜晶体管及其制造方法、阵列基板及其制造方法、显示装置
TWI333279B (en) Method for manufacturing an array substrate
CN105070727A (zh) 一种薄膜晶体管阵列基板、其制作方法及显示装置
WO2020082623A1 (zh) 薄膜晶体管及其制造方法
KR100325072B1 (ko) 고개구율및고투과율액정표시장치의제조방법
US6929888B2 (en) Photomask and exposure method for large scaled LCD device
KR20160020525A (ko) Tft-lcd 디스플레이 기판의 제조방법, 액정 패널 및 액정 디스플레이 장치
TWI226965B (en) Semi-transmission type liquid crystal display and fabrication method thereof
JPH06337436A (ja) 薄膜トランジスタマトリクスの製造方法
CN110794630A (zh) 一种阵列基板及其制造方法
TW200428086A (en) LCD device and manufacturing method thereof
CN106298808B (zh) 阵列基板及其制造方法、显示装置
JPH03105324A (ja) マトリクス型液晶表示基板の製造方法
KR100601174B1 (ko) 박막 트랜지스터 기판용 광마스크 제작 방법
CN110634748A (zh) 薄膜晶体管的制备方法及薄膜晶体管
US7501071B2 (en) Method of forming a patterned conductive structure
CN102629572A (zh) 一种薄膜晶体管液晶显示器阵列基板及制作方法
TW565943B (en) Thin film transistor structure and its manufacturing method

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees