TW201334190A - 薄膜電晶體、薄膜電晶體基板及其製造方法 - Google Patents
薄膜電晶體、薄膜電晶體基板及其製造方法 Download PDFInfo
- Publication number
- TW201334190A TW201334190A TW101103686A TW101103686A TW201334190A TW 201334190 A TW201334190 A TW 201334190A TW 101103686 A TW101103686 A TW 101103686A TW 101103686 A TW101103686 A TW 101103686A TW 201334190 A TW201334190 A TW 201334190A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductive layer
- corrosive
- gate
- corrosive conductive
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 43
- 239000010409 thin film Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 46
- 238000005260 corrosion Methods 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 15
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 312
- 239000011241 protective layer Substances 0.000 claims description 58
- 229910052751 metal Inorganic materials 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 42
- 239000004020 conductor Substances 0.000 claims description 41
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 12
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 claims description 12
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- 235000006408 oxalic acid Nutrition 0.000 claims description 4
- 230000007797 corrosion Effects 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000002161 passivation Methods 0.000 abstract 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 abstract 1
- 229910001887 tin oxide Inorganic materials 0.000 abstract 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- JZLMRQMUNCKZTP-UHFFFAOYSA-N molybdenum tantalum Chemical compound [Mo].[Ta] JZLMRQMUNCKZTP-UHFFFAOYSA-N 0.000 description 4
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- ZXTFQUMXDQLMBY-UHFFFAOYSA-N alumane;molybdenum Chemical compound [AlH3].[Mo] ZXTFQUMXDQLMBY-UHFFFAOYSA-N 0.000 description 2
- 150000004645 aluminates Chemical class 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 229940037003 alum Drugs 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000002052 molecular layer Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
提供一種薄膜電晶體。薄膜電晶體設置在一基材上，包含有閘極、閘介電層、圖案化半導體層、源極、覆蓋有防蝕導電層之汲極、圖案化保護層與透明導電層。防蝕導電層含有氧化銦錫或氧化銦鋅，用以防止在蝕刻保護層製程中對汲極造成過蝕刻。在此亦提供一種薄膜電晶體之製造方法。
Description
本發明是有關於一種薄膜電晶體及其製造方法。
液晶顯示器主要由薄膜電晶體基板、彩色濾光片基板及位於兩基板間的液晶分子層所構成。薄膜電晶體基板上配置多個薄膜電晶體，每一薄膜電晶體主要由閘極、閘介電層、源極、汲極及畫素電極所組成。通常會在源極與汲極上設置保護層以保護下方的薄膜電晶體。保護層可經圖案化製程而露出一部分的汲極。畫素電極可設置於保護層上並與汲極電性連接。
在上述圖案化保護層的製程中，通常需要使用蝕刻劑來蝕刻保護層。若蝕刻時間控制不當，則可能會破壞保護層下方之汲極，而會影響到汲極與其他材料層之間的電性連接。在更嚴重的情形中，可能造成薄膜電晶體失效。
因此，需要一種改良的薄膜電晶體及其製造方法，以期能改善上述問題。
本發明之一態樣是在提供一種薄膜電晶體，俾能有效改善習知技術中薄膜電晶體之汲極被不當蝕刻的問題。
根據本發明一實施方式，該薄膜電晶體設置在一基材上，包含有閘極、閘介電層、圖案化半導體層、源極、汲極、防蝕導電層、圖案化保護層與透明導電層。閘極位於基材上，閘介電層覆蓋閘極，圖案化半導體層位於閘介電層上，源極及汲極位於圖案化半導體層上，防蝕導電層位於汲極之上表面。圖案化保護層覆蓋源極、防蝕導電層及圖案化半導體層。圖案化保護層具有接觸窗，露出汲極上方之防蝕導電層之一部分。透明導電層位於圖案化保護層上，且透明導電層經由接觸窗接觸防蝕導電層之該部分。
根據本發明一實施方式是在提供一種薄膜電晶體基板，該薄膜電晶體基板包含一基材、一閘極、一閘線墊、一第一防蝕導電層、一閘介電層、一圖案化半導體層、一源極及一汲極、一第二防蝕導電層、一圖案化保護層以及一透明導電層。閘極及閘線墊位於基材上。第一防蝕導電層位於閘線墊之上表面。閘介電層覆蓋閘極及第一防蝕導電層，且閘介電層具有一第一開口露出第一防蝕導電層之一部分。圖案化半導體層位於閘介電層上。源極及汲極位於圖案化半導體層上。第二防蝕導電層位於汲極之上表面。圖案化保護層覆蓋源極、第二防蝕導電層、圖案化半導體層及閘介電層。圖案化保護層具有一第一接觸窗及一第二開口，第一接觸窗露出第二防蝕導電層之一部分，第二開口位於第一開口上方，使第一防蝕導電層之該部分暴露出。透明導電層位於圖案化保護層上，且透明導電層分別接觸第二防蝕導電層之露出部分及第一防蝕導電層之露出部分。
本發明之另一態樣是在提供一種薄膜電晶體的製造方法。根據本發明一實施方式，該製造方法包含下列步驟：形成閘極於基材上；形成閘介電層覆蓋閘極。形成圖案化半導體層於閘介電層上；依序沈積金屬層及防蝕導電材料於圖案化半導體層及閘介電層上；圖案化防蝕導電材料及金屬層，以形成源極、汲極及防蝕導電層；防蝕導電層位於汲極上；形成圖案化保護層覆蓋源極、防蝕導電層及圖案化半導體層。圖案化保護層具有接觸窗，露出汲極上方之防蝕導電層之一部分。形成透明導電層於圖案化保護層上，且透明導電層接觸防蝕導電層之該部分。
根據本發明一實施方式，一種薄膜電晶體基板之製造方法包含下列步驟：依序沈積一第一金屬層及一第一防蝕導電材料於基材上；圖案化第一防蝕導電材料及第一金屬層，以形成一閘極、一閘線墊及一第一防蝕導電層；第一防蝕導電層位於閘線墊上；形成一閘介電層覆蓋閘極及第一防蝕導電層；形成一圖案化半導體層於閘介電層上；依序沈積一第二金屬層及一第二防蝕導電材料於圖案化半導體層及閘介電層上；圖案化第二防蝕導電材料及第二金屬層，以形成一源極、一汲極及一第二防蝕導電層；第二防蝕導電層位於汲極上；形成一保護層，覆蓋源極、第二防蝕導電層、圖案化半導體層及閘介電層；形成一第一接觸窗貫穿保護層，以露出第二防蝕導電層之一部分，以及形成一第二接觸窗貫穿保護層以及閘介電層，以露出第一防蝕導電層之一部分；然後，形成透明導電層於保護層上，其中透明導電層分別經由第一接觸窗接觸第二防蝕導電層之露出部分及經由第二接觸窗接觸第一防蝕導電層之露出部分。
由上述可知，本發明利用在汲極之上表面設置一層防蝕導電層，可在蝕刻保護層製程中，防止汲極被不當蝕刻。
以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
本發明之一態樣是在提供一種薄膜電晶體之製造方法。第1圖繪示本發明一實施方式之薄膜電晶體之製造方法100的流程圖。第2A-2D圖係繪示製造方法100中各製程階段的剖面示意圖。
在步驟102中，形成閘極122於基材115上，如第2A圖所示。基材115可例如為玻璃基材或石英基材。可利用任何習知的方法來形成閘極122。例如，可以物理氣相沈積製程形成一層金屬層在基材115上，然後利用微影蝕刻製程來形成閘極122。
在步驟104中，形成閘介電層130覆蓋閘極122，如第2A圖所示。閘介電層130的材料可為氧化矽或氮化矽。例如可使用化學氣相沈積法來形成閘介電層130。
在步驟106中，形成圖案化半導體層140於閘介電層130上，如第2A圖所示。圖案化半導體層140位於閘極122的上方，以於後續製程中形成薄膜電晶體的通道層。圖案化半導體層140可例如為非晶矽、多晶矽或其他半導體材料所製成。在一實施例中，可使用化學氣相沈積法毯覆式地沈積一層半導體層，然後再利用微影蝕刻製程來形成圖案化半導體層140。
在步驟108中，依序沈積第二金屬層150與第二防蝕導電材料155於圖案化半導體層140及閘介電層130上，如第2B圖所示。在一實施方式中，第二金屬層150包含鉬金屬或鉬合金，鉬合金可例如為鉬鉭(MoTa)合金、鉬鎢(MoW)合金或鉬鋁(MoAl)合金。第二防蝕導電材料155可包含氧化銦錫或氧化銦鋅，可藉由物理氣相沈積製程來形成第二金屬層150與第二防蝕導電材料155。
在步驟110中，圖案化第二防蝕導電材料155及第二金屬層150，以形成源極152、汲極154與第二防蝕導電層155a，如第2C圖所示。在一實施方式中，可先形成圖案化光阻層(未繪示)於第二防蝕導電材料155上。然後，藉由蝕刻製程移除未被圖案化光阻層覆蓋的部分，而形成源極152、汲極154與第二防蝕導電層155a。第二防蝕導電層155a位於汲極154上，且第二防蝕導電層155a與汲極154具有相同之一上視圖案。在一實施例中，可使用草酸溶液蝕刻第二防蝕導電材料155，然後使用鋁酸溶液蝕刻第二金屬層150。鋁酸溶液可包含有磷酸、硝酸及醋酸。在第二金屬層150包含鉬金屬或鉬合金的實施方式中，汲極154也包含有鉬金屬或鉬合金。在第二防蝕導電材料155包含氧化銦錫或氧化銦鋅的實施方式中，第二防蝕導電層155a也包含氧化銦錫或氧化銦鋅。
在一實施方式中，於圖案化第二防蝕導電材料155及第二金屬層150時，可同時形成第四防蝕導電層155b於源極152上。第四防蝕導電層155b與源極152具有相同之一上視圖案。
在步驟112中，形成圖案化保護層162覆蓋源極152、第二防蝕導電層155a及圖案化半導體層140，如第2D圖所示。圖案化保護層162具有第一接觸窗160a，露出第二防蝕導電層155a之一部分。圖案化保護層162的材料可為氧化矽或氮化矽。具體而言，可先使用例如化學氣相沈積法毯覆式地形成一層保護層，然後進行微影蝕刻製程以形成第一接觸窗160a。在蝕刻製程中通常會使用六氟化硫(SF6)作為蝕刻劑。但是，諸如SF6等之蝕刻劑除了能夠蝕刻保護層之外，還會與含有鉬的汲極154發生化學反應。若SF6對汲極154造成蝕刻，將嚴重影響到汲極154與其他層的接觸電阻，而使最終的薄膜電晶體失效。因此，於汲極154上設置第二防蝕導電層155a，可有效地防止在形成接觸窗時汲極154被蝕刻。
在步驟114中，形成透明導電層170於圖案化保護層162上，如第2D圖所示。透明導電層170可包含有氧化銦錫、銦鋅氧化物或其他透明導電金屬氧化物。透明導電層170接觸第二防蝕導電層155a之露出部分。換言之，透明導電層170經由第一接觸窗160a電性連接汲極154。由於不會發生汲極154被蝕刻的狀況，因此透明導電層170與汲極154間的接觸阻抗可不受影響。可以使用任何的習知製程來形成透明導電層170。
第3圖繪示本發明一實施方式之薄膜電晶體基板之製造方法300的流程圖。第4A-4F圖係繪示製造方法300中的各製程階段剖面示意圖。
在步驟302中，依序沈積第一金屬層120與第一防蝕導電材料125於基材115上，如第4A圖所示。在一實施方式中，第一金屬層120包含鉬金屬或鉬合金，鉬合金可例如為鉬鉭(MoTa)合金、鉬鎢(MoW)合金或鉬鋁(MoAl)合金。第一防蝕導電材料125包含氧化銦錫或氧化銦鋅。可利用物理氣相沈積製程來分別形成第一金屬層120與第一防蝕導電材料125。
在步驟304中，圖案化第一防蝕導電材料125及第一金屬層120，以形成閘極122、閘線墊222及第一防蝕導電層125a，如第4B圖所示。在一實施方式中，可先形成圖案化光阻層(未繪示)於第一防蝕導電材料125上。然後，藉由蝕刻製程移除未被圖案化光阻層覆蓋的部分，而形成閘極122、閘線墊222及第一防蝕導電層125a。第一防蝕導電層125a位於閘線墊222上，且第一防蝕導電層125a與閘線墊222具有相同之一圖案。在一實施例中，可使用草酸溶液蝕刻第一防蝕導電材料125。然後，使用鋁酸溶液蝕刻第一金屬層120。鋁酸溶液可包含有磷酸、硝酸及醋酸。在第一金屬層120包含鉬金屬或鉬合金的實施方式中，閘線墊222亦包含鉬金屬或鉬合金。
在一實施方式中，於圖案化第一防蝕導電材料125及第一金屬層120時，可同時形成第三防蝕導電層125b於閘極122上，如第4B圖所示。
在步驟306中，形成閘介電層130覆蓋閘極122、閘線墊222、第一防蝕導電層125a及第三防蝕導電層125b，如第4C圖所示。閘介電層130的材料及具體實施方式可與方法100中的步驟104相同。
在步驟308中，形成圖案化半導體層140於閘介電層130上，如第4C圖所示。步驟308的具體實施方式及特徵可與方法100中的步驟106相同。
在步驟310中，依序沈積第二金屬層150及第二防蝕導電材料155於圖案化半導體層140及閘介電層130上，如第4D圖所示。步驟310的具體實施方式及特徵可與方法100中的步驟108相同。
在步驟312中，圖案化第二防蝕導電材料155及第二金屬層150，以形成源極152、汲極154及第二防蝕導電層155a，如第4E圖所示。步驟312的具體實施方式及特徵可與方法100中的步驟110相同。
在一實施方式中，用以形成第一防蝕導電層125a、第二防蝕導電層155a以及第三防蝕導電層125b的第一防蝕導電材料125及第二防蝕導電材料155是不會與SF6發生化學反應的導電材料，例如氧化銦錫或氧化銦鋅。第一防蝕導電層125a以及第二防蝕導電層155a可用以避免閘極線或資料線的斷路問題。因為在形成金屬層時，可能會有異物位於金屬層中。經圖案化製程後，可能形成線路斷開的閘極線或資料線。在本發明實施方式之製造方法中，第一防蝕導電材料125與第二防蝕導電材料155分別覆蓋第一金屬層120與第二金屬層150。因此，即使第一金屬層120或第二金屬層150中有異物，第一防蝕導電材料125與第二防蝕導電材料155仍可導電。換言之，第一金屬層120或第二金屬層150中的異物不會影響到線路的電性，而可解決上述問題。
在步驟314中，形成保護層160覆蓋源極152、汲極154、閘線墊222、第二防蝕導電層155a、第四防蝕導電層155b、第三防蝕導電層125a、圖案化半導體層140與閘介電層130，如第4E圖所示。例如可使用化學氣相沈積法來形成保護層160。
在步驟316中，形成第一接觸窗160a貫穿保護層160以及形成第二接觸窗260a貫穿保護層160以及閘介電層130，如第4F圖所示。第一接觸窗160a露出第二防蝕導電層155a之一部分，第二接觸窗260a露出第一防蝕導電層125a之一部分。具體地說，形成第二接觸窗260a是在保護層160中形成第二開口280a，並在其下方的閘介電層130中形成第一開口270a。換言之，第二接觸窗260a為由第一開口270a與第二開口280a構成。當使用SF6進行蝕刻製程來形成第一接觸窗160a及第二接觸窗260a時，第一防蝕導電層125a與第二防蝕導電層155a可分別用以防止閘線墊222及汲極154被SF6蝕刻。
在步驟318中，形成透明導電層170於保護層160上，如第4F圖所示。可以任何習知製程來形成透明導電層170。透明導電層170接觸第二防蝕導電層155a之露出部分及第一防蝕導電層125a之露出部分。換言之，透明導電層170分別經由第一接觸窗160a與第二接觸窗260a電性連接汲極154與閘線墊222。由於不會發生汲極154被蝕刻的情況，因此透明導電層170與汲極154間接觸阻抗可不受影響。
本發明之另一態樣在提供一種薄膜電晶體。在一實施方式中，如第2D圖所示，薄膜電晶體200配置於一基材115上，其包含有閘極122、閘介電層130、圖案化半導體層140、源極152、汲極154、第二防蝕導電層155a、圖案化保護層162與透明導電層170。
閘極122位於基材115上。閘介電層130覆蓋閘極122。圖案化半導體層140位於閘介電層130上。源極152及汲極154位於圖案化半導體層140上。第二防蝕導電層155a位於汲極154之上表面。第二防蝕導電層155a包含氧化銦錫或氧化銦鋅。圖案化保護層162覆蓋源極152、第二防蝕導電層155a及圖案化半導體層140。圖案化保護層162具有第一接觸窗160a，露出第二防蝕導電層155a之一部分。透明導電層170位於圖案化保護層162上，且透明導電層170經由第一接觸窗160a接觸第二防蝕導電層155a之該部分。
在一實施方式中，如第4F圖所示，薄膜電晶體基板400包含基材115、閘極122、閘線墊222、第一防蝕導電層125a、閘介電層130、圖案化半導體層140、源極152、汲極154、第二防蝕導電層155a、圖案化保護層162與透明導電層170。
基材115、閘極122、圖案化半導體層140、第二防蝕導電層155a、源極152與汲極154之位置及其他特徵可與上述薄膜電晶體200相同。閘線墊222位於基材115上。第一防蝕導電層125a位於閘線墊222的上表面。閘介電層130覆蓋閘極122及第一防蝕導電層125a。閘介電層130具有第一開口270a露出第一防蝕導電層125a之一部分。圖案化保護層162具有第一接觸窗160a及第二開口280a。第一接觸窗160a露出第二防蝕導電層155a之一部分。第二開口280a位於第一開口270a上方，使第一防蝕導電層125a之該部分露出。第一防蝕導電層125a及第二防蝕導電層155a的材料可包含氧化銦錫或氧化銦鋅。透明導電層170位於圖案化保護層162上，且透明導電層170分別接觸第二防蝕導電層155a之該部分及第一防蝕導電層125a之該部分。
由上述可知，於含鉬之電極上設置防蝕導電層，可解決蝕刻保護層製程中，電極會被SF6蝕刻的問題。此外，防蝕導電層還可避免金屬層中異物所導致的斷路問題。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、300．．．方法
102、104、106、108、110、112、114、302、304、306、308、310、312、314、316、318．．．步驟
115．．．基材
120．．．第一金屬層
122．．．閘極
125．．．第一防蝕導電材料
125a．．．第一防蝕導電層
125b．．．第三防蝕導電層
127．．．圖案化光阻層
130．．．閘介電層
140．．．圖案化半導體層
150．．．第二金屬層
152．．．源極
154．．．汲極
155．．．第二防蝕導電材料
155a．．．第二防蝕導電層
155b．．．第四防蝕導電層
160．．．保護層
162．．．圖案化保護層
160a．．．第一接觸窗
170．．．透明導電層
200．．．薄膜電晶體
222．．．閘線墊
260a．．．第二接觸窗
270a．．．第一開口
280a．．．第二開口
400．．．薄膜電晶體基板
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：
第1圖繪示本發明一實施方式之薄膜電晶體之製造方法的流程圖。
第2A-2D圖係繪示依照本發明一實施方式的薄膜電晶體之製造方法的各製程階段剖面示意圖。
第3圖繪示本發明一實施方式之薄膜電晶體基板之製造方法的流程圖。
第4A-4F圖係繪示依照本發明一實施方式的薄膜電晶體基板之製造方法的各製程階段剖面示意圖。
115．．．基材
122．．．閘極
125a．．．第一防蝕導電層
125b．．．第三防蝕導電層
130．．．閘介電層
140．．．圖案化半導體層
152．．．源極
154．．．汲極
155a．．．第二防蝕導電層
155b．．．第四防蝕導電層
160．．．保護層
162．．．圖案化保護層
160a．．．第一接觸窗
170．．．透明導電層
222．．．閘線墊
260a．．．第二接觸窗
270a．．．第一開口
280a．．．第二開口
400．．．薄膜電晶體基板
Claims (14)
- 一種薄膜電晶體，包含：一閘極，位於一基材上；一閘介電層，覆蓋該閘極；一圖案化半導體層，位於該閘介電層上；一源極及一汲極，位於該圖案化半導體層上；一防蝕導電層，位於該汲極之一上表面；一圖案化保護層，覆蓋該源極、該防蝕導電層及該圖案化半導體層，該圖案化保護層具有一接觸窗露出該防蝕導電層之一部分；以及一透明導電層，位於該圖案化保護層上，且該透明導電層經由該接觸窗接觸該防蝕導電層之該部分。
- 如請求項1所述之薄膜電晶體，其中該防蝕導電層與該汲極具有大致相同之一圖案，且該汲極包含鉬。
- 如請求項1所述之薄膜電晶體，其中該防蝕導電層包含氧化銦錫或氧化銦鋅。
- 一種薄膜電晶體基板，包含：一基材；一閘極及一閘線墊，位於該基材上；一第一防蝕導電層位於該閘線墊之上表面；一閘介電層，覆蓋該閘極及該第一防蝕導電層，其中該閘介電層具有一第一開口露出該第一防蝕導電層之一部分；一圖案化半導體層，位於該閘介電層上；一源極及一汲極，位於該圖案化半導體層上；一第二防蝕導電層位於該汲極之上表面；一圖案化保護層，覆蓋該源極、該第二防蝕導電層、該圖案化半導體層及該閘介電層，其中該圖案化保護層具有一第一接觸窗及一第二開口，該第一接觸窗露出該第二防蝕導電層之一部分，該第二開口位於該第一開口上方，使該第一防蝕導電層之該部分露出；以及一透明導電層，位於該圖案化保護層上，且該透明導電層分別接觸該第二防蝕導電層之該部分及該第一防蝕導電層之該部分。
- 如請求項4所述之基板，其中該第一防蝕導電層與該閘線墊具有相同之一圖案，該第二防蝕導電層與該汲極具有相同之一圖案，且該閘線墊及該汲極包含鉬。
- 如請求項4所述之基板，其中該第一防蝕導電層及該第二防蝕導電層包含氧化銦錫或氧化銦鋅。
- 一種薄膜電晶體之製造方法，包含：形成一閘極於一基材上；形成一閘介電層覆蓋該閘極；形成一圖案化半導體層於該閘介電層上；依序沈積一金屬層及一防蝕導電材料於該圖案化半導體層及該閘介電層上；圖案化該防蝕導電材料及該金屬層，以形成一源極、一汲極及一防蝕導電層，該防蝕導電層位於該汲極上；形成一圖案化保護層覆蓋該源極、該防蝕導電層及該圖案化半導體層，其中該圖案化保護層具有一接觸窗露出該汲極上方之防蝕導電層之一部分；以及形成透明導電層於該圖案化保護層上，且該透明導電層接觸該防蝕導電層之該部分。
- 如請求項7所述之方法，其中該汲極包含鉬。
- 如請求項7所述之方法，其中該防蝕導電層包含氧化銦錫或氧化銦鋅。
- 如請求項7所述之方法，圖案化該防蝕導電材料及該金屬層之步驟包含使用一草酸溶液蝕刻該防蝕導電材料。
- 一種薄膜電晶體基板之製造方法，包含：依序沈積一第一金屬層及一第一防蝕導電材料於一基材上；圖案化該第一防蝕導電材料及該第一金屬層，以形成一閘極、一閘線墊及一第一防蝕導電層，該第一防蝕導電層位於該閘線墊上；形成一閘介電層覆蓋該閘極及該第一防蝕導電層；形成一圖案化半導體層於該閘介電層上；依序沈積一第二金屬層及一第二防蝕導電材料於該圖案化半導體層及該閘介電層上；圖案化該第二防蝕導電材料及該第二金屬層，以形成一源極、一汲極及一第二防蝕導電層，該第二防蝕導電層位於該汲極上；形成一保護層，覆蓋該源極、該第二防蝕導電層、該圖案化半導體層及該閘介電層；形成一第一接觸窗貫穿該保護層，以露出該第二防蝕導電層之一部分，以及形成一第二接觸窗貫穿該保護層以及該閘介電層，以露出該第一防蝕導電層之一部分；以及形成透明導電層於該保護層上，其中該透明導電層分別經由該第一接觸窗接觸該第二防蝕導電層之該部分及經由該第二接觸窗接觸該第一防蝕導電層之該部分。
- 如請求項11所述之方法，其中該閘線墊及該汲極包含鉬。
- 如請求項11所述之方法，其中該第一防蝕導電層及第二防蝕導電層包含氧化銦錫或氧化銦鋅。
- 如請求項11所述之方法，圖案化該第一防蝕導電材料及該第一金屬層之步驟包含使用一草酸溶液蝕刻該第一防蝕導電材料。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101103686A TW201334190A (zh) | 2012-02-04 | 2012-02-04 | 薄膜電晶體、薄膜電晶體基板及其製造方法 |
| US13/593,633 US20130200374A1 (en) | 2012-02-04 | 2012-08-24 | Thin Film Transistor, Thin Film Transistor Substrate and Method for Manufacturing the Same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101103686A TW201334190A (zh) | 2012-02-04 | 2012-02-04 | 薄膜電晶體、薄膜電晶體基板及其製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201334190A true TW201334190A (zh) | 2013-08-16 |
Family
ID=48902129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101103686A TW201334190A (zh) | 2012-02-04 | 2012-02-04 | 薄膜電晶體、薄膜電晶體基板及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20130200374A1 (zh) |
| TW (1) | TW201334190A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109343283A (zh) * | 2018-10-16 | 2019-02-15 | 信利（惠州）智能显示有限公司 | 阵列基板防腐蚀保护结构、阵列基板、显示屏及保护方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2557192B (en) * | 2016-11-29 | 2021-03-10 | Flexenable Ltd | Semiconductor patterning |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100980008B1 (ko) * | 2002-01-02 | 2010-09-03 | 삼성전자주식회사 | 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법 |
-
2012
- 2012-02-04 TW TW101103686A patent/TW201334190A/zh unknown
- 2012-08-24 US US13/593,633 patent/US20130200374A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109343283A (zh) * | 2018-10-16 | 2019-02-15 | 信利（惠州）智能显示有限公司 | 阵列基板防腐蚀保护结构、阵列基板、显示屏及保护方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130200374A1 (en) | 2013-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5133469B2 (ja) | 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法 | |
| US8563980B2 (en) | Array substrate and manufacturing method | |
| US7935579B2 (en) | Thin film transistor array substrate and method for fabricating the same | |
| US8497966B2 (en) | FFS type TFT-LCD array substrate and manufacturing method thereof | |
| US9246010B2 (en) | Thin film transistor substrate | |
| JP6230253B2 (ja) | Ｔｆｔアレイ基板およびその製造方法 | |
| JP5593047B2 (ja) | 液晶表示装置のアレイ基板の製造方法 | |
| JP6092260B2 (ja) | アレイ基板の製造方法及びアレイ基板、ディスプレー | |
| KR101901045B1 (ko) | 박막 트랜지스터 및 그 준비 방법, 어레이 기판, 및 디스플레이 장치 | |
| US8703510B2 (en) | Array substrate and a manufacturing method thereof | |
| US20050095754A1 (en) | Method for fabricating liquid crystal display device | |
| KR102050401B1 (ko) | 디스플레이 장치 및 그 제조방법 | |
| US9721978B2 (en) | Thin film transistor device, manufacturing method thereof, and display apparatus | |
| WO2014161238A1 (zh) | 阵列基板制备方法及阵列基板和显示装置 | |
| CN104538348A (zh) | 过孔和显示基板的制作方法 | |
| JP5679397B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| US20120099058A1 (en) | Array substrate and manufacturing method thereof, liquid crystal display | |
| TW201334190A (zh) | 薄膜電晶體、薄膜電晶體基板及其製造方法 | |
| KR20060125137A (ko) | Ｔｆｔ 어레이 기판의 제조방법 | |
| KR102120171B1 (ko) | 산화물 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| EP3506368A1 (en) | Thin film transistor substrate, liquid crystal display device including same, and method for producing thin film transistor substrate | |
| WO2014015622A1 (zh) | Tft阵列基板、制造方法及液晶显示装置 | |
| KR20140130295A (ko) | 액정 디스플레이 장치와 이의 제조방법 | |
| US10438974B2 (en) | Display substrate and method of manufacturing the same | |
| KR20080005767A (ko) | 박막트랜지스터 기판 및 그 제조방법 |