KR20010083687A - 액정표시장치용 어레이기판 제조방법 - Google Patents

액정표시장치용 어레이기판 제조방법 Download PDF

Info

Publication number
KR20010083687A
KR20010083687A KR1020000007710A KR20000007710A KR20010083687A KR 20010083687 A KR20010083687 A KR 20010083687A KR 1020000007710 A KR1020000007710 A KR 1020000007710A KR 20000007710 A KR20000007710 A KR 20000007710A KR 20010083687 A KR20010083687 A KR 20010083687A
Authority
KR
South Korea
Prior art keywords
substrate
etching
layer
electrode
metal layer
Prior art date
Application number
KR1020000007710A
Other languages
English (en)
Other versions
KR100603839B1 (ko
Inventor
박현철
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1020000007710A priority Critical patent/KR100603839B1/ko
Publication of KR20010083687A publication Critical patent/KR20010083687A/ko
Application granted granted Critical
Publication of KR100603839B1 publication Critical patent/KR100603839B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치용 어레이기판에 관한 것으로, 더 상세히 설명하면 어레이기판의 스위칭소자인 박막트랜지스터 제작공정에서 드레인전극 형성시 습식식각에 의한 과도한 언더컷에 의해 발생하는 단차를 경사지게 형성하기 위하여, 드레인전극 식각후 드레인전극상의 포토레지스터 중 일부를 제거한 후 노출된 드레인전극을 건식식각함으로써, 상기 단차에 의한 화소전극의 단선을 방지하여 액정표시장치의 제조수율을 향상시키는 효과가 있다.

Description

액정표시장치용 어레이기판 제조방법{method for fabricating the array substrate for liquid crystal display device}
본 발명은 액정표시장치용 어레이기판의 제조방법에 관한 것으로, 상세히 설명하면 박막트랜지스터를 구성하는 드레인전극 측면의 숄더(shoulder)에 의한 화소전극(pixel electrode)의 단선(open)방지에 관한 것이다.
일반적으로 액정표시장치는 스위칭소자(switching device)와 어레이배선(array line)이 형성된 하부기판과, 공통전극(common electrode)과 컬러필터(colorfilter)가 형성된 상부기판을 포함하고, 상기 하부기판과 상부기판을 소정의 갭(gap)으로 합착하고, 상기 두 기판 사이의 갭에 액정(LC)을 충진하여 제조된다.
전술한 바와 같은 구성으로 제조되는 액정표시장치 중 스위칭소자가 형성된 하부 기판은 어레이기판이라 불리우며, 다수의 화소영역으로 구성된다.
상기 화소영역은 데이터배선과 게이트배선의 교차에 의해 정의되며, 상기 화소영역에는 화소전극이 형성된다.
상기 게이트배선과 데이터배선이 교차하는 지점에는 스위칭소자인 박막트랜지스터가 위치하게 된다. 상기 박막트랜지스터는 게이트전극, 소스전극, 드레인전극, 액티브층으로 구성된다. 상기 게이트전극은 상기 게이트배선과 연결되며, 상기 소스전극은 상기 데이터배선과 연결된다.
상기 구성요소들은 증착(deposition)공정, 포토리소그라피(photo-lithography)공정, 식각(etching)공정을 여러 번 반복하여 형성된다.
상기 식각공정은 각 층을 구성하는 물질에 따라 식각방식과 식각용액이 달라지며 식각시간 등의 조건들을 맞추어야 한다.
일반적으로 식각공정은 식각수단에 따라 크게 건식식각(dryetching)과 습식식각(wet etching)으로 구분된다.
상기 습식식각은 불산(HF)이나 인산(PH3) 등을 소정의 화학약품과 섞어 사용하게되며 식각액은 식각될 층과 반응해서 물에 녹는 화합물을 형성한다. 절연물질인 SiO2를 예를 들면, 상기 SiO2의 경우 식각액 중 불산(HF)의 불소와 반응해서 식각액에 녹게된다. 상기 습식식각은 온도와 식각시간, 그리고 식각액의 조성비로 제어될 수 있다. 상기 습식식각 방식은 식각용액에 기판을 담그는 형식으로 식각을 행함으로 평면식각과 함께 측면식각을 동시에 행하게 된다. 따라서, 패턴의 측면에 과도한 언더컷(under cut)이 발생하지 않도록 식각시간을 세밀하게 조절해야한다.
상기 건식식각은 플라즈마 방전에 의해 챔버에 주입된 개스가 이온(ion)이나 라디칼(radiacl) 그리고 전자들로 분리된다. 이 때, 인가된 전기장(electric field)에 의해 충돌과 상호반응이 일어나면서 이온은 전기장에 의해, 라디칼은 확산에 의하여 글라스 상의 박막과 반응하여, 물리적 충돌과 화학적 반응에 의한 동시작용으로 식각을 하게 된다.
예를 들면, 절연물질인 SiO2의 경우 식각가스는 CF4이 주로 사용된다. 이 가스에 주어진 에너지는 불소가 SiO2와 반응하게 하여 불소, 실리콘, 산소를 포함하는가스를 발생시키고, 이 가스는 진공에 의해 용기에서 제거된다.
상기 건식식각은 상기 습식식각에 비해 언더에칭(under etching)은 발생하지 않으나 특정 건식식각 방법은 식각 선택비가 없다. 예를 들어 이온 빔 밀링(ion beam mlling)방법이나 플라즈마 방법 등은 상부의 한 층이 건식식각에 의해 제거되면 그 아래층을 계속해서 식각하는 단점이 있다. 따라서, 건식식각에 있어서도 식각시간 등을 세밀하게 조절해 주어야한다.
박막트랜지스터 어레이기판을 구성하는 물질 중, 상기 습식식각에 의해 패턴화 되는 물질은 주로 배선을 형성하는 금속막과 화소전극을 형성하는 투명도전성 금속 등이며, 상기 건식식각은 미세한 패턴형성에 많이 이용되어 주로 반도체막, 절연막, 금속막을 식각하는 데 사용된다. 자세히 설명하면, 상기 습식식각은 물질에 따라 식각선택비가 매우 크기 때문에 식각을 행하려는 층에만 적용되는 장점이 있기 때문에 게이트배선, 소스 및 드레인전극에 적용된다.
그러나, 상기 습식식각 방식은 측면식각을 동시에 행함으로 패터닝된 층의 측면은 과도한 언더컷(under cut)에 의해 숄더(shoulder)가 발생하게 되고, 이러한 숄더는 상기 패터닝된 층의 상부에 형성된 층의 단선(open)을 유발하는 원인이 된다.
도 1은 일반적인 액정표시장치용 어레이기판의 일부를 도시한 평면도이다. 도시한 바와 같이, 액정표시장치용 어레이기판은 기판(11)상에 게이트배선(13)이 형성되어 있고, 상기 게이트배선(13)과는 수직적으로 절연층(미도시)을 사이에 두고 직교하여 데이터배선(15)이 형성되어 있다. 상기 게이트배선(13)과데이터배선(15)이 교차하여 정의된 영역을 화소(pixel)영역(P)이라 하고, 상기 화소영역에는 투명한 화소전극(17)이 형성되어 있다.
상기 게이트배선(13)상부에는 상기 게이트배선(13)을 제 1 전극으로 하는 캐패시터(C)가 형성된다. 캐패시터는 게이트배선의 일부를 이용하여 형성되거나 게이트배선(13)과는 별도로 형성될 수도 있다.
전자의 경우, 캐패시터(C)로 게이트배선(13)의 일부를 사용하면 제조공정을수정하거나 여분의 공정이 필요치 않게되는 장점은 있으나, 게이트배선(13)을 캐패시터(C)로 사용하게 되면 게이트배선(13)의 시정수가 증가된다.
이와 같은 문제는 게이트배선의 물질로 크롬(Cr)이나 탄탈(Ta)보다 상대적으로 저항이 작은 알루미늄(Al) 등을 사용함으로서 해결 될 수 있다.
한편, 상기 데이터배선(16)과 게이트배선(13)의 교차지점에는 박막트랜지스터(T)가 형성되어 있으며, 상기 박막트랜지스터는 상기 게이트배선(13)과 연결된 게이트전극(19)과 상기 데이터배선(15)과 연결된 소스전극(21)과 이와는 평면적으로 소정간격 이격된 드레인전극(23)을 포함한다.
그리고, 상기 게이트전극(19)과 드레인전극(23)과 소스전극(21)과 중첩되어 아일랜드 형태로 형성된 액티브층(27)을 포함한다.
상기 화소영역(P)상에 형성된 화소전극(17)은 드레인전극 콘택홀(25)을 통해 상기 드레인전극(23)과 연결되며, 상기 게이트배선(13) 상부까지 연장되어 상기 게이트배선(13)과 그 하부의 절연층(미도시)과 함께 캐패시터(C)를 형성한다.
전술한 구성을 갖는 액정표시장치의 동작특성을 살펴보면 다음과 같다.
상기 게이트전극은 박막트랜지스터에 주사신호를 인가함으로써 상기 소스전극에서 드레인전극 사이의 액티브층(27)의 표면을 흐르는 전하의 흐름을 제어한다.
즉, 상기 게이트전극(19)이 온(on)되면, 상기 데이터배선(15)을 통해 데이터신호가 상기 소스전극(21)과 액티브층(27)의 표면과 드레인전극(25)을 통해 상기 화소전극(17)에 인가된다.
이때, 상기 화소전극(17)과 공통전극(미도시)으로부터 인가된 전계에 의해 상기 화소(P)상에 배열된 액정(미도시)은 소정의 형태로 배열하게 된다. 그렇게 되면 백라이트(미도시)로부터 입사된 빛은 상기 액정의 배열상태에 따라 그 양이 조절되어 이미지를 표현하게 된다.
전술한 바와 같은 동작특성을 갖는 액정표시장치에서, 상기 스위칭소자로 사용되는 박막트랜지스터(T)는 여러 층의 미세한 패턴이 적층되어 스위칭 소자의 동작특성이 나타난다. 원하는 동작특성을 얻기위해서는 상기 박막트랜지스터(T)는 세밀하고 정확하게 패터닝되어야 한다.
도 2a 내지 도 2d는 도 1의 Ⅱ-Ⅱ를 따라 절단하여 공정 순서대로 도시한 공정단면도이다.
도 2a에 도시한 바와 같이, 먼저 기판(11)위에 알루미늄 등 저항이 작은 도전성 금속을 증착하고, 연속으로 텅스텐(W) 또는 크롬(Cr)등의 도전성금속을 증착하고 패터닝하여 이중층(double layer)으로 구성된 게이트배선(미도시)과 게이트전극(19)을 형성한다.
상기 게이트전극(19)은 게이트배선(도 1의 13참조)의 일부를 사용하거나, 상기 게이트배선에서 소정면적을 가지고 돌출 연장하여 형성될 수도 있다.
상기 게이트배선(도 1의 13참조)을 이중층으로 형성하는 이유는 상기 알루미늄(Al)은 저항이 작아 게이트배선의 시정수를 낮추는 역할을 하지만, 식각시 식각용액에 의해 쉽게 부식되어 배선의 단선불량을 유발할 수 있다.
따라서, 이를 방지하기 위해 상기 알루미늄 배선 위에 크롬(Cr)이나 텅스텐(W)과 같은 내식성이 강한 도전성 금속물질을 적층함으로써 하부의 알루미늄 배선을 보호하는 기능을 함과 동시에 셀프리페어(self repair) 기능도 하게 된다.
게이트배선(도 1의 13 참조)을 형성한 다음 게이트배선이 형성된 기판 상에 실리콘산화막(SiO2) 또는 실리콘질화막(SiNX) 등과 같은 절연물질을 증착하여 게이트절연층(14)(gate insulator : GI)을 형성한다.
다음으로, 도 2b에 도시한 바와 같이, 상기 게이트절연층(15)상에 순수한 아몰퍼스실리콘(a-Si)과 불순물이 함유된 아몰퍼스실리콘(a-Si(n+))을 차례로 적층하여 반도체층(semiconductor layer)을 형성한다.
다음으로 상기 반도체층을 패터닝하여, 상기 게이트전극(19)의 상부에 액티브층(27)과 옴익콘택층(28)을 형성한다.
다음으로, 도 2c에 도시한 바와 같이, 상기 옴익콘택층(28)이 형성된 기판의 전면에 크롬을 증착하고 패터닝하여, 상기 게이트배선(도 1의 13참조)과 교차하는 데이터배선(15)과, 상기 데이터배선(15)에서 상기 게이트배선(13)방향으로 돌출연장된 소스전극(21)과, 이와는 평면적으로 이격되는 드레인전극(23)을 형성한다.
이때, 상기 소스전극(21)과 드레인전극(23)은 옴익콘택층(28a)(28b)과 동시에 패터닝되어, 소스전극(21)과 드레인전극(23) 사이의 액티브층(27)이 노출되도록 한다.
한편, 상기 소스 및 드레인 전극과 동시에, 캐패시터(도 1의 C 참조)가 형성되는 게이트배선(도 1의 13)의 일부 상부에 아일랜드 형태로 캐패시터전극이 형성된다.
다음으로, 상기 소스전극(21)과 드레인전극(23)이 형성된 기판의 전면에 전술한 절연물질을 증착하여 보호층(passivation)(33)을 형성한다.
다음으로 도 2d에 도시한 바와 같이, 상기 드레인전극(23)상부의 일부 보호층(31)을 식각하여 드레인전극 콘택홀(25)을 형성한다.
다음으로 상기 드레인전극 콘택홀(25)이 형성된 기판의 전면에 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO) 등과 같은 투명 도전성금속을 증착하고 패터닝하여, 상기 드레인전극 콘택홀(25)을 통해 상기 드레인전극(23)과 접촉되는 화소전극(17)을 형성한다.
상기 설명한 종래의 어레이기판의 제조공정에서 상기 데이터배선(도 1의 15)과 소스전극(21) 등을 형성하는 금속은 습식식각 방식으로 식각되며, 상기 습식식각 방식은 전술한 바와 같이 측면식각을 동시에 행하는 이방성 식각특성을 갖는다.
따라서 데이터배선(15)과 소스전극(21) 및 드레인전극(23)의 측면에는 과도한 언더컷(under cut)이 발생하게 되고, 상기 언더컷에 의해 안으로 급격한 경사를 두고 침식되어 상측 끝단에 숄더(shoulder)가 형성된다. 그런데 이 숄더는 상부층에 영향을 주는 바, 드레인전극(23)의 상부에 위치한 상기 화소전극(17)의 두께는 약 500Å의 두께이고, 이 화소전극은 전술한 드레인전극(23)의 숄더(A)의 급격한 단차에 의해 단선(open)되는 경우가 종종 발생한다.
이러한 화소전극(17)의 오픈불량은 신호가 인가되더라도 액정이 구동되지 않음으로 액정표시장치에서는 점결함을 유발하게 되므로, 결과적으로 제품의 수율을 떨어뜨리는 문제가 발생한다.
전술한 바와 같은 문제를 해결하기 위해, 본 발명은 상기 드레인전극의 단차부에서 발생하는 문제를 해결하여 화소전극의 단선을 방지할 수 있는 액정표시장치용 어레이기판의 제조방법을 제안하는 것을 그 목적으로 한다.
도 1은 일반적인 액정표시장치용 어레이기판의 일부 평면을 도시한 평면도이고,
도 2a 내지 도 2d는 도 1의 Ⅱ-Ⅱ를 따라 절단하여 공정순서에 따라 도시한 종래의 어레이기판의 공정단면도이고,
도 3a 내지 도 3c는 도 1 의 Ⅱ-Ⅱ를 따라 절단하여 공정순서에 따라 도시한 본 발명에 따른 어레이기판의 일부 공정단면도이고,
도 4a 내지 도 4e는 도 3c의 B부분을 확대하여 공정순서에 따라 도시한 공정단면도이고,
도 5는 도 1의 Ⅱ-Ⅱ에 따른 단면도로서, 본 발명에 따른 액정표시장치용 어레이기판를 도시하고 있다.
<도면의 주요부분에 대한 부호 설명>
123 : 드레인전극 125 : 드레인전극 콘택홀
131 : 화소전극
전술한 바와 같은 본 발명의 목적을 달성하기 위한 액정표시장치용 어레이기판 제조방법은 기판을 준비하는 단계와; 상기 기판 상에 게이트배선과 게이트전극을 형성하는 단계와; 상기 게이트배선이 형성된 기판상에 절연물질을 증착하여 제 1 절연층을 형성하는 단계와; 상기 제 1 절연층 상에 반도체물질을 증착하여 상기 게이트전극 상에 아일랜드 형태로 액티브층을 형성하는 단계와; 상기 액티브층이 형성된 기판상에 금속층을 증착하는 단계와; 상기 금속층상에 포토레지스트를 증착하고 노광하는 단계와; 상기 노광되지 않는 포토레지스트를 제거하는 단계와; 상기노광되어 패턴화된 포토레지트가 보호되지 않은 금속층을 식각하는 단계와; 상기 포토레지스트에 의해 보호된 금속층 중 과도하게 언더컷이 된 측면상부에 위치한 일부 포토레지스트를 제거하여 금속층을 노출하는 단계와; 상기 일부 노출된 금속층을 식각하여 과도한 언더컷을 이루는 측면을 완만한 경사가 이루어 지도록 식각하여 데이터배선과 소스전극과 드레인전극을 형성하는 단계와; 상기 데이터배선과 소스전극과 드레인전극이 형성된 기판의 전면에 제 2 절연층을 형성하고 패터닝하여 상기 드레인전극 상부에 콘택홀을 형성하는 단계와; 상기 제 2 절연층 상에 투명 도전성금속을 형성하고 패터닝하여, 상기 콘택홀을 통해 상기 드레인전극과 접촉하는 화소전극을 형성하는 단계를 포함한다.
상기 제 1 절연층은 실리콘옥사이드(SiO2) 또는 실리콘 나이트라이드(SiNX) 인 것을 특징으로 한다.
상기 패턴화된 포토레지스트의 측면부는 건식식각방식에 의해 제거되는 것을 특징으로 한다.
상기 건식식각방식에 사용되는 식각가스는 산소(O2)+SF6의 혼합가스인 것을 특징으로 한다.
상기 포토레지스트에 보호되지 않는 금속층은 습식식각 방식에 의해 제거되는 것을 특징으로 한다.
상기 습식식각에 사용되는 식각용액은 질산+염소+염산+증류수(HNO3+Cl2+HCl+DI)를 포함하는 것을 특징으로 한다.
상기 일부 포토레지트가 제거된 후 노출된 금속층의 측면부는 건식식각 방식에 의해 경사지게 형성되는 것을 특징으로 한다.
상기 건식식각에 사용되는 식각가스는 염소+헬륨(Cl2+He)을 포함하는 혼합가스인 것을 특징으로 한다.
상기 화소전극은 투명한 도전성금속인 것을 특징으로 한다.
본 발명의 특징에 따른 액정표시장치 제조방법은 제 1 기판과 제 2 기판을 준비하는 단계와; 상기 제 1 기판 상에 게이트배선과 게이트전극을 형성하는 단계와;
상기 게이트배선이 형성된 기판 상에 절연물질을 증착하여 제 1 절연층을 형성하는 단계와; 상기 제 1 절연층 상에 반도체물질을 증착하여 상기 게이트전극 상에 아일랜드 형태로 액티브층을 형성하는 단계와; 상기 액티브층이 형성된 기판상에 금속층을 증착하는 단계와; 상기 금속층상에 포토레지스트를 증착하고 노광하는 단계와; 상기 노광되지 않는 포토레지스트를 제거하는 단계와; 상기 노광되어 패턴화된 포토레지트가 보호되지 않은 금속층을 식각하는 단계와; 상기 포토레지스트에 의해 보호된 금속층 중 과도하게 언더컷이 된 측면상부에 위치한 일부 포토레지스트를 제거하여 금속층을 노출하는 단계와; 상기 일부 노출된 금속층을 식각하여 과도한 언더컷을 이루는 측면을 완만한 경사가 이루어 지도록 식각하여 데이터배선과 소스전극과 드레인전극을 형성하는 단계와; 상기 데이터배선과 소스전극과 드레인전극이 형성된 기판의 전면에 제 2 절연층을 형성하고 패터닝하여 상기 드레인전극 상부에 콘택홀을 형성하는 단계와; 상기 제 2 절연층 상에 투명 도전성 금속을 형성하고 패터닝하여, 상기 콘택홀을 통해 상기 드레인전극과 접촉하는 화소전극을 형성하는 단계와; 상기 제 2 기판상에 공통전극을 형성하는 단계와; 상기 제 1 기판과 제 2 기판을 소정의 갭으로 합착하는 단계와;상기 제 1 기판과 제 2기판 사이에 액정을 주입하는 단계를 포함한다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
본 발명의 실시예는 상기 드레인전극을 패터닝할 때, 두 단계의 에칭단계를 이용하여 소스/드레인금속층을 식각함으로써, 드레인전극의 단차부에 의한 화소전극의 오픈불량을 방지하는 방법을 제시하고 있으며, 이는 이하에서 자세히 설명한다.
도 3a 내지 도 3c는 본 실시예에 따른 공정도로서 앞에서 설명한 도 2a 내지 도 2b의 공정과 같음으로 간략하게 설명하고, 필요에 따라 도 1의 평면도를 참조하여 설명한다.
먼저 기판(111)위에 알루미늄과 같이 저항이 작은 도전성금속을 증착하고, 연속으로 텅스텐(W)또는 크롬(Cr) 등과 같은 도전성금속을 증착하고 패터닝하여 2중층으로 구성된 게이트배선(도 1의 13)과 게이트전극(119)을 형성한다.
상기 게이트전극(119)은 상기 게이트배선의 일부를 사용하거나, 상기 게이트배선에서 일방향으로 소정면적을 가지고 돌출연장하여 형성한다.
게이트배선(도 1의 13)을 형성한 다음 게이트배선이 형성된 기판 상에 실리콘산화막(SiO2) 또는 실리콘질화막(SiNX) 등과 같은 절연물질을 증착하여 게이트절연층(115)(gate insulator : GI)을 형성한다.
다음으로, 상기 게이트절연층(115)상에 순수한 아몰퍼스실리콘(a-Si)과 불순물이 함유된 아몰퍼스실리콘(a-Si(n+))을 차례로 적층하여 반도체층을 형성한다.
상기 반도체층은 패터닝되어, 상기 게이트전극(119)의 상부에 아일랜드 형태의 액티브층(127)과 옴익콘택층(128)을 형성한다.
이때, 상기 액티브층(127)과 옴익콘택층(128)은 상기 게이트전극의 면적보다 크게 형성하여도 무방하다.
다음으로, 도 3c에 도시한 바와 같이, 상기 액티브층(127)과 옴익콘택층(128)이 형성된 기판의 전면에 도전성금속인 크롬(Cr), 텅스텐(W), 몰리브덴(Mo) 등을 증착하여 소스/드레인 금속층을 형성한다.
다음으로, 상기 소스/드레인 금속층 상에 포토레지스트(photoresist)를 도포하는 것을 포함하는 포토리소그라피(photolithography) 과정을 거쳐, 마스크의 패턴대로 상기 소스/드레인 금속층 상에 포토레지스트(129)가 형성된다.
다음은 상기 포토레지스트에 의해 보호되지 않는 상기 소스/드레인금속층을 식각하는 과정을 거치게 되는 데, 이때 상기 소스/드레인금속층은 습식식각 방식으로 식각을 행하게 된다.
상기 습식식각방식은 양호한 선택비와 대면적에서의 식각 균일도, 생산성 측면, 저가격화에 유리하고 세정효과를 동시에 얻을 수 있으므로 박막트랜지스터를 포함하는 어레이기판 형성 공정에 많이 사용된다.
상기 습식식각은 배스(bath)에서 일정시간 동안 식각용액(etchant)에 노출시켜 화학반응에 의한 박막의 선택적 제거와 식각 균일도(etching uniformity) 확보를 위하여 화학성분 증류수(DI water)에 의하여 쾌속제거하는 1 차 빠른담금(Quick Dipping Rinse)과정과 미량의 화학성분을 상기 증류수로 완전제거하는 2차 담금(Rinse)과정을 거치며, 기판상에 상기 증류수를 고속회전시켜 탈수하는 스핀드라이(spin dry)순으로 진행한다.
본 실시예에서 예를들어 상기 소스/드레인금속층으로 크롬(Cr)층을 사용하는 경우, 상기 크롬층을 식각하기 위한 식각용액은 질산(HNO3)+염소(Cl2)+염산(HCl)+증류수(DI)를 포함하는 혼합용액을 소정의 비율로 혼합하여 사용한다.
상기 설명한 방법에 의해, 게이트배선(도 1의 13)과 상기 절연층을 사이에 두고 교차하는 데이터배선(도 1의 15)과 상기 데이터배선에서 상기 게이트배선 방향으로 돌출연장된 소스전극(121)과, 이와는 평면적으로 소정간격 이격된 드레인전극(123)을 형성한다.
도 4a 내지 도4e는 도 3c의 B부분을 확대한 공정단면도로서 드레인 전극을 형성하는 공정을 자세히 도시하고 있다.
도 4a에 도시한 바와 같이, 습식식각에 의한 식각과정이 끝난 드레인전극(123)의 측면은 상기 식각용액의 측면식각에 의해, 상기 포토레지스트(129)의 안쪽으로 과도하게 언더컷(undercut)이 되어 있음을 알 수 있다. 이러한 언더컷은 상기 드레인전극(123)의 측면부에 뾰족한 숄더(shoulder)를 만든다.
따라서, 도 4b에 도시한 바와 같이, 본 발명에서는 이를 제거하기 위해 상기 드레인전극(123)상부의 포토레지스트 중 상기 측면부의 포토레지스트(photoresist)(129)를 제거하는 과정을 거쳐 상기 숄더부분(C)을 노출한다.
상기 포토레지스트 제거과정(photoresist stripping)도 습식제거방식(wet stripping)과 건식제거방식(dry stripping)을 사용하게 되는데, 도 4b의 과정에서는 건식제거방식(dry stripping)을 사용하여 상기 포토레지스트(129)의 측면부를 제거하였다.
본 실시예에서는 상기 포토레지스트의 측면부를 식각할 때 O2+ SF6의 혼합식각가스을 사용하였다.
상기 가스를 이용하여 포토레지스트를 제거하는 과정을 설명하면 아래와 같다. 기판을 플라즈마 반응실에 넣고 O2+ SF6의 혼합식각가스를 넣은 다음 에너지를 높이면 플라즈마 장의 영향으로 산소가 높은 에너지준위로 여기되어 포토레지스트 성분을 산화시킴으로써 프리애싱(preashing)과정을 거치게 된다. 여기서 SF6는 식각을 더욱 촉진하도록 하는 역할을 한다.
상기 산화된 포토레지스트는 화합물 가스로 바뀌어 진공으로 배출된다.
상기 포토레지스트(129)의 측면부를 선택적으로 식각할 수 있는 이유는 포토레지스트의 노광과정 중 상기 측면부의 포토레지스트가 더욱 얇게 형성되기 때문이다.
이와 같은 식각방식이 적용되는 부분은 드레인전극의 측면부 뿐 아니라, 소정의 형태로 패터닝된 소스 전극 등의 측면 상부에 형성된 포토레지스트에도 적용된다.
다음으로 도 4c에 도시한 바와 같이, 상기 드레인전극(123)을 비롯한 습식식각으로 패터닝된 상기 소스/드레인금속층의 측면부의 숄더를 제거하기 위해, 건식식각방식을 사용하여 상기 숄더부를 제거하고 상기 금속막의 측면이 완만한 경사를 이루도록 한다. 본 실시예에서는 상기 숄더부를 제거하기 위해 소정의 비율로 혼합된 Cl2+He의 혼합가스를 식각가스로 사용하였다.
다음으로, 도 4d에 도시한 바와 같이, 상기 숄더부를 제거하는 건식식각에 의해 상기 소스전극(도 3c의 121 참조)과 드레인전극(도 3c의 123참조)사이에 노출된 옴익콘택층(도 3c의 128참조)을 동시에 식각하게 되며, 이로인해 상기 게이트절연층(115 참조)이 상기 옴익콘택층이 식각되는 동안 소정의두께(α)로 더욱 식각되는 결과를 얻었다.
다음으로 도 4e에 도시한 바와 같이, 상기 포토레지스트를 제거하는 과정을 거쳐 완만한 경사의 단차(D)를 갖는 드레인전극(123)을 얻을 수 있다.
도 5는 전술한 공정을 거쳐 소스전극(121)과 드레인전극(123)이 형성된 기판의 상부에 절연물질을 증착하여 보호층(122)을 형성하고 패터닝하여, 상기 드레인전극의 상부에 드레인전극 콘택홀(125)을 형성한다.
다음으로, 상기 보호층이 형성된 기판의 상부에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드 등과 같은 투명 도전성 금속을 증착하여 투명도전성 금속층을 형성한다.
상기 투명도전성 금속층은 패터닝되어 상기 드레인전극 콘택홀(125)을 통해 상기 드레인전극(123)과 접촉하는 화소전극(131)을 형성한다.
따라서, 본 발명은 상기 드레인전극에 숄더부를 제거하여 완만한 경사를 갖는 단차부를 형성함으로써, 상기 드레인전극의 숄더에의해 발생하는 화소전극의 단선발생을 막을수 있음으로 제품의 수율을 향상시키는 효과가 있다.

Claims (10)

  1. 기판을 준비하는 단계와;
    상기 기판 상에 게이트배선과 게이트전극을 형성하는 단계와;
    상기 게이트배선이 형성된 기판상에 절연물질을 증착하여 제 1 절연층을 형성하는 단계와;
    상기 제 1 절연층 상에 반도체물질을 증착하여 상기 게이트전극 상에 아일랜드 형태로 액티브층을 형성하는 단계와;
    상기 액티브층이 형성된 기판상에 금속층을 증착하는 단계와;
    상기 금속층상에 포토레지스트를 증착하고 노광하는 단계와;
    상기 노광되지 않는 포토레지스트를 제거하는 단계와;
    상기 노광되어 패턴화된 포토레지트 사이에 노출된 금속층을 식각하는 단계와;
    상기 포토레지스트에 의해 보호된 금속층 중 과도하게 언더컷이 된 측면상부에 위치한 일부 포토레지스트를 제거하여 금속층을 노출하는 단계와;
    상기 일부 노출된 금속층을 식각하여 과도한 언더컷을 이루는 측면을 완만한 경사가 이루어 지도록 식각하여 데이터배선과 소스전극과 드레인전극을 형성하는 단계와;
    상기 데이터배선과 소스전극과 드레인전극이 형성된 기판의 전면에 제 2 절연층을 형성하고 패터닝하여 상기 드레인전극 상부에 콘택홀을 형성하는 단계와;
    상기 제 2 절연층 상에 투명 도전성금속을 형성하고 패터닝하여, 상기 콘택홀을 통해 상기 드레인전극과 접촉하는 화소전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  2. 제 1 항에 있어서,
    상기 제 1 절연층은 실리콘옥사이드(SiO2) 또는 실리콘 나이트라이드(SiNX) 인 것을 특징으로 하는 어레이기판 제조방법.
  3. 제 1 항에 있어서,
    상기 패턴화된 포토레지스트의 측면부는 건식식각방식에 의해 제거되는 어레이기판 제조방법.
  4. 제 3 항에 있어서,
    상기 건식식각방식에 사용되는 식각가스는 산소(O2)+SF6의 혼합가스인 어레이기판 제조방법.
  5. 제 1 항에 있어서,
    상기 포토레지스트에 보호되지 않는 금속층은 습식식각 방식에 의해 제거되는 어레이기판 제조방법.
  6. 제 5 항에 있어서,
    상기 습식식각에 사용되는 식각용액은 질산+염소+염산+증류수(HNO3+Cl2+HCl+DI)를 포함하는 혼합용액인 어레이기판 제조방법.
  7. 제 1 항에 있어서,
    상기 일부 포토레지트가 제거된 후 노출된 금속층의 측면부는 건식식각 방식에 의해 경사지게 형성되는 어레이기판 제조방법.
  8. 제 7 항에 있어서,
    상기 건식식각에 사용되는 식각가스는 염소+헬륨(Cl2+He)을 포함하는 혼합가스인 어레이기판 제조방법.
  9. 제 1 항에 있어서,
    상기 화소전극은 투명한 도전성금속인 어레이기판 제조방법.
  10. 제 1 항에 있어서,
    상기 어레이기판은 액정표시장치에 사용되는 어레이기판 제조방법.
KR1020000007710A 2000-02-18 2000-02-18 액정표시장치용 어레이기판 제조방법 KR100603839B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000007710A KR100603839B1 (ko) 2000-02-18 2000-02-18 액정표시장치용 어레이기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000007710A KR100603839B1 (ko) 2000-02-18 2000-02-18 액정표시장치용 어레이기판 제조방법

Publications (2)

Publication Number Publication Date
KR20010083687A true KR20010083687A (ko) 2001-09-01
KR100603839B1 KR100603839B1 (ko) 2006-07-24

Family

ID=19647578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000007710A KR100603839B1 (ko) 2000-02-18 2000-02-18 액정표시장치용 어레이기판 제조방법

Country Status (1)

Country Link
KR (1) KR100603839B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060077853A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
KR100769173B1 (ko) * 2001-09-12 2007-10-23 엘지.필립스 엘시디 주식회사 금속배선층의 형성방법 및 이를 이용한 액정표시소자의 제조방법
US7501297B2 (en) 2005-01-20 2009-03-10 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US7517464B2 (en) 2002-11-15 2009-04-14 Nec Lcd Technologies, Ltd. Method for manufacturing an LCD device
KR101013634B1 (ko) * 2003-12-29 2011-02-10 엘지디스플레이 주식회사 레이저 패터닝에 의한 액정표시소자 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101373735B1 (ko) 2007-02-22 2014-03-14 삼성디스플레이 주식회사 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769173B1 (ko) * 2001-09-12 2007-10-23 엘지.필립스 엘시디 주식회사 금속배선층의 형성방법 및 이를 이용한 액정표시소자의 제조방법
US7517464B2 (en) 2002-11-15 2009-04-14 Nec Lcd Technologies, Ltd. Method for manufacturing an LCD device
KR101013634B1 (ko) * 2003-12-29 2011-02-10 엘지디스플레이 주식회사 레이저 패터닝에 의한 액정표시소자 제조방법
KR20060077853A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
US7501297B2 (en) 2005-01-20 2009-03-10 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof

Also Published As

Publication number Publication date
KR100603839B1 (ko) 2006-07-24

Similar Documents

Publication Publication Date Title
KR100937173B1 (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
JP3238020B2 (ja) アクティブマトリクス表示装置の製造方法
US6608658B1 (en) Top gate TFT structure having light shielding layer and method to fabricate the same
US20070295967A1 (en) Active matrix tft array substrate and method of manufacturing the same
US20110013130A1 (en) Ffs type tft-lcd array substrate and manufacturing method thereof
KR20070122158A (ko) Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
KR100500779B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
US20120208330A1 (en) Thin film transistor array and method of manufacturing the same
KR20020005968A (ko) 액티브 매트릭스 기판, 표시 장치 및 액티브 매트릭스기판의 제조 방법
US8178374B2 (en) Thin film patterning method and method for manufacturing a liquid crystal display device
CN104538348A (zh) 过孔和显示基板的制作方法
JPH08236775A (ja) 薄膜トランジスタおよびその製造方法
KR101087398B1 (ko) 액정표시장치의 패드 구조 및 그 제조방법
KR100603839B1 (ko) 액정표시장치용 어레이기판 제조방법
KR100606449B1 (ko) 액정표시소자 제조방법
KR970006733B1 (ko) 박막트랜지스터 제조방법
KR100920480B1 (ko) 액정표시장치 및 그 제조방법
KR20010064043A (ko) 박막트랜지스터 및 액정표시장치용 어레이기판제조방법
KR20020094809A (ko) 액정표시장치의 제조방법
KR19980085593A (ko) 박막트랜지스터 제조방법
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
US7079217B2 (en) Method of fabricating a liquid crystal display panel
KR20070001548A (ko) 액정표시장치용 어레이 기판의 제조방법
KR100275957B1 (ko) 박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 11