KR101013634B1 - 레이저 패터닝에 의한 액정표시소자 제조방법 - Google Patents
레이저 패터닝에 의한 액정표시소자 제조방법 Download PDFInfo
- Publication number
- KR101013634B1 KR101013634B1 KR1020030099328A KR20030099328A KR101013634B1 KR 101013634 B1 KR101013634 B1 KR 101013634B1 KR 1020030099328 A KR1020030099328 A KR 1020030099328A KR 20030099328 A KR20030099328 A KR 20030099328A KR 101013634 B1 KR101013634 B1 KR 101013634B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- layer
- electrode
- insulating layer
- laser
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 98
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 238000000059 patterning Methods 0.000 title claims abstract description 27
- 238000000206 photolithography Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 48
- 229920002120 photoresistant polymer Polymers 0.000 claims description 42
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 15
- 230000000903 blocking effect Effects 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 229910052779 Neodymium Inorganic materials 0.000 abstract description 3
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 124
- 239000010408 film Substances 0.000 description 31
- 239000010409 thin film Substances 0.000 description 22
- 238000005530 etching Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000012780 transparent material Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 239000002223 garnet Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시소자 제조방법에 관한 것으로 특히, 레이저 패턴닝 방법을 적용하여 액정표시소자를 제조하는 것에 관한 것이다. 에치 스톱퍼를 구비하는 액정표시소자, 게이트 전극이 채널층 상부에 형성되는 탑 게이트 형의 액정표시소자의 제조 공정중, 화소전극을 형성함에 있어서, 화소전극 패턴이 구비된 마스크를 적용하고 레이저 조사함으로써 화소전극을 패터닝한다. 상기 방법에 의해 채널에 손상을 주지 않고도 레이저에 의해 화소전극을 형성할 수 있어 사진식각 공정을 줄일 수 있다.
레이저, 화소전극, 식각, 네오디움 야그(Nd YAG)
Description
도 1은 종래 액정표시소자의 구조를 나타내는 평면도.
도 2는 도 1의 I-I'선 단면도.
도 3a∼도 3i는 종래 액정표시소자의 제조방법을 나타내는 도면.
도 4a~4h는 본 발명에 의한 에치 스톱퍼형 액정표시소자 제조방법.
도 5는 본 발명의 레이저에 의한 화소전극 형성방법을 나타내는 모식도.
도 6은 본 발명의 폴리실리콘 액정표시소자 단면구조,
도 7a~7g는 본 발명의 폴리실리콘 액정표시소자 제조방법을 나타내는 수순도.
***********도면의 주요부분에 대한 부호의 설명*************
401:기판 402:게이트 전극
403:제 1 절연층 404:반도체층
404a:액티브층 405a:에치 스톱퍼
405:제 2 절연층 420,420a,430,440:감광막
406:고농도 불순물층 407:도전층
408:제 3 절연층 409:화소전극
510:마스크 520:화소전극 패턴
601:기판 602:버퍼층
603:액티브층 604:제 1 절연층
605:게이트 전극 606:제 2 절연층
607a,607b:소스/드레인 전극 608:제 3 절연층
609:화소전극
본 발명은 액정표시소자에 관한 것으로, 특히 레이저에 의해 액정표시소자의 회소전극을 패터닝하므로써 액정표시소자를 형성하는 방법에 관한 것이다.
표시소자들, 특히 액정표시소자(Liquid Crystal Display Device)와 같은 평판표시장치(Flat Panel Display)에서는 각각의 화소에 박막트랜지스터와 같은 능동소자가 구비되어 표시소자를 구동하는데, 이러한 방식의 표시소자의 구동방식을 흔히 액티브 매트릭스(Active Matrix) 구동방식이라 한다. 이러한 액티브 매트릭스방식에서는 상기한 능동소자가 매트릭스형식으로 배열된 각각의 화소에 배치되어 해당 화소를 구동하게 된다.
도 1은 액티브 매트릭스방식의 액정표시소자를 나타내는 도면이다. 도면에 도시된 구조의 액정표시소자는 능동소자로서 박막트랜지스터(Thin Film Transistor;10)를 사용하는 박막트랜지스터 액정표시소자이다. 도면에 도시된 바와 같이, 종횡으로 N×M개의 화소가 배치된 박막트랜지스터 액정표시소자의 각 화소에는 외부의 구동회로로부터 주사신호가 인가되는 게이트라인(3)과 화상신호가 인가되는 데이터라인(5)의 교차영역에 형성된 박막트랜지스터(10)를 포함하고 있다. 박막트랜지스터는 상기 게이트라인(3)과 연결된 게이트 전극(11)과, 상기 게이트 전극(11) 위에 형성되어 게이트 전극(11)에 주사신호가 인가됨에 따라 활성화되는 반도체층(12)과, 상기 반도체층(12) 위에 형성된 소스전극(13) 및 드레인 전극(14)으로 구성된다. 상기 화소의 표시영역에는 상기 소스전극(13) 및 드레인 전극(14)과 연결되어 반도체층(12)이 활성화됨에 따라 상기 소스전극(13) 및 드레인 전극(14)을 통해 화상신호가 인가되어 액정(도면표시하지 않음)을 동작시키는 화소전극(16)이 형성되어 있다.
도 2는 도 1의 I-I'선 단면도로서, 상기 도면을 참조하여 액정표시소자의 구조를 더욱 상세히 설명한다.
도면에 도시된 바와 같이, 박막트랜지스터(10)는 유리와 같은 투명한 물질로 이루어진 제1기판(20) 위에 형성되어 있다. 상기 박막트랜지스터(10)는 제1기판(20) 위에 형성된 게이트 전극(11)과, 상기 게이트 전극(11)이 형성된 제1기판(20) 전체에 걸쳐 적층된 게이트 절연층(22)과, 상기 절연층(22)위에 형성된 반도체층(12)과, 상기 반도체층(12) 위에 형성된 소스전극(13) 및 드레인 전극(14)과, 상기 제1기판(120) 전체에 걸쳐 적층된 보호층(passivation layer;24)으로 구성된다. 상기 보호층(24) 위에는 보호층(24)에 형성된 컨택홀(26)을 통해 박막트랜지스터(10)의 드레인 전극(14)에 접속되는 화소전극(16)으로 구성된다.
한편, 유리와 같은 투명한 물질로 이루어진 제 2기판(30)에는 박막트랜지스터(10) 형성영역이나 화소와 화소 사이와 같은 화상 비표시영역에 형성되어 상기 화상비표시영역으로 광이 투과하는 것을 방지하는 블랙매트릭스(32)와, 적, 녹, 청색으로 이루어져 실제 컬러를 구현하는 컬러필터층(34)이 형성되어 있으며, 상기 제1기판(20) 및 제 2기판(30)이 합착되고 그 사이에 액정층(40)이 형성되어 액정표시소자를 완성한다.
이러한 액정표시소자는 주로 마스크를 이용한 포토리소그래피공정과 같은 복잡한 공정에 의해 제작되는데, 도 3에 액정표시소자 제조방법이 도시되어 있다.
우선, 도 3a에 도시된 바와 같이, 제1기판(20) 위에 금속을 적층하여 금속층(11a)을 형성한 후 그 위에 감광성의 포토레지스트층(photoresist;60a)을 형성한다. 도면에는 도시하지 않았지만, 적층된 포토레지스트층(60a)은 일정한 온도에서 베이킹된다. 그후, 상기 포토레지스트층(60a) 위에 마스크(70)를 위치시킨 상태에서 자외선(ultraviolet light)과 같은 광을 조사하고 현상액을 작용하면, 도 3b에 도시된 바와 같이 금속층(11a)위에는 포토레지스트패턴(60)이 형성된다. 이때, 상기 포토레지스트는 네거티브(negative) 포토레지스트로서, 자외선이 조사되지 않은 영역이 현상액에 의해 제거된다.
이어서, 상기 포토레지스트패턴(60)으로 금속층(11a)의 일부를 블로킹한 상태에서 상기 금속층(11a)에 식각액를 인가하면, 도 3c에 도시된 바와 같이, 제1기판(20) 위에 게이트 전극(11)이 형성된다.
그후, 도 3d에 도시된 바와 같이, 제1기판(20) 전체에 걸쳐서 게이트절연층(22)을 형성한 후 그 위에 반도체층(12a)을 형성한다. 상기와 같이 적층된 반도체층(12a) 위에 포토레지스층을 적층하고 마스크를 위치시킨 후 자외선을 조사하고 현상액을 작용하면, 반도체층(12a) 위에는 포토레지스트패턴(62)이 형성된다. 상기 포토레지스트패턴(62)으로 반도체층(12a)의 일부를 블로킹한 상태에서 식각액를 작용하면, 도 3e에 도시된 바와 같이, 게이트 전극(11) 위에 반도체층(12)이 형성된다.
이어서, 도 3f에 도시된 바와 같이, 제1기판(20) 전체에 걸쳐서 금속을 적층한 후 마스크로 포토레지스트패턴을 형성하고 상기 포토레지스트패턴을 이용하여 상기 금속을 식각하여 반도체층(12) 위에 소스전극(13) 및 드레인 전극(14)을 형성함으로써 제1기판(20) 위에 박막트랜지스터를 완성한다.
한편, 도 3g에 도시된 바와 같이, 소스전극(13) 및 드레인 전극(14)이 형성된 제1기판(20)에는 보호층(24)이 적층되어 상기 박막트랜지스터를 보호한다. 이후, 상기와 같은 포토공정(즉, 마스크를 이용한 포토레지스트공정)에 의해 박막트랜지스터의 드레인 전극(14) 위의 보호층(24)을 식각하여 컨택홀(contact hole;26)을 형성한다.
이어서, 도 3h에 도시된 바와 같이, 상기 보호층(24) 위에 ITO(Indium Tin Oxide)와 같은 투명물질을 적층한 후 포토공정에 의해 식각하여 상기 보호층(24) 위에 화소전극(16)을 형성한다. 이때, 상기 화소전극(16)은 보호층(24)에 형성된 컨택홀(26)을 통해 박막트랜지스터의 드레인 전극(14)에 전기적으로 접속된다.
특히, 상기 화소전극으로 사용되는 ITO 막은 투명한 도전막으로써 스퍼터링 방법에 의해 형성되며 사진 식각 공정을 통하여 형성된다.
한편, 도 3i에 도시된 바와 같이, 제2기판(30) 상에 블랙매트릭스(32)와 컬러필터층(34)을 형성한 후, 상기 제1기판(20) 및 제2기판(30)을 합착한 후 그 사이에 액정층(40)을 형성하여 액정표시소자를 완성한다.
상기한 바와 같이, 종래 액정표시소자의 제조방법에서는 포토레지스트를 이용한 포토공정에 의해 전극이나 반도체층을 형성한다. 그러나, 포토레지스트를 이용한 포토공정은 다음과 같은 단점이 있다.
첫째, 제조공정이 복잡하게 된다. 상술한 바와 같이, 포토레지스트패턴은 포토레지스트 도포, 베이킹, 노광, 현상을 거쳐 형성된다. 따라서, 제조공정이 복잡하게 된다. 더욱이, 포토레지스트를 베이킹하기 위해서는 특정 온도에서 실행되는 소프트베이킹 공정과 상기 소프트베이킹 온도보다 높은 온도에서 실행되는 하드베이킹공정을 거쳐야만 하기 때문에, 공정이 더욱 복잡하게 된다.
둘째, 제조비용이 상승한다는 것이다. 통상적으로 트랜지스터와 같이 복수개의 패턴(혹은 전극)으로 이루어진 전기소자공정에서는 하나의 패턴을 형성하기 위해 포토레지스트공정이 진행되고, 다른 패턴을 형성하기 위해 또 다른 포토레지스트공정이 진행되어야만 한다. 이것은 제조라인에서 각 패턴라인 사이마다 고가의 포토레지스트 공정라인이 필요하다는 것을 의미한다. 따라서, 전기소자의 제작시 제조비용이 상승하게 된다. 예를 들어, 액정표시소자의 박막트랜지스터 제작시, 포토레지스트공정의 비용이 총 비용의 약 40∼45％를 차지하게 된다.
셋째, 환경을 오염시킨다는 것이다. 일반적으로 포토레지스트의 도포는 스핀 코팅에 의해 이루어지기 때문에, 도포시 폐기되는 포토레지스트가 많게 된다. 이러한 포토레지스트의 폐기는 전기소자의 제조비용을 증가시키는 요인이 될 뿐만 아니라 폐기되는 포토레지스트에 의해 환경이 오염되는 원인도 되는 것이다.
넷째, 전기제품에 불량이 발생한다는 것이다. 일반적으로 포토레지스트층은 스핀코팅(spin coating)에 의해 도포되는데, 상기 스핀코팅에 의해서는 포토레지스트층의 두께를 제어하기가 힘들다. 따라서, 포토레지스트층이 불균일하게 형성되어 패턴형성시 패턴의 표면에는 미제거된(non-stripped) 포토레지스트가 잔류하게 되며, 이것은 전기소자에 불량이 발생하는 원인이 된다.
현재 포토공정의 수를 감소함으로써 상기와 같은 단점을 극복할 수 있는 방법이 연구되고 있지만, 실질적으로 포토공정을 감소시키는데에는 한계가 있었을 뿐만 아니라 공정이 감소하는 경우에는 제작된 액정표시소자의 특성이 저하되는 문제가 있었다.
본 발명은 상기와 같은 포토공정 즉, 사진 식각 공정의 단점을 보완하기 위한 것으로, 사진 식각 공정을 사용하지 않고 박막 패턴을 형성할 수 있는 레이저 패터닝에 의한 액정표시소자 제조방법을 제공함에 그 목적이 있다. 특히, 본 발명의 목적은 화소전극을 형성하는 단계에서 사진식각 공정을 적용하지 않고 레이저를 사용하여 화소전극 패턴을 형성함으로서 마스크 공정을 줄이고 그에 따른 부수적 공정을 줄여 액정표시소자 제조공정을 줄일 수 있는 레이저 패터닝에 의한 액정표시소자 제조방법을 제공함에 있다.
본 발명은 상기한 목적을 이루기 위하여 레이저에 의해 화소전극을 패턴닝한 다. 특히, 액정표시소자의 채널이 레이저 조사에 의해 손상될 염려가 적은 에치 스톱퍼(etch stoper)를 구비하는 액정표시소자를 제조하거나, 게이트 전극에 의해 채널층이 가려지는 폴리실리콘 액정표시소자의 제조에 적용한다.
따라서, 본 발명의 액정표시소자 제조방법은 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 제 1 절연층을 형성하는 단계; 상기 제 1 절연층 상에 반도체층 및 제 2 절연층을 연속하여 형성하는 단계; 상기 제 2 절연층상에 감광막을 도포하고 사진 식각 공정을 적용하여 게이트 전극 상부에 에치 스톱퍼를 형성하는 단계; 상기 에치 스톱퍼를 구비하는 반도체층 상에 고농도 불순물층과 도전층을 연속하여 형성하는 단계; 상기 반도체층을 패터닝하여 액티브층을 형성하는 단계; 상기 게이트 전극 상의 도전층 및 고농도 불순물층을 제거하여 소스 및 드레인 전극을 형성하는 단계; 상기 소스 및 드레인 전극상에 제 3 절연층을 형성하는 단계; 상기 제 3 절연층 상에 투명전극을 형성하는 단계; 상기 투명전극 상에 화소전극 패턴을 구비하는 마스크를 적용하여 레이저 조사함으로 화소전극 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명에 의한 폴리실리콘 액정표시소자 제조방법은 기판 상에 결정질 액티브층을 형성하는 단계; 상기 액티브층 상에 제 1 절연층을 형성하는 단계;
상기 제 1 절연층 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 제 2 절연층을 형성하는 단계; 상기 제 2 절연층 상에 소스 및 드레인 전극을 형성하는 단계; 상기 소스 및 드레인 전극 상에 제 3 절연층을 형성하는 단계; 상기 제 3 절연층 상에 투명전극을 형성하고 상기 투명전극 상에 화소전극 패턴을 구 비하는 마스크를 적용하여 레이저 조사함으로 화소전극 형성하는 단계를 포함하는 것을 특징으로 한다.
종래의 기술에서는 화소전극을 형성하기 위하여 하부에 형성된 박막트랜지스터를 보호하는 보호막 상에 투명전극을 형성하고 투명전극을 사진 식각 방법에 의해 화소전극으로 패터닝하는 방법으로 화소전극을 형성하였다. 상기 사진식각 공정은 감광막 도포 공정, 상기 감광막 노광 공정, 감광막 현상공정, 식각 공정, 감광막 스트립 공정 및 세정공정 등 다수의 공정을 실시하여야 하므로 공정이 복잡하고 불량 발생 가능성도 그만큼 높다. 또한, 식각에 사용되는 식각액은 환경오염의 주요 원인이 되고 있어 사용에 제한을 받는 실정이다.
그리하여 상기한 문제점을 해결하는 다양한 방법들이 제안되고 있는데, 마스크 공정을 줄이고자 하는 노력이 일 예이다. 그러나, 마스크 공정을 줄이는데에는 한계가 있다.
본 발명은 상기한 바와 같이, 화소전극을 형성함에 있어서, 사진식각 방법을 대체하는 방법으로서 레이저에 의한 화소전극 패턴닝 방법을 제안한다.
레이저는 박막을 순간적으로 녹여 박리시킬 수 있는데, 이러한 레이저의 특성을 이용하여 화소전극을 형성한다.
그런데, 레이저는 고강도의 빛 에너지로 직진성을 가지므로 화소전극 외에 다른 레이어(layer)에도 영향을 줄 수 있다. 특히, 액정표시소자의 스위칭 소자로 사용되는 박막트랜지스터의 채널에 영향을 주어 소자를 파괴할 염려가 있어 본 발명은 채널이 에치 스톱퍼(etch stoper)에 의해 보호되는 에칭 스톱퍼 형 박막트랜 지스터의 제조공정에서 레이저를 이용하여 화소전극을 형성하거나, 채널층이 게이트 라인 아래에 형성되는 폴리실리콘 액정표시소자의 제조 공정에 레이저에 의한 화소전극을 형성하는 공정을 진행한다.
이하, 도 4를 통하여 본 발명에 의한 에치 스톱퍼를 구비하는 액정표시소자의 제조공정을 살펴본다.
도 4에 도시된 바와 같이, 기판(401)상에 게이트 라인을 형성하는 공정을 진행한다. 게이트 라인 형성 공정은 기판 상에 도전막을 형성하는 공정, 상기 도전막을 사진식각 공정을 통하여 패터닝하는 공정으로 구성될 수 있는데, 기판 상에 게이트 라인 및 게이트 전극 패턴을 형성하여야 하므로 하나의 마스크 공정이 필요하다. 상기의 도전막 형성공정은 스퍼터링 방법에 의하여 알루미늄 또는 몰리브덴 등의 도전성 물질을 증착하고 감광막을 상기 도전막 상에 도포한 다음, 게이트 라인 및 게이트 전극 패턴을 포함하는 마스크를 적용하여 식각하는 공정을 통하여 게이트 라인 및 게이트 전극(402)을 형성한다.
이 후, 게이트 전극(402)이 형성된 기판(401) 상에 게이트 절연막으로서 제 1 절연층(403)을 형성한다. 상기 제 1 절연층(403)은 실리콘 질화막 또는 실리콘 산화막으로 구성될 수 있으며 플라즈마화학 기상증착 방법(PECVD)에 의해 형성될 수 있다.
다음으로, 상기 제 1 절연층(403)상에 반도체층(404)과 제 2 절연층(404)을 PECVD방법 등을 통하여 연속으로 형성한다. 상기 반도체층(403)은 비정질 실리콘층일 수 있으며 박막트랜지스터의 채널을 구성한다.
또한, 상기 제 2 절연층(405)은 소스 및 드레인 전극을 패터닝하기 위하여 식각할 때 채널을 보호하기 위한 에치 스톱퍼로서 기능하기 위하여 형성된다.
제 2 절연층(405)이 형성된 다음, 상기 제 2 절연층(405)을 패터닝하여 에치 스톱퍼를 형성하는 공정을 실시한다.
즉, 도 4 b에 도시된 바와 같이, 상기 제 2 절연층(405)상에 감광막(420)을 도포하고 상기 감광막에 배면노광을 실시한다. 배면노광을 하면, 도 4c에 도시된 바와 같이 상기 게이트 전극(402)이 마스크로 작용되어 배면노광되는 빛을 차단하고 자기 정열(self align)에 의해 채널 영역 상부에 감광막 패턴(420a)이 형성된다. 상기 감광막 패턴(402a)을 마스크로 적용하여 제 2 절연막(405)을 식각하여 에치 스톱퍼(405a)를 형성한다. 상기 에치 스톱퍼(405a)는 자기 정렬에 의해 채널영역 상부에 게이트 전극과 그 폭이 일치하게 형성된다.
다음으로, 도 4d에 도시된 바와같이, 에치 스톱퍼(405a)가 형성된 기판 상에 고농도 불순물층(406)을 형성한다. 상기 고농도 불순물층(406)은 인 또는 붕소와 같은 N+ 또는 P+형 불순물 이온을 반도체층 등의 증착 공정 중에 함께 도입하므로써 이루어 질 수 있으며, 소스 및 드레인 전극과 액티브층의 오믹 컨택특성을 향상시키기 위하여 형성한다.
소스 및 드레인 전극과 액티브층의 오믹 컨택 특성을 향상시키기 위한 다른 방법으로 에치 스톱퍼가 형성된 기판 상에 상기 에치 스톱퍼를 이온 주입 마스크로 적용하여 상기 액티브층에 고농도 이온을 주입함으로써 소스 및 드레인 영역을 형성할 수 있다.
상기 고농도 불순물 층(406)을 형성한 다음, 연속하여 도전층(407)을 형성한다. 상기 도전층(407)은 패터닝되어 소스 및 드레인 전극을 형성하기 위한 것으로 메탈 층을 주로 사용할 수 있다.
다음으로, 도 4e에 도시된 바와 같이, 상기 도전층(407) 상에 감광막을 도포하고 액티브층을 패터닝하기 위한 감광막 패턴(430)을 형성한다.
상기 감광막 패턴(403)을 마스크로 적용하고 식각공정을 진행하여 액티브층을 패턴한다. 상기 액티브층의 패턴은 상기 도전층(407), 고농도 불순물층(406) 및 상기 반도체층(404)을 연속하여 식각함으로써 형성될 수 있는데, 상기 도전층(407)은 메탈층을 구성될 경우 습식각에 의해 효과적으로 제거될 수 있으며, 상기 고농도 불순물층(406) 및 반도체층(404)은 건식각에 의해 효과적으로 제거될 수 있다.
상기 식각 공정에 의해 액티브층(404a)이 정의되고 도 4f에 도시된 바와 같이, 상기 액티브층(404a) 위에는 고농도 불순물층(406)과 도전층(407)이 함께 적층되어 있게 된다.
그러므로 상기 고농도 불순물층(406) 및 도전층(407)을 패터닝하여 소스 및 드레인 전극을 형성하는 공정이 필요하다.
소스 및 드레인 전극을 형성하기 위하여 하나의 마스크 공정을 실시하는데, 도 4f에 도시된 바와 같이, 상기 액티브층이 형성된 기판 상에 감광막(440)을 도포하고 채널 영역 상부가 노출되도록 노광 및 현상한다.
상기 채널 영역 상부가 노출된 감광막을 마스크로 적용하여 채널 영역 상부의 도전층(407)과 고농도 불순물층(406)을 식각하여 소스 및 드레인 전극을 패터닝 한다. 이때, 채널 영역 상부에는 에치 스톱퍼(405a)가 형성되어 있으므로 상기 식각시 식각에 의해 채널이 손상되는 문제를 최소화할 수 있다.
도 4g는 상기 식각 결과 형성되는 소스 및 드레인 전극(407a, 407b)을 도시하고 있으며 상기 소스 및 드레인 전극(407a, 407b)이 형성된 다음에, 도 4h에 도시된 바와 같이, 제 3 절연층(408)을 형성한다.
상기 제 3 절연층(408)에 드레인 전극(407b)과 화소전극을 연결하는 컨택홀을 형성하고 상기 컨택홀이 형성된 제 3 절연층(408)상에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)등의 투명전극을 스퍼터링 방법에 의해 형성한다.
다음으로, 도 4h에 도시된 바와 같이, 상기 투명전극을 패터닝하여 화소전극(409)을 형성하는데, 본 발명은 상기 화소전극의 패터닝을 위하여 레이저 차단 마스크를 적용한 레이저 패터닝 방법을 적용한다. 즉, 투명전극이 형성된 기판 전면에 화소전극 패턴을 포함하는 금속 재질일 수 있는 마스크를 레이저 광학계의 투사렌즈에 장착하고 레이저를 조사한다.
이때 사용되는 레이저의 파장대는 형성되는 화소전극의 두께에 따라 달라질 수 있으나, 통상 형성되는 화소전극의 두께 범위인 수백 Å에서 수천Å내에서는 저렴하고 널리 사용되는 네오디움 야그(Nd:YAG) 고체 레이저를 사용할 수 있다.
Nd:YAG레이저는, YAG (Yuttrium Aluminum Garnet : Y3Al5O12) 결정에 Nd3+을 첨가한 것을 레이저 매질로 사용하고 있다. 발진 파장은 근적외선(1.064 μm) 영역이며, 상기 화소전극을 패터닝하기 위하여 사용하는 상기 네오디움 야그의 에너지 강도는 150~200mJ/㎠ 일 수 있다.
도 5를 통하여 레이저를 사용하여 화소전극 패턴을 형성하는 공정을 살펴본다.
레이저를 사용하여 화소전극을 패터닝 할 경우, 레이저에 의해 제거되는 화소전극 물질이 기판 상에 남지 않도록 기판(401)을 수직으로 세우고 레이저를 측면에서 조사한다. 레이저에 의한 화소전극의 패터닝은 내부 공기를 배출시키는 챔버 내에서 이루어 질 수 있으며, 이 경우, 레이저 조사에 의해 발생하는 이물을 제거하기에 효과적이다.
화소전극 물질이 형성된 기판(401)을 도 5에 도시된 바와 같이, 수직하게 세우고 상기 화소전극 패턴을 포함하는 마스크(510)를 레이저 광학계의 투사렌즈에 장착하고 레이저를 조사한다. 이때, 상기에서 적용되는 마스크(510)는 레이저빔을 효과적으로 차단할 수 있는 알루미늄 합금 등의 금속재질을 사용할 수 있으며 상기 마스크의 패턴은 화소전극 패턴(520)을 레이저 차단 영역으로 구성한다.
기판(401)이 상기 마스크(510) 보다 큰 경우에, 상기 기판(401)을 이동하면서 기판 전체에 화소전극 패턴이 완성될 때까지 레이저에 의한 화소전극 패터닝을 계속하여 기판의 화소영역(501)에 화소전극을 형성한다.
상기 레이저에 의한 화소전극 패터닝은 레이저를 조사하여 화소전극을 패터닝하는 하나의 공정만으로 화소전극을 완성할 수 있다.
즉, 화소전극을 형성하기 위하여 감광막 도포 공정, 노광 공정, 현상공정, 식각 공정, 감광막 스트립 공정 및 세정 공정을 진행하여야 하는 번거로움을 없애고 단 하나의 공정으로 화소전극을 패터닝할 수 있다.
본 발명은 에치 스톱퍼에 의해 채널 층의 보호되므로 레이저를 기판 전면에 조사하더라도 에치 스톱퍼가 레이저광을 효과적으로 차단하여 채널을 보호할 수 있다.
본 발명은 에치 스톱퍼를 구비하는 소자에 한정될 것은 아니며 게이트 전극이 채널 상부에 형성되는 탑 게이트 방식을 채용하는 박막트랜지스터 제조 공정에 적용될 수 있다.
또한, 채널 층이 게이트 전극 하부에 형성되는 폴리실리콘 액정표시소자에 적용될 수 있다.
도 6은 본 발명의 다른 실시 예로써 폴리실리콘 액정표시소자의 단면 구조를 나타낸다. 도 6에 도시된 바와 같이, 게이트 전극(605)이 채널 층을 구비하는 액티브층(603)상에 형성되므로 레이저에 의한 화소전극 패턴시 채널에 손상이 가해지는 문제를 막을 수 있다.
도 7을 참조하여 본 발명의 다른 실시 예로써 폴리실리콘 액정표시소자 제조공정을 살펴본다.
도 7a에 도시된 바와 같이, 유리와 같은 투명 기판(601) 위에 사진식각 공정을 이용하여 폴리실리콘으로 이루어진 액티브층(603)을 형성한다.
다음으로, 도 7b에 도시된 바와 같이, 상기 액티브층(603)이 형성된 기판(601) 전면에 차례대로 제 1 절연막(604)과 도전성 금속막(605a)을 증착한다.
다음으로, 도 7c에 도시된 바와 같이, 사진식각 공정을 이용하여 상기 도전성 금속막(605a)을 패터닝함으로써 상기 액티브층(603) 위에 제 1 절연막(604)이 개재된 게이트전극(605)을 형성한다.
이후, 상기 게이트전극(605)을 마스크로 적용하여 상기 액티브층(603)의 소정영역에 p+ 또는 n+의 고농도의 불순물 이온을 주입하여 소오스/드레인영역(603a,603b)을 형성한다. 상기 소오스/드레인영역(603a,603b)은 소오스/드레인 전극과의 오믹-콘택(ohmic contact)을 위해 형성한다.
다음으로, 도 7d에 도시된 바와 같이, 상기 게이트전극(605)이 형성된 기판(601) 전면에 층간 절연막으로써 제 2 절연막(606)을 증착한 후 포토리소그래피 공정을 통해 상기 제 1 절연막(604)과 제 2 절연막(606)을 일부 제거하여 소오스/드레인영역(603a,603b)과 소오스/드레인 전극 간의 전기적 접속을 위한 제 1 콘택홀(620a,620b)을 형성한다.
이 후, 도 7e에 도시된 바와 같이, 도전성 금속을 기판(601) 전면에 증착한 후 포토리소그래피 공정을 이용하여 상기 제 1 콘택홀(620a)을 통해 소오스영역(603a)과 연결되는 소오스전극(607a) 및 드레인영역(603b)과 연결되는 드레인 전극(607b)을 형성한다. 이 때, 상기 소오스전극(607a)을 구성하는 도전성 금속의 일부는 연장되어 데이터라인(610)을 구성하게 된다.
다음으로, 도 7f에 도시된 바와 같이, 상기 기판(601) 전면에 아크릴(Acryl)과 같은 유기절연막인 제 3 절연막(608)을 증착한 후 포토리소그래피 공정을 이용하여 드레인 전극(607b)의 일부를 노출시키는 콘택홀(630)을 형성한다.
그 후, 도 7g에 도시된 바와 같이, 상기 제 3 절연막(608)이 형성된 기판(601) 전면에 인듐-틴-옥사이드(Indium Tin Oxide; ITO)와 같은 투명 도전성 물질을 증착한 후 레이저를 이용하여 화소전극(609)을 패터닝한다.
상기 레이저에 의한 화소전극의 패터닝은 화소전극 패턴이 형성된 마스크를 적용하고 화소전극의 성막 두께에 따라 소정의 값을 결정하여 기판에 조사함으로서 형성된다. 이때 상기 기판은 수직으로 세우고 측면에서 레이저를 조사함으로 이루어 질 수 있다. 이하 레이저에 의한 화소전극 패터닝 방법은 상기 실시 예와 같다.
본 발명은 레이저를 이용하여 화소전극을 패터닝하므로써 액정표시소자를 제조하는 데 사용되는 마스크 수를 줄일 수 있고 마스크 공정에 수반되는 노광공정, 현상공정, 식각공정, 세정공정 등의 일련의 공정을 줄일 수 있다. 또한, 본 발명의 레이저에 의한 화소전극을 패턴함에 있어 채널 상부에 게이트 라인 또는 에치 스톱퍼 등의 레이저 차단 막으로 사용될 수 있는 구조의 액정표시소자의 제조에 적용함으로써 레이저 패터닝 공정에서 소자의 불량 발생 염려 없이 레이저 패터닝 공정을 진행할 수 있다.
Claims (9)
- 기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극 상에 제 1 절연층을 형성하는 단계;상기 제 1 절연층 상에 반도체층 및 제 2 절연층을 연속하여 형성하는 단계;상기 제 2 절연층상에 감광막을 도포하고 사진 식각 공정을 적용하여 게이트 전극 상부에 에치 스톱퍼를 형성하는 단계;상기 에치 스톱퍼를 구비하는 반도체층 상에 고농도 불순물층과 도전층을 연속하여 형성하는 단계;상기 반도체층을 패터닝하여 액티브층을 형성하는 단계;상기 게이트 전극 상의 도전층 및 고농도 불순물층을 제거하여 소스 및 드레인 전극을 형성하는 단계;상기 소스 및 드레인 전극 상에 제 3 절연층을 형성하는 단계;상기 제 3 절연층을 패터닝하여 상기 드레인 전극을 노출시키는 콘택홀을 형성하는 단계;상기 콘택홀을 포함한 상기 제3 절연층 상에 투명전극을 형성하는 단계;상기 투명전극이 형성된 기판을 수직을 세운 후, 화소전극 패턴을 구비한 마스크를 적용하여 상기 투명전극 상에 레이저 조사함으로써 상기 콘택홀을 통해 상기 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
- 제 1 항에 있어서, 상기 화소전극 패턴을 구비하는 마스크는 화소전극 패턴이 레이저 차단 영역으로 구성되는 것을 특징으로 하는 액정표시소자 제조방법.
- 삭제
- 제 1 항에 있어서, 상기 레이저 조사하는 단계에서 사용되는 레이저는 Nd: YAG레이저인 것을 특징으로 하는 액정표시소자 제조방법.
- 제 1 항에 있어서, 상기 레이저 조사 단계에서 채널 영역으로 조사되는 레이저는 채널층 상부에 형성되는 에치 스톱퍼에 의해 차단되는 것을 특징으로 하는 액정표시소자 제조방법.
- 기판 상에 결정질 액티브층을 형성하는 단계;상기 액티브층 상에 제 1 절연층을 형성하는 단계;상기 제 1 절연층 상에 게이트 전극을 형성하는 단계;상기 게이트 전극 상에 제 2 절연층을 형성하는 단계;상기 제 2 절연층 상에 소스 및 드레인 전극을 형성하는 단계;상기 소스 및 드레인 전극 상에 제 3 절연층을 형성하는 단계;상기 제3 절연층을 패터닝하여 상기 드레인 전극을 노출시키는 콘택홀을 형성하는 단계;상기 콘택홀을 포함한 제3 절연층 상에 투명전극을 형성하는 단계; 및상기 투명전극이 형성된 기판을 수직을 세운 후, 화소전극 패턴을 구비한 마스크를 적용하여 상기 투명전극 상에 레이저 조사함으로써 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
- 제 6 항에 있어서, 상기 화소전극을 형성하는 단계에서 상기 액티브층을 구성하는 채널층으로 조사되는 레이저는 상기 게이트 전극에 의해 차단되는 것을 특징으로 하는 액정표시소자 제조방법.
- 삭제
- 제 6 항에 있어서, 상기 화소전극 패턴을 구비하는 마스크는 화소전극 패턴이 레이저 차단 영역으로 구성되는 것을 특징으로 하는 액정표시소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030099328A KR101013634B1 (ko) | 2003-12-29 | 2003-12-29 | 레이저 패터닝에 의한 액정표시소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030099328A KR101013634B1 (ko) | 2003-12-29 | 2003-12-29 | 레이저 패터닝에 의한 액정표시소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050068166A KR20050068166A (ko) | 2005-07-05 |
| KR101013634B1 true KR101013634B1 (ko) | 2011-02-10 |
Family
ID=37258759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030099328A KR101013634B1 (ko) | 2003-12-29 | 2003-12-29 | 레이저 패터닝에 의한 액정표시소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101013634B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08179307A (ja) * | 1994-12-22 | 1996-07-12 | Sharp Corp | 画像表示パネルの製造方法 |
| KR19990060004A (ko) * | 1997-12-31 | 1999-07-26 | 윤종용 | 기판의 정렬 방법 |
| KR20010083687A (ko) * | 2000-02-18 | 2001-09-01 | 구본준, 론 위라하디락사 | 액정표시장치용 어레이기판 제조방법 |
| KR20030094528A (ko) * | 2002-06-04 | 2003-12-18 | 엘지.필립스 엘시디 주식회사 | 저온폴리실리콘 액정표시장치용 어레이 기판과 그 제조방법 |
-
2003
- 2003-12-29 KR KR1020030099328A patent/KR101013634B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08179307A (ja) * | 1994-12-22 | 1996-07-12 | Sharp Corp | 画像表示パネルの製造方法 |
| KR19990060004A (ko) * | 1997-12-31 | 1999-07-26 | 윤종용 | 기판의 정렬 방법 |
| KR20010083687A (ko) * | 2000-02-18 | 2001-09-01 | 구본준, 론 위라하디락사 | 액정표시장치용 어레이기판 제조방법 |
| KR20030094528A (ko) * | 2002-06-04 | 2003-12-18 | 엘지.필립스 엘시디 주식회사 | 저온폴리실리콘 액정표시장치용 어레이 기판과 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050068166A (ko) | 2005-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101266273B1 (ko) | 액정표시소자의 제조방법 | |
| US20100308324A1 (en) | Array substrate for display device and method of fabricating the same | |
| JP2004301934A (ja) | 液晶表示装置の製造方法 | |
| US20080220553A1 (en) | Method of producing liquid crystal display device including forming an align mark in an insulating mother substrate | |
| KR100697263B1 (ko) | 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법 | |
| KR100595456B1 (ko) | 액정표시소자의 제조방법 | |
| KR100557499B1 (ko) | 패턴형성방법 및 이를 이용한 액정표시소자와 그 제조방법 | |
| JP2004004680A (ja) | 表示装置用配線基板及びその製造方法 | |
| US7342637B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| US6699738B2 (en) | Semiconductor doping method and liquid crystal display device fabricating method using the same | |
| KR100652052B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR20080001110A (ko) | 액정표시소자 및 그 제조방법 | |
| CN112002764A (zh) | Tft器件及其制备方法、tft阵列基板 | |
| KR101013634B1 (ko) | 레이저 패터닝에 의한 액정표시소자 제조방법 | |
| KR100769162B1 (ko) | 액정표시소자 및 그 제조방법 | |
| JP2003075870A (ja) | 平面表示装置およびその製造方法 | |
| KR101268388B1 (ko) | 액정표시소자 제조방법 | |
| KR101898118B1 (ko) | 횡전계형 액정표시장치용 어레이기판의 제조방법 | |
| KR101022806B1 (ko) | 고개구율 어레이 기판의 제조 방법 | |
| KR20070001548A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR100908850B1 (ko) | 구동회로 일체형 액정표시장치용 구동소자 및 스위칭소자의 제조방법 | |
| CN219421504U (zh) | 发光元件 | |
| KR101015335B1 (ko) | ２마스크를 이용한 액정표시소자 제조방법 | |
| KR20110062300A (ko) | 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 | |
| KR100548780B1 (ko) | 패턴형성방법 및 이를 이용한 전기소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20161214 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20191212 Year of fee payment: 10 |