CN110491777B - 一种双沟结构的脊上开孔方法 - Google Patents

一种双沟结构的脊上开孔方法 Download PDF

Info

Publication number
CN110491777B
CN110491777B CN201910769949.0A CN201910769949A CN110491777B CN 110491777 B CN110491777 B CN 110491777B CN 201910769949 A CN201910769949 A CN 201910769949A CN 110491777 B CN110491777 B CN 110491777B
Authority
CN
China
Prior art keywords
wafer
exposure
baking
post
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910769949.0A
Other languages
English (en)
Other versions
CN110491777A (zh
Inventor
邓仁亮
欧祥勇
薛正群
李敬波
杨重英
吴林福生
高家敏
郭智勇
苏辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuzhou Zhongke Optical Core Technology Co ltd
Original Assignee
Fuzhou Zhongke Optical Core Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou Zhongke Optical Core Technology Co ltd filed Critical Fuzhou Zhongke Optical Core Technology Co ltd
Priority to CN201910769949.0A priority Critical patent/CN110491777B/zh
Publication of CN110491777A publication Critical patent/CN110491777A/zh
Application granted granted Critical
Publication of CN110491777B publication Critical patent/CN110491777B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明涉及一种双沟结构的脊上开孔方法，包括如下步骤：在具有双沟的晶元上生长二氧化硅钝化层；匀胶负性光刻胶两次，进行前烘；准备好所需光刻版，将晶元对位曝光；将曝光后的晶元进行曝光后烘；将晶元泛曝光，进行显影；在显微镜下检验合格后，后烘；匀胶负性光刻胶一次，进行前烘；准备好所需光刻版，且晶元对位曝光预设时间；将曝光后的晶元进行曝光后烘；将晶元泛曝光，进行显影；在显微镜下检验合格后，后烘；将后烘后的晶元送到RIE刻蚀机进行刻蚀；将刻蚀后的晶元进行去胶清洗。本发明采用两次负胶反转光刻工艺和一次RIE刻蚀结合，减小对位难度并且能够有效保护台面边缘的二氧化硅钝化层，使得台面开孔区域形貌优良，便于电流注入。

Description

一种双沟结构的脊上开孔方法
技术领域：
本发明涉及一种双沟结构的脊上开孔方法。
背景技术：
目前，脊上开孔采用的光刻方式为正胶一次光刻，这种开孔的方式光刻版透光部分比较小，视野比较小，不利于对位曝光并且由于双沟腐蚀深度比较深，在台面边缘的光刻胶会往双沟里面填充，导致边缘胶厚不够，二氧化硅钝化层被刻蚀，不能有效的起到钝化作用。
发明内容：
本发明针对上述现有技术存在的问题做出改进，即本发明所要解决的技术问题是提供一种双沟结构的脊上开孔方法，设计合理，克服现有的工艺导致的台面边缘胶层过薄的问题。
为了实现上述目的，本发明采用的技术方案是：一种双沟结构的脊上开孔方法，包括如下步骤：
步骤S1：在具有双沟形貌结构的晶元上生长二氧化硅钝化层；
步骤S2：在二氧化硅钝化层上匀胶负性光刻胶两次，进行前烘；
步骤S3：准备好开孔所需要的光刻版，并且将步骤S2中前烘后的晶元对位曝光预设时间；
步骤S4：将步骤S3中对位曝光后的晶元进行曝光后烘预设时间；
步骤S5：将步骤S4中曝光后烘后的晶元泛曝光预设时间，然后进行显影；
步骤S6：将步骤S5中显影后的晶元在显微镜下检验合格后，后烘预设时间；
步骤S7：将步骤S6中后烘后的晶元匀胶负性光刻胶一次，进行前烘；
步骤S8：准备好开孔所需要的光刻版，并且将步骤S7中前烘后的晶元对位曝光预设时间；
步骤S9：将步骤S8中对位曝光后的晶元进行曝光后烘预设时间；
步骤S10：将步骤S9中曝光后烘后的晶元泛曝光预设时间，然后进行显影；
步骤S11：将步骤S10中显影后的晶元在显微镜下检验合格后，后烘预设时间；
步骤S12：将步骤S11中后烘后的晶元送到RIE刻蚀机进行刻蚀；
步骤S13：将刻蚀后的晶元进行去胶清洗。
进一步的，在步骤S1中，二氧化硅钝化层的厚度为4000Å。
进一步的，在步骤S3和步骤S8中，对位曝光的时间为3s。
进一步的，在步骤S4和步骤S9中，曝光后烘的时间为60s。
进一步的，在步骤S5和S10中，泛曝光的时间为60s。
进一步的，在步骤S6和步骤S11中，后烘时间为5min。
进一步的，在步骤S12中，通入四氟化碳气体进行刻蚀，将电流注入区域制备出来。
进一步的，在步骤S2和步骤S7中，负性光刻胶采用AZ5214。
与现有技术相比，本发明具有以下效果：本发明采用两次负胶反转光刻工艺和一次RIE刻蚀工艺相结合，可减小对位难度并且能够有效保护台面边缘的二氧化硅钝化层，使得台面开孔区域形貌优良，便于电流注入。
附图说明：
图1是本发明实施例中生长二氧化硅钝化层后的构造示意图；
图2是本发明实施例中两次光刻后的构造示意图；
图3是本发明实施例中RIE刻蚀后的构造示意图；
图4是本发明实施例中去胶清洗后的构造示意图；
图5是本发明实施例中去胶清洗后的俯视图。
图中：
1-晶元；2-二氧化硅钝化层；3-双沟结构；4-负性光刻胶；5-台面边缘；6-开孔区域。
具体实施方式:
下面结合附图和具体实施方式对本发明做进一步详细的说明。
如图1～5所示，本发明一种双沟结构的脊上开孔方法，在具有双沟形貌的晶元上，先进行两次光刻，然后用RIE刻蚀，刻蚀出光刻开孔区域，再经过去胶清洗形成了图5所示的形貌，具体包括如下步骤：
步骤S1：在具有双沟形貌结构的晶元上生长厚度为4000Å的二氧化硅钝化层，如图1所示；
步骤S2：在二氧化硅钝化层上匀胶负性光刻胶两次，进行前烘；
步骤S3：准备好开孔所需要的光刻版，并且将步骤S2中前烘后的晶元对位曝光3s；
步骤S4：将步骤S3中对位曝光后的晶元进行曝光后烘60s；
步骤S5：将步骤S4中曝光后烘后的晶元泛曝光60s，然后进行显影；
步骤S6：将步骤S5中显影后的晶元在显微镜下检验合格后，后烘5min；
步骤S7：将步骤S6中后烘后的晶元匀胶负性光刻胶一次，进行前烘，如图2所示；
步骤S8：准备好开孔所需要的光刻版，并且将步骤S7中前烘后的晶元对位曝光3s；
步骤S9：将步骤S8中对位曝光后的晶元进行曝光后烘60s；
步骤S10：将步骤S9中曝光后烘后的晶元泛曝光60s，然后进行显影；
步骤S11：将步骤S10中显影后的晶元在显微镜下检验合格后，后烘5min；
步骤S12：将步骤S11中后烘后的晶元送到RIE刻蚀机，通入四氟化碳气体进行刻蚀，将电流注入区域制备出来，如图3所示；
步骤S13：将刻蚀后的晶元进行去胶清洗，如图4所示。
本实施例中，在步骤S2和步骤S7中，负性光刻胶采用AZ5214。
本发明采用两次负胶反转光刻工艺和一次RIE刻蚀工艺，第一次光刻匀胶AZ5214(负胶）两次，进行对位曝光、PEB、泛曝光、显影和后烘。第二次光刻在第一次的基础上，匀胶AZ5214一次，进行对位曝光、PEB、泛曝光、显影和后烘。一次RIE刻蚀，通过通入四氟化碳气体对二氧化硅钝化层开孔部分进行刻蚀，将电流注入区域制备出来。这种两次光刻工艺方法克服现有的工艺导致的台面边缘胶层过薄，并且常规的一次正胶光刻，透光部分太小不利于对位曝光的问题，能够有效的提高台面边缘的胶厚，并且反转工艺采用的光刻版透光部分大，只有开孔处的几微米部分不透光，容易观察晶片表面状况以及实现对位操作
本发明的优点在于：既使得增大了对位透光区，减小对位难度，又加厚了台面边缘胶厚，使其满足刻蚀需求，制备出的开孔区域形貌优良，便于电流注入。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (8)

1.一种双沟结构的脊上开孔方法，其特征在于：包括如下步骤：
步骤S1：在具有双沟形貌结构的晶元上生长二氧化硅钝化层；
步骤S2：在二氧化硅钝化层上匀胶负性光刻胶两次，进行前烘；
步骤S3：准备好开孔所需要的光刻版，并且将步骤S2中前烘后的晶元对位曝光预设时间；
步骤S4：将步骤S3中对位曝光后的晶元进行曝光后烘预设时间；
步骤S5：将步骤S4中曝光后烘后的晶元泛曝光预设时间，然后进行显影；
步骤S6：将步骤S5中显影后的晶元在显微镜下检验合格后，后烘预设时间；
步骤S7：将步骤S6中后烘后的晶元匀胶负性光刻胶一次，进行前烘；
步骤S8：准备好开孔所需要的光刻版，并且将步骤S7中前烘后的晶元对位曝光预设时间；
步骤S9：将步骤S8中对位曝光后的晶元进行曝光后烘预设时间；
步骤S10：将步骤S9中曝光后烘后的晶元泛曝光预设时间，然后进行显影；
步骤S11：将步骤S10中显影后的晶元在显微镜下检验合格后，后烘预设时间；
步骤S12：将步骤S11中后烘后的晶元送到RIE刻蚀机进行刻蚀；
步骤S13：将刻蚀后的晶元进行去胶清洗。
2.根据权利要求1所述的一种双沟结构的脊上开孔方法，其特征在于：在步骤S1中，二氧化硅钝化层的厚度为4000Å。
3.根据权利要求1所述的一种双沟结构的脊上开孔方法，其特征在于：在步骤S3和步骤S8中，对位曝光的时间为3s。
4.根据权利要求1所述的一种双沟结构的脊上开孔方法，其特征在于：在步骤S4和步骤S9中，曝光后烘的时间为60s。
5.根据权利要求1所述的一种双沟结构的脊上开孔方法，其特征在于：在步骤S5和S10中，泛曝光的时间为60s。
6.根据权利要求1所述的一种双沟结构的脊上开孔方法，其特征在于：在步骤S6和步骤S11中，后烘时间为5min。
7.根据权利要求1所述的一种双沟结构的脊上开孔方法，其特征在于：在步骤S12中，通入四氟化碳气体进行刻蚀，将电流注入区域制备出来。
8.根据权利要求1所述的一种双沟结构的脊上开孔方法，其特征在于：在步骤S2和步骤S7中，负性光刻胶采用AZ5214。
CN201910769949.0A 2019-08-20 2019-08-20 一种双沟结构的脊上开孔方法 Active CN110491777B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910769949.0A CN110491777B (zh) 2019-08-20 2019-08-20 一种双沟结构的脊上开孔方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910769949.0A CN110491777B (zh) 2019-08-20 2019-08-20 一种双沟结构的脊上开孔方法

Publications (2)

Publication Number Publication Date
CN110491777A CN110491777A (zh) 2019-11-22
CN110491777B true CN110491777B (zh) 2021-08-03

Family

ID=68552303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910769949.0A Active CN110491777B (zh) 2019-08-20 2019-08-20 一种双沟结构的脊上开孔方法

Country Status (1)

Country Link
CN (1) CN110491777B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112133790A (zh) * 2020-09-25 2020-12-25 武汉敏芯半导体股份有限公司 高速光电探测器制备方法
CN113097052A (zh) * 2021-03-25 2021-07-09 浙江焜腾红外科技有限公司 一种半导体器件上SiO2护层的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104319293A (zh) * 2014-11-10 2015-01-28 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置
CN104538348A (zh) * 2015-01-19 2015-04-22 京东方科技集团股份有限公司 过孔和显示基板的制作方法
CN106449398A (zh) * 2016-10-27 2017-02-22 安徽富芯微电子有限公司 减少光刻湿法腐蚀钻蚀的工艺方法
CN107257082A (zh) * 2017-07-05 2017-10-17 青岛海信宽带多媒体技术有限公司 一种脊波导激光器电极接触窗口的制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000138416A (ja) * 1998-10-30 2000-05-16 Furukawa Electric Co Ltd:The リッジ型半導体素子の作製方法
JP2012227332A (ja) * 2011-04-19 2012-11-15 Sumitomo Electric Ind Ltd リッジ型半導体レーザ及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104319293A (zh) * 2014-11-10 2015-01-28 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置
CN104538348A (zh) * 2015-01-19 2015-04-22 京东方科技集团股份有限公司 过孔和显示基板的制作方法
CN106449398A (zh) * 2016-10-27 2017-02-22 安徽富芯微电子有限公司 减少光刻湿法腐蚀钻蚀的工艺方法
CN107257082A (zh) * 2017-07-05 2017-10-17 青岛海信宽带多媒体技术有限公司 一种脊波导激光器电极接触窗口的制作方法

Also Published As

Publication number Publication date
CN110491777A (zh) 2019-11-22

Similar Documents

Publication Publication Date Title
CN110491777B (zh) 一种双沟结构的脊上开孔方法
TW497138B (en) Method for improving consistency of critical dimension
WO2017071397A1 (zh) 阵列基板及其制作方法、显示面板、显示装置
US10139667B2 (en) Color filter substrate provided with inorganic cover layer and display panel comprising same
EP3971946A1 (en) Photoresist structure, patterned deposition layer, semiconductor chip and manufacturing method therefor
WO2019129109A1 (zh) 黑色矩阵的制作方法
WO2016161672A1 (zh) 阵列基板及其制备方法、液晶面板
WO2019184030A1 (zh) 阵列基板及阵列基板的制作方法
US20180088406A1 (en) Photomask and method of manufacturing color filter substrate
JP6947925B2 (ja) Ｔｆｔアレイ基板の製造方法及びディスプレイ装置の製造方法
KR102278989B1 (ko) 포토마스크 구조 및 어레이 기판 제조 방법
CN106847702A (zh) 一种漏极轻偏移结构的制备方法
WO2017020337A1 (zh) 彩色滤光基板及其制备方法
JP2002151381A (ja) パターン形成方法
CN104570450A (zh) 一种显示基板、显示面板和显示装置
JPH01191423A (ja) パターン形成方法
US10224349B1 (en) Method of manufacturing TFT array substrate and display device
WO2021109252A1 (zh) Coa 基板及其制作方法
CN106298643B (zh) 一种过孔的制作方法及显示基板的制作方法
KR20070001548A (ko) 액정표시장치용 어레이 기판의 제조방법
CN109950196A (zh) 一种应用于场隔离的低温氧化隔离工艺
JP2797854B2 (ja) 半導体装置のコンタクトホール形成方法
US20180246403A1 (en) Method and structure for detecting distortion in a pattern
JP6268137B2 (ja) 凹型レンズの製造方法
CN116759310B (zh) 一种使用正型光刻胶的金属剥离方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant