JP2988357B2 - 抵抗回路 - Google Patents
抵抗回路Info
- Publication number
- JP2988357B2 JP2988357B2 JP8030265A JP3026596A JP2988357B2 JP 2988357 B2 JP2988357 B2 JP 2988357B2 JP 8030265 A JP8030265 A JP 8030265A JP 3026596 A JP3026596 A JP 3026596A JP 2988357 B2 JP2988357 B2 JP 2988357B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- elements
- circuit
- region
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009792 diffusion process Methods 0.000 claims description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 31
- 229910052782 aluminium Inorganic materials 0.000 description 31
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000002131 composite material Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路装置とし
て形成される抵抗素子並びにその複合抵抗体および抵抗
回路に関し、特に、ディジタル−アナログ変換器（以後
ＤＡＣと呼称する）およびアナログ−ディジタル変換器
（以後ＡＤＣと呼称する）に用いられるＲ−２Ｒはしご
形抵抗回路のように、多くの抵抗素子を並べて配置し相
互接続する抵抗回路の抵抗比精度を高く構成できる抵抗
素子並びにその複合抵抗体および抵抗回路に関する。
て形成される抵抗素子並びにその複合抵抗体および抵抗
回路に関し、特に、ディジタル−アナログ変換器（以後
ＤＡＣと呼称する）およびアナログ−ディジタル変換器
（以後ＡＤＣと呼称する）に用いられるＲ−２Ｒはしご
形抵抗回路のように、多くの抵抗素子を並べて配置し相
互接続する抵抗回路の抵抗比精度を高く構成できる抵抗
素子並びにその複合抵抗体および抵抗回路に関する。
【０００２】
【従来の技術】周知のように、Ｒ−２Ｒはしご形抵抗回
路は、ＤＡＣおよびＡＤＣの主要要素として使用されて
おり、高い抵抗比精度を要求されている。図４はＲ−２
Ｒはしご形抵抗回路を有する４ビット用ＤＡＣの一例を
示す回路図である。
路は、ＤＡＣおよびＡＤＣの主要要素として使用されて
おり、高い抵抗比精度を要求されている。図４はＲ−２
Ｒはしご形抵抗回路を有する４ビット用ＤＡＣの一例を
示す回路図である。
【０００３】まず、図４を参照して、ＤＡＣに使用され
ているＲ−２Ｒはしご形抵抗回路について説明する。図
示されるように、ＤＡＣは、スイッチＳ１〜Ｓ４、抵抗
素子Ｒ６〜Ｒ１９、負電源端子１、演算増幅器２、出力
端子３、および定電流源４を有している。
ているＲ−２Ｒはしご形抵抗回路について説明する。図
示されるように、ＤＡＣは、スイッチＳ１〜Ｓ４、抵抗
素子Ｒ６〜Ｒ１９、負電源端子１、演算増幅器２、出力
端子３、および定電流源４を有している。
【０００４】スイッチＳ１〜Ｓ４は、入力コードに応じ
て接地側または演算増幅器２の入力側に設定される。ス
イッチＳ１〜Ｓ４は、図４では、入力コード［１０１
１］の状態を示している。抵抗素子Ｒ６〜Ｒ８，Ｒ１０
〜Ｒ１９それぞれは同一抵抗値Ｒを有している。抵抗素
子Ｒ６，Ｒ７，Ｒ８それぞれは単独素子として抵抗値Ｒ
を有し、また一方、抵抗素子Ｒ１０＋Ｒ１１，Ｒ１２＋
Ｒ１３，Ｒ１４＋Ｒ１５，Ｒ１６＋Ｒ１７，Ｒ１８＋Ｒ
１９それぞれは直列接続により抵抗値２Ｒを有し、それ
ぞれは抵抗値比１：２の関係にあるＲ−２Ｒはしご形抵
抗回路を形成している。
て接地側または演算増幅器２の入力側に設定される。ス
イッチＳ１〜Ｓ４は、図４では、入力コード［１０１
１］の状態を示している。抵抗素子Ｒ６〜Ｒ８，Ｒ１０
〜Ｒ１９それぞれは同一抵抗値Ｒを有している。抵抗素
子Ｒ６，Ｒ７，Ｒ８それぞれは単独素子として抵抗値Ｒ
を有し、また一方、抵抗素子Ｒ１０＋Ｒ１１，Ｒ１２＋
Ｒ１３，Ｒ１４＋Ｒ１５，Ｒ１６＋Ｒ１７，Ｒ１８＋Ｒ
１９それぞれは直列接続により抵抗値２Ｒを有し、それ
ぞれは抵抗値比１：２の関係にあるＲ−２Ｒはしご形抵
抗回路を形成している。
【０００５】すなわち、Ｒ−２Ｒはしご形抵抗回路で
は、図示されるように、抵抗素子Ｒ１０の他方が接地さ
れ、抵抗素子Ｒ１２，Ｒ１４，Ｒ１６，Ｒ１８それぞれ
の他方がスイッチＳ４〜Ｓ１それぞれに接続されてい
る。また、抵抗素子Ｒ１１，Ｒ１３の他方は抵抗素子Ｒ
６の一方に、抵抗素子Ｒ６，Ｒ１５の他方は抵抗素子Ｒ
７の一方に、抵抗素子Ｒ７，Ｒ１７の他方は抵抗素子Ｒ
８の一方に、更に抵抗素子Ｒ８，Ｒ１９の他方は定電流
源４を介して負電源端子１に接続されている。
は、図示されるように、抵抗素子Ｒ１０の他方が接地さ
れ、抵抗素子Ｒ１２，Ｒ１４，Ｒ１６，Ｒ１８それぞれ
の他方がスイッチＳ４〜Ｓ１それぞれに接続されてい
る。また、抵抗素子Ｒ１１，Ｒ１３の他方は抵抗素子Ｒ
６の一方に、抵抗素子Ｒ６，Ｒ１５の他方は抵抗素子Ｒ
７の一方に、抵抗素子Ｒ７，Ｒ１７の他方は抵抗素子Ｒ
８の一方に、更に抵抗素子Ｒ８，Ｒ１９の他方は定電流
源４を介して負電源端子１に接続されている。
【０００６】また、演算増幅器２では、入力側がスイッ
チＳ１〜Ｓ４および抵抗素子Ｒ９の一方に、また出力側
が抵抗素子Ｒ９の他方および出力端子３に接続されてい
る。
チＳ１〜Ｓ４および抵抗素子Ｒ９の一方に、また出力側
が抵抗素子Ｒ９の他方および出力端子３に接続されてい
る。
【０００７】この回路において、各ビットに“１”が立
った際、上位ビットから下位ビットに進むにしたがって
各ビットのスイッチＳ１〜Ｓ４それぞれに流れる電流値
は１／２、１／４、・・・、１／１６と順次１／２の大
きさに減少する。また、出力端子３には、定電流源４に
より流れる電流値Ｉと抵抗素子Ｒ９の抵抗値Ｒｒとによ
り、電圧値０から電圧値“Ｉ・Ｒｒ・１５／１６”まで
の間の等間隔な階段電圧Ｖｏが現れる。
った際、上位ビットから下位ビットに進むにしたがって
各ビットのスイッチＳ１〜Ｓ４それぞれに流れる電流値
は１／２、１／４、・・・、１／１６と順次１／２の大
きさに減少する。また、出力端子３には、定電流源４に
より流れる電流値Ｉと抵抗素子Ｒ９の抵抗値Ｒｒとによ
り、電圧値０から電圧値“Ｉ・Ｒｒ・１５／１６”まで
の間の等間隔な階段電圧Ｖｏが現れる。
【０００８】従来、この種のＲ−２Ｒはしご形抵抗回路
では、抵抗素子の相対精度を改善するため、第５図に示
されるようなレイアウトを行なっている。この回路の動
作および変換精度向上のための抵抗レイアウトについて
の技術が、例えば、特公平２−２８２６９号公報に記載
されている。
では、抵抗素子の相対精度を改善するため、第５図に示
されるようなレイアウトを行なっている。この回路の動
作および変換精度向上のための抵抗レイアウトについて
の技術が、例えば、特公平２−２８２６９号公報に記載
されている。
【０００９】この公報に記載されている回路では、抵抗
値Ｒの第１の抵抗素子Ｒ８〜Ｒ６（上位ビット側から）
が中心対称に平行配置され、抵抗値２Ｒの第２の抵抗素
子Ｒ１８＋Ｒ１９，Ｒ１６＋Ｒ１７，〜，Ｒ１０＋Ｒ１
１（上位ビット側から）が第１の抵抗素子Ｒ７，Ｒ６の
外側に同様に中心対称に平行配置されている。この中心
対称配置の構成により、熱的分布の不均一、拡散および
イオン注入の不均一、ピエゾ効果等により生じる抵抗値
のずれを、互いに打ち消し合い、抵抗値の相対精度が向
上するという目的、効果が達成されている。
値Ｒの第１の抵抗素子Ｒ８〜Ｒ６（上位ビット側から）
が中心対称に平行配置され、抵抗値２Ｒの第２の抵抗素
子Ｒ１８＋Ｒ１９，Ｒ１６＋Ｒ１７，〜，Ｒ１０＋Ｒ１
１（上位ビット側から）が第１の抵抗素子Ｒ７，Ｒ６の
外側に同様に中心対称に平行配置されている。この中心
対称配置の構成により、熱的分布の不均一、拡散および
イオン注入の不均一、ピエゾ効果等により生じる抵抗値
のずれを、互いに打ち消し合い、抵抗値の相対精度が向
上するという目的、効果が達成されている。
【００１０】次に、図５に図６を併せ参照して上述した
Ｒ−２Ｒはしご形抵抗回路の構造について説明する。図
６は図５のＢ−Ｂ断面説明図である。
Ｒ−２Ｒはしご形抵抗回路の構造について説明する。図
６は図５のＢ−Ｂ断面説明図である。
【００１１】図示されるように、Ｒ−２Ｒはしご形抵抗
回路の構造では、不純物濃度の低い拡散層抵抗１２より
なる抵抗素子Ｒ６〜Ｒ８，Ｒ１０〜Ｒ１９それぞれが中
心対称に平行配置（図５参照）され、この表面に形成さ
れた比較的厚い１μｍ程度の絶縁膜１４の上面に抵抗素
子Ｒ６〜Ｒ８，Ｒ１０〜Ｒ１９間を接続するアルミニュ
ーム配線（以後アルミ配線）２２が形成されている。
回路の構造では、不純物濃度の低い拡散層抵抗１２より
なる抵抗素子Ｒ６〜Ｒ８，Ｒ１０〜Ｒ１９それぞれが中
心対称に平行配置（図５参照）され、この表面に形成さ
れた比較的厚い１μｍ程度の絶縁膜１４の上面に抵抗素
子Ｒ６〜Ｒ８，Ｒ１０〜Ｒ１９間を接続するアルミニュ
ーム配線（以後アルミ配線）２２が形成されている。
【００１２】また、拡散層抵抗１２の両端に高濃度拡散
層１１が接続され、高濃度拡散層１１は抵抗素子Ｒ６〜
Ｒ８，Ｒ１０〜Ｒ１９を外部と接続配線する外部接続配
線１５に接続している。更に、抵抗素子の周囲で抵抗素
子Ｒ６〜Ｒ８，Ｒ１０〜Ｒ１９間を接続するアルミ配線
１７は絶縁膜１４を挟んで熱酸化膜１３の上面に形成さ
れている。
層１１が接続され、高濃度拡散層１１は抵抗素子Ｒ６〜
Ｒ８，Ｒ１０〜Ｒ１９を外部と接続配線する外部接続配
線１５に接続している。更に、抵抗素子の周囲で抵抗素
子Ｒ６〜Ｒ８，Ｒ１０〜Ｒ１９間を接続するアルミ配線
１７は絶縁膜１４を挟んで熱酸化膜１３の上面に形成さ
れている。
【００１３】このように、抵抗素子を形成する拡散層抵
抗領域の表面濃度はアルミ配線の電位の影響を受けない
ように、絶縁膜を比較的厚い１μｍ程度とするような構
造を配慮しているが、その影響を完全に排除することは
不可能である。
抗領域の表面濃度はアルミ配線の電位の影響を受けない
ように、絶縁膜を比較的厚い１μｍ程度とするような構
造を配慮しているが、その影響を完全に排除することは
不可能である。
【００１４】次に、下記数式１および数式２を併せ参照
してこの影響について説明する。
してこの影響について説明する。
【００１５】半導体表面に酸化膜を介して電圧を印加し
た場合、半導体表面のキャリア濃度が変化するので、抵
抗値が変化する。半導体表面が反転し始める電圧となる
しきい値電圧ＶT は、半導体の誘電率εs 、電子の電荷
ｑ、半導体基板の不純物濃度ＮB 、バンドギャップの中
心からフェルミレベルまでの電位差ΨB 、および酸化膜
の容量Ｃi により下記数式１で表わされる。
た場合、半導体表面のキャリア濃度が変化するので、抵
抗値が変化する。半導体表面が反転し始める電圧となる
しきい値電圧ＶT は、半導体の誘電率εs 、電子の電荷
ｑ、半導体基板の不純物濃度ＮB 、バンドギャップの中
心からフェルミレベルまでの電位差ΨB 、および酸化膜
の容量Ｃi により下記数式１で表わされる。
【００１６】
【数１】 この数式１で表わされるように、半導体基板の不純物濃
度ＮB が高い場合、しきい値電圧ＶT は高くなるので、
半導体表面のキャリア濃度は変動しにくくなる。一方、
酸化膜厚ｔoxおよび酸化膜の誘電率εoxによる酸化膜の
容量Ｃi は下記数式２で表わされる。
度ＮB が高い場合、しきい値電圧ＶT は高くなるので、
半導体表面のキャリア濃度は変動しにくくなる。一方、
酸化膜厚ｔoxおよび酸化膜の誘電率εoxによる酸化膜の
容量Ｃi は下記数式２で表わされる。
【００１７】
【数２】 この数式２および上記数式１によれば、酸化膜厚ｔoxが
厚くなる程、しきい値電圧ＶT は高くなることが表わさ
れているので、半導体表面のキャリア濃度は変動しにく
くなることが理解できる。
厚くなる程、しきい値電圧ＶT は高くなることが表わさ
れているので、半導体表面のキャリア濃度は変動しにく
くなることが理解できる。
【００１８】したがって、拡散層抵抗領域のシート抵抗
が１〜１０ｋΩ／□と比較的高く、かつ表面不純物濃度
が薄い場合に、Ｒ−２Ｒはしご形抵抗回路はアルミ配線
の電位の影響を受けやすく、例えば、抵抗値は０．１％
／Ｖ程度の電圧依存性を有する結果となる。
が１〜１０ｋΩ／□と比較的高く、かつ表面不純物濃度
が薄い場合に、Ｒ−２Ｒはしご形抵抗回路はアルミ配線
の電位の影響を受けやすく、例えば、抵抗値は０．１％
／Ｖ程度の電圧依存性を有する結果となる。
【００１９】このような電源電圧の依存性を持った抵抗
素子を使用し、例えば、９ビットのＤＡＣを構成した場
合、１ビット当たりの出力電圧の変化は、［（１／
２9 ）×１００＝］０．２％であるから、抵抗素子の電
源電圧依存性はＤＡＣの変換精度に大きな影響を与える
ことになる。
素子を使用し、例えば、９ビットのＤＡＣを構成した場
合、１ビット当たりの出力電圧の変化は、［（１／
２9 ）×１００＝］０．２％であるから、抵抗素子の電
源電圧依存性はＤＡＣの変換精度に大きな影響を与える
ことになる。
【００２０】一方、このようなアルミ配線の電位による
抵抗値の変動を低減する技術として、例えば、特開昭５
８−１０８５１号公報に集積回路が開示されている。こ
こに記載されている集積回路では、抵抗素子の交差部位
に交差面を包含する高濃度拡散層を配置することにより
抵抗変動が減少している。すなわち、アルミ配線の下
は、高濃度拡散層となっているので、アルミ配線の電位
が変化しても拡散層の表面の電子濃度はほとんど変化し
ない。この結果、抵抗素子の抵抗値の変動を抑えること
ができる。
抵抗値の変動を低減する技術として、例えば、特開昭５
８−１０８５１号公報に集積回路が開示されている。こ
こに記載されている集積回路では、抵抗素子の交差部位
に交差面を包含する高濃度拡散層を配置することにより
抵抗変動が減少している。すなわち、アルミ配線の下
は、高濃度拡散層となっているので、アルミ配線の電位
が変化しても拡散層の表面の電子濃度はほとんど変化し
ない。この結果、抵抗素子の抵抗値の変動を抑えること
ができる。
【００２１】しかしながら、Ｒ−２Ｒはしご形抵抗回路
でこの構造を採用する場合、アルミ配線は、下が高濃度
拡散層領域になっているので、高濃度拡散層領域の抵抗
値を拾ってしまう。すなわち、高濃度拡散層領域のシー
ト抵抗値は通常数十オーム／□程度である。したがっ
て、アルミ配線の下の高濃度拡散層領域を追加したこと
による抵抗値の増加量を２０Ωと仮定し、かつＲ−２Ｒ
はしご形抵抗回路の抵抗素子１つ当りの抵抗値を１０ｋ
Ωと仮定した場合、高濃度拡散層の抵抗値の増加量の抵
抗素子１つ当りの抵抗値に対する割合は、［（２０／１
０ｋ）×１００＝）０．２％となり、ＤＡＣの変換精度
に大きな影響を与えることとなる。
でこの構造を採用する場合、アルミ配線は、下が高濃度
拡散層領域になっているので、高濃度拡散層領域の抵抗
値を拾ってしまう。すなわち、高濃度拡散層領域のシー
ト抵抗値は通常数十オーム／□程度である。したがっ
て、アルミ配線の下の高濃度拡散層領域を追加したこと
による抵抗値の増加量を２０Ωと仮定し、かつＲ−２Ｒ
はしご形抵抗回路の抵抗素子１つ当りの抵抗値を１０ｋ
Ωと仮定した場合、高濃度拡散層の抵抗値の増加量の抵
抗素子１つ当りの抵抗値に対する割合は、［（２０／１
０ｋ）×１００＝）０．２％となり、ＤＡＣの変換精度
に大きな影響を与えることとなる。
【００２２】
【発明が解決しようとする課題】上述した従来のＲ−２
Ｒはしご形抵抗回路のうち、前者の特許公報では、抵抗
素子となる拡散層抵抗領域の電子の表面濃度は薄いの
で、絶縁膜を介したアルミ配線の電位の影響を受けやす
く、ＤＡＣの変換精度に大きな影響を与えるという問題
点がある。
Ｒはしご形抵抗回路のうち、前者の特許公報では、抵抗
素子となる拡散層抵抗領域の電子の表面濃度は薄いの
で、絶縁膜を介したアルミ配線の電位の影響を受けやす
く、ＤＡＣの変換精度に大きな影響を与えるという問題
点がある。
【００２３】また、この解決策の１つである後者の公開
公報では、抵抗素子の両端それぞれで接続されるアルミ
配線が、高濃度拡散層領域を介して近接しているので、
高濃度拡散層領域の抵抗値を拾い、上記同様、ＤＡＣの
変換精度に大きな影響を与えるという問題点がある。
公報では、抵抗素子の両端それぞれで接続されるアルミ
配線が、高濃度拡散層領域を介して近接しているので、
高濃度拡散層領域の抵抗値を拾い、上記同様、ＤＡＣの
変換精度に大きな影響を与えるという問題点がある。
【００２４】本発明の課題は、アルミ配線の電位変動の
影響を低減して抵抗比精度を高く構成できる抵抗素子並
びにその複合抵抗体および抵抗回路を提供すること、特
にこのような特性を有するＲ−２Ｒはしご形抵抗回路を
提供することである。
影響を低減して抵抗比精度を高く構成できる抵抗素子並
びにその複合抵抗体および抵抗回路を提供すること、特
にこのような特性を有するＲ−２Ｒはしご形抵抗回路を
提供することである。
【００２５】
【課題を解決する手段】本発明による抵抗回路は、半導
体基板上に形成され外部と接続される両端の接続部と中
央部の抵抗領域との間の所定領域が高いキャリア濃度領
域である抵抗素子を複数備え、前記複数の抵抗素子の上
面で絶縁体を挟んでこれら抵抗素子を接続配線する抵抗
回路において、前記抵抗素子それぞれを接続する配線
が、前記抵抗領域上を除き前記抵抗素子両端の高いキャ
リア濃度領域上に形成されている。したがって、抵抗素
子の両端それぞれで接続されるアルミ配線が低いキャリ
ア濃度領域を介することとなり、高いキャリア濃度の高
濃度拡散層領域またはポリシリコン配線領域の抵抗値を
拾うことが避けられる。
体基板上に形成され外部と接続される両端の接続部と中
央部の抵抗領域との間の所定領域が高いキャリア濃度領
域である抵抗素子を複数備え、前記複数の抵抗素子の上
面で絶縁体を挟んでこれら抵抗素子を接続配線する抵抗
回路において、前記抵抗素子それぞれを接続する配線
が、前記抵抗領域上を除き前記抵抗素子両端の高いキャ
リア濃度領域上に形成されている。したがって、抵抗素
子の両端それぞれで接続されるアルミ配線が低いキャリ
ア濃度領域を介することとなり、高いキャリア濃度の高
濃度拡散層領域またはポリシリコン配線領域の抵抗値を
拾うことが避けられる。
【００２６】また、本発明による抵抗回路は、各々が抵
抗値Ｒを有する複数の第１の抵抗素子と各々が抵抗値２
Ｒを有する複数の第２の抵抗素子とが組み合わされて形
成されるＲ−２Ｒはしご形の抵抗回路において、前記第
１および第２の抵抗素子は単位抵抗を前記段落００２５
に記載の抵抗素子により形成されており、この抵抗素子
それぞれを接続する配線が、前記抵抗領域上を除き前記
抵抗素子両端の高いキャリア濃度領域上に形成されてい
る。
抗値Ｒを有する複数の第１の抵抗素子と各々が抵抗値２
Ｒを有する複数の第２の抵抗素子とが組み合わされて形
成されるＲ−２Ｒはしご形の抵抗回路において、前記第
１および第２の抵抗素子は単位抵抗を前記段落００２５
に記載の抵抗素子により形成されており、この抵抗素子
それぞれを接続する配線が、前記抵抗領域上を除き前記
抵抗素子両端の高いキャリア濃度領域上に形成されてい
る。
【００２７】また、本発明による抵抗回路では、複数の
前記抵抗素子の上面で絶縁体を挟んでこれら抵抗素子を
接続する配線が、抵抗素子両端の高いキャリア濃度領
域、例えば高濃度拡散層領域上またはポリシリコン配線
領域上に形成されている。
前記抵抗素子の上面で絶縁体を挟んでこれら抵抗素子を
接続する配線が、抵抗素子両端の高いキャリア濃度領
域、例えば高濃度拡散層領域上またはポリシリコン配線
領域上に形成されている。
【００２８】したがって、抵抗素子は、アルミ配線が高
いキャリア濃度の高濃度拡散層領域上またはポリシリコ
ン配線領域上にあるので、アルミ配線の電位の影響を受
けることが少ない。
いキャリア濃度の高濃度拡散層領域上またはポリシリコ
ン配線領域上にあるので、アルミ配線の電位の影響を受
けることが少ない。
【００２９】
【発明の実施の形態】次に、本発明の実施の形態につい
て図１に図２を併せ参照して説明する。
て図１に図２を併せ参照して説明する。
【００３０】図１は本発明の実施の一形態を示す回路の
平面図であり、図２は図１のＡ−Ａ断面説明図である。
平面図であり、図２は図１のＡ−Ａ断面説明図である。
【００３１】図示されたＲ−２Ｒはしご形抵抗回路で
は、単位抵抗となる抵抗素子Ｒ６〜Ｒ８，Ｒ１０〜Ｒ１
９が中央部の領域に拡散層抵抗１２を有し、この拡散層
抵抗１２の両側に所定の長さと幅との領域を有する高濃
度拡散層１０を備えている。抵抗素子Ｒ６〜Ｒ８，Ｒ１
０〜Ｒ１９の両端の外部接続配線１５は高濃度拡散層１
０の端部に接続されている。
は、単位抵抗となる抵抗素子Ｒ６〜Ｒ８，Ｒ１０〜Ｒ１
９が中央部の領域に拡散層抵抗１２を有し、この拡散層
抵抗１２の両側に所定の長さと幅との領域を有する高濃
度拡散層１０を備えている。抵抗素子Ｒ６〜Ｒ８，Ｒ１
０〜Ｒ１９の両端の外部接続配線１５は高濃度拡散層１
０の端部に接続されている。
【００３２】抵抗値Ｒの第１の抵抗素子Ｒ６〜Ｒ８で
は、上位ビットに対応する抵抗素子Ｒ８が中心となり、
その左右に抵抗素子Ｒ７，Ｒ６が平行配置され、この更
に外側の両脇に抵抗値２Ｒの第２の抵抗素子Ｒ１８＋Ｒ
１９，Ｒ１６＋Ｒ１７，Ｒ１４＋Ｒ１５，Ｒ１２＋Ｒ１
３，Ｒ１０＋Ｒ１１それぞれが上位ビット側から順次、
中心対称に平行配置されている。
は、上位ビットに対応する抵抗素子Ｒ８が中心となり、
その左右に抵抗素子Ｒ７，Ｒ６が平行配置され、この更
に外側の両脇に抵抗値２Ｒの第２の抵抗素子Ｒ１８＋Ｒ
１９，Ｒ１６＋Ｒ１７，Ｒ１４＋Ｒ１５，Ｒ１２＋Ｒ１
３，Ｒ１０＋Ｒ１１それぞれが上位ビット側から順次、
中心対称に平行配置されている。
【００３３】したがって、図４に示されるような回路で
は、一方の端部で、中央の抵抗素子Ｒ８は１つ置いた位
置の抵抗素子Ｒ１９を介して定電流源４に、抵抗素子Ｒ
６は抵抗素子Ｒ７、Ｒ１５に、抵抗素子Ｒ１０は接地端
子に、抵抗素子Ｒ１１は抵抗素子Ｒ１３に、また抵抗素
子Ｒ１２，Ｒ１４，Ｒ１６，Ｒ１８それぞれはスイッチ
Ｓ４〜Ｓ１それぞれに、それぞれアルミ配線１６により
接続されている。
は、一方の端部で、中央の抵抗素子Ｒ８は１つ置いた位
置の抵抗素子Ｒ１９を介して定電流源４に、抵抗素子Ｒ
６は抵抗素子Ｒ７、Ｒ１５に、抵抗素子Ｒ１０は接地端
子に、抵抗素子Ｒ１１は抵抗素子Ｒ１３に、また抵抗素
子Ｒ１２，Ｒ１４，Ｒ１６，Ｒ１８それぞれはスイッチ
Ｓ４〜Ｓ１それぞれに、それぞれアルミ配線１６により
接続されている。
【００３４】また、他方の端部で、抵抗素子Ｒ７は抵抗
素子Ｒ８に、また抵抗素子Ｒ１０，Ｒ１２，Ｒ１４，Ｒ
１６，Ｒ１８それぞれは中心対称位置の抵抗素子Ｒ１
１，Ｒ１３，Ｒ１５，Ｒ１７，Ｒ１９それぞれにアルミ
配線１６により接続され、更に抵抗素子Ｒ１１の一方は
抵抗素子Ｒ６の他方に、また抵抗素子Ｒ１７の一方は抵
抗素子Ｒ７の他方にアルミ配線１６により接続されてＲ
−２Ｒはしご形抵抗回路が構成されている。
素子Ｒ８に、また抵抗素子Ｒ１０，Ｒ１２，Ｒ１４，Ｒ
１６，Ｒ１８それぞれは中心対称位置の抵抗素子Ｒ１
１，Ｒ１３，Ｒ１５，Ｒ１７，Ｒ１９それぞれにアルミ
配線１６により接続され、更に抵抗素子Ｒ１１の一方は
抵抗素子Ｒ６の他方に、また抵抗素子Ｒ１７の一方は抵
抗素子Ｒ７の他方にアルミ配線１６により接続されてＲ
−２Ｒはしご形抵抗回路が構成されている。
【００３５】このように、中心対称配置を行なうことに
より熱的分布の不均一、拡散およびイオン注入の不均
一、ピエゾ効果等により生じる抵抗値のずれは、互いに
打ち消し合って抵抗値の相対精度を向上することができ
る。
より熱的分布の不均一、拡散およびイオン注入の不均
一、ピエゾ効果等により生じる抵抗値のずれは、互いに
打ち消し合って抵抗値の相対精度を向上することができ
る。
【００３６】また、並列配置された抵抗素子Ｒ６〜Ｒ
８，Ｒ１０〜Ｒ１９それぞれを接続するアルミ配線１６
は、集積化のため可能な限り抵抗素子Ｒ６〜Ｒ８，Ｒ１
０〜Ｒ１９それぞれの端部近辺の上部に配置され、この
抵抗素子Ｒ６〜Ｒ８，Ｒ１０〜Ｒ１９の端部近辺の配線
領域の部分は高濃度拡散層１０になっている。高濃度拡
散層１０では、アルミ配線１６の電位に変化があって
も、拡散層の表面のキャリア濃度はほとんど変化せずに
抑えられるので、抵抗値の変動を抑えることができる。
８，Ｒ１０〜Ｒ１９それぞれを接続するアルミ配線１６
は、集積化のため可能な限り抵抗素子Ｒ６〜Ｒ８，Ｒ１
０〜Ｒ１９それぞれの端部近辺の上部に配置され、この
抵抗素子Ｒ６〜Ｒ８，Ｒ１０〜Ｒ１９の端部近辺の配線
領域の部分は高濃度拡散層１０になっている。高濃度拡
散層１０では、アルミ配線１６の電位に変化があって
も、拡散層の表面のキャリア濃度はほとんど変化せずに
抑えられるので、抵抗値の変動を抑えることができる。
【００３７】更に、図示されるように、抵抗素子Ｒ６〜
Ｒ８，Ｒ１０〜Ｒ１９それぞれは、両端部それぞれの高
濃度拡散層１０の領域をそれぞれ同一にした構造であ
る。この結果、各単位抵抗の抵抗値を等しくすることが
容易であり、各単位抵抗、複合抵抗体および抵抗回路の
生産性も向上すると共に、高濃度拡散層１０を設けたこ
とによる抵抗値の増加は相対的にみて相殺される。
Ｒ８，Ｒ１０〜Ｒ１９それぞれは、両端部それぞれの高
濃度拡散層１０の領域をそれぞれ同一にした構造であ
る。この結果、各単位抵抗の抵抗値を等しくすることが
容易であり、各単位抵抗、複合抵抗体および抵抗回路の
生産性も向上すると共に、高濃度拡散層１０を設けたこ
とによる抵抗値の増加は相対的にみて相殺される。
【００３８】一方、抵抗素子Ｒ６〜Ｒ８，Ｒ１０〜Ｒ１
９上の領域外で抵抗素子Ｒ６〜Ｒ８，Ｒ１０〜Ｒ１９間
を接続するアルミ配線１７は絶縁膜１４を挟んで熱酸化
膜１３上に形成されている。
９上の領域外で抵抗素子Ｒ６〜Ｒ８，Ｒ１０〜Ｒ１９間
を接続するアルミ配線１７は絶縁膜１４を挟んで熱酸化
膜１３上に形成されている。
【００３９】次に、図３の断面説明図を参照して、別の
実施例について説明する。
実施例について説明する。
【００４０】図示されるように、抵抗素子は、拡散層抵
抗１２の両側に、ポリシリコン接続用アルミ配線２０を
接続する高濃度拡散層１１を備え、またこの両外側の熱
酸化膜１３上にポリシリコン配線２１を備えている。更
に、抵抗素子は、両端で、すなわちポリシリコン配線２
１で、外部接続配線１５に接続している。
抗１２の両側に、ポリシリコン接続用アルミ配線２０を
接続する高濃度拡散層１１を備え、またこの両外側の熱
酸化膜１３上にポリシリコン配線２１を備えている。更
に、抵抗素子は、両端で、すなわちポリシリコン配線２
１で、外部接続配線１５に接続している。
【００４１】抵抗素子間を接続するアルミ配線１６は、
高濃度のポリシリコン配線２１の上に絶縁膜１４を間に
置いて形成されている。すなわち、図２に示された抵抗
素子における高濃度拡散層の代りに高濃度のポリシリコ
ン配線２１が充てられている。この結果、アルミ配線１
６の電位によるポリシリコン配線２１の表面のキャリア
濃度の変動が抑えられるので、抵抗回路の抵抗値の変動
を防ぐことができる。
高濃度のポリシリコン配線２１の上に絶縁膜１４を間に
置いて形成されている。すなわち、図２に示された抵抗
素子における高濃度拡散層の代りに高濃度のポリシリコ
ン配線２１が充てられている。この結果、アルミ配線１
６の電位によるポリシリコン配線２１の表面のキャリア
濃度の変動が抑えられるので、抵抗回路の抵抗値の変動
を防ぐことができる。
【００４２】上記説明では、アルミ配線の領域として高
濃度拡散層領域およびポリシリコン配線領域を図示して
説明したが、他の電導体による高いキャリア濃度領域を
設けてもよい。
濃度拡散層領域およびポリシリコン配線領域を図示して
説明したが、他の電導体による高いキャリア濃度領域を
設けてもよい。
【００４３】上記説明では、抵抗回路として、Ｒ−２Ｒ
はしご形抵抗回路のみ説明したが、他の抵抗回路で抵抗
素子間を接続する際にも適用可能である。
はしご形抵抗回路のみ説明したが、他の抵抗回路で抵抗
素子間を接続する際にも適用可能である。
【００４４】
【発明の効果】以上説明したように本発明によれば、両
端の所定領域に高いキャリア濃度領域を有する抵抗素子
を単位素子とし、この複数個の単位素子を同一半導体基
板上に長手軸を互いに平行に配列し、この複数の抵抗素
子の上面で絶縁体を挟んでこれら抵抗素子を接続配線す
る際、抵抗素子それぞれを接続する配線が、この抵抗素
子両端の高いキャリア濃度領域上に形成されている抵抗
回路が得られる。この構成によって、アルミ配線の電位
変動の影響を低減して抵抗比精度を高くできる抵抗素子
並びにその複合抵抗体および抵抗回路を得ることがで
き、特にＲ−２Ｒはしご形抵抗回路において上記特性を
効果的に得ることができる。
端の所定領域に高いキャリア濃度領域を有する抵抗素子
を単位素子とし、この複数個の単位素子を同一半導体基
板上に長手軸を互いに平行に配列し、この複数の抵抗素
子の上面で絶縁体を挟んでこれら抵抗素子を接続配線す
る際、抵抗素子それぞれを接続する配線が、この抵抗素
子両端の高いキャリア濃度領域上に形成されている抵抗
回路が得られる。この構成によって、アルミ配線の電位
変動の影響を低減して抵抗比精度を高くできる抵抗素子
並びにその複合抵抗体および抵抗回路を得ることがで
き、特にＲ−２Ｒはしご形抵抗回路において上記特性を
効果的に得ることができる。
【図１】本発明の実施の一形態を示す抵抗回路の平面図
である。
である。
【図２】図１のＡ−Ａ断面説明図である。
【図３】本発明の実施の別の一形態を示す断面説明図で
ある。
ある。
【図４】Ｒ−２Ｒはしご形抵抗回路を含むＤＡＣの一例
を示す回路図である。
を示す回路図である。
【図５】従来の一例を示す抵抗回路の平面図である。
【図６】図５のＢ−Ｂ断面説明図である。
１０、１１ 高濃度拡散層 １２ 拡散層抵抗 １３ 熱酸化膜 １４ 絶縁膜 １５ 外部接続配線 １６ アルミ配線（高濃度拡散層上） １７ アルミ配線（熱酸化膜上） １９ アルミ配線（ポリシリコン配線上） ２０ アルミ配線（ポリシリコン接続用） ２１ ポリシリコン配線 Ｒ６〜Ｒ１９ 抵抗素子
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/04 H01L 21/822 H03M 1/78
Claims (3)
- 【請求項１】 半導体基板上に形成され外部と接続され
る両端の接続部と中央部の抵抗領域との間の所定領域が
高いキャリア濃度領域である抵抗素子を複数備え、前記
複数の抵抗素子の上面で絶縁体を挟んでこれら抵抗素子
を接続配線する抵抗回路において、前記抵抗素子それぞ
れを接続する配線が、前記抵抗領域上を除き前記抵抗素
子両端の高いキャリア濃度領域上に形成されていること
を特徴とする抵抗回路。 - 【請求項２】 各々が抵抗値Ｒを有する複数の第１の抵
抗素子と各々が抵抗値２Ｒを有する複数の第２の抵抗素
子とが組み合わされて形成されるＲ−２Ｒはしご形の抵
抗回路において、前記第１および第２の抵抗素子は単位
抵抗を前記請求項１における抵抗素子により形成されて
おり、この抵抗素子それぞれを接続する配線が、前記抵
抗領域上を除き前記抵抗素子両端の高いキャリア濃度領
域上に形成されていることを特徴とする抵抗回路。 - 【請求項３】 請求項１または請求項２において、高い
キャリア濃度領域は、高濃度拡散層およびポリシリコン
配線のいずれか一方を有することを特徴とする抵抗回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8030265A JP2988357B2 (ja) | 1996-02-19 | 1996-02-19 | 抵抗回路 |
| US08/802,314 US6046491A (en) | 1996-02-19 | 1997-02-18 | Semiconductor resistor element having improved resistance tolerance and semiconductor device therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8030265A JP2988357B2 (ja) | 1996-02-19 | 1996-02-19 | 抵抗回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09223775A JPH09223775A (ja) | 1997-08-26 |
| JP2988357B2 true JP2988357B2 (ja) | 1999-12-13 |
Family
ID=12298884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8030265A Expired - Lifetime JP2988357B2 (ja) | 1996-02-19 | 1996-02-19 | 抵抗回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6046491A (ja) |
| JP (1) | JP2988357B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3575026B2 (ja) * | 1997-07-03 | 2004-10-06 | セイコーエプソン株式会社 | ラダー型抵抗回路並びにそれを用いたデジタル−アナログ変換器及び半導体装置 |
| US6348832B1 (en) * | 2000-04-17 | 2002-02-19 | Taiwan Semiconductor Manufacturing Co., Inc. | Reference current generator with small temperature dependence |
| US7439146B1 (en) * | 2000-08-30 | 2008-10-21 | Agere Systems Inc. | Field plated resistor with enhanced routing area thereover |
| KR100462878B1 (ko) * | 2002-03-22 | 2004-12-17 | 삼성전자주식회사 | 길이가 긴 부하저항을 구비한 반도체 장치 및 그의 제조방법 |
| JP2006108231A (ja) * | 2004-10-01 | 2006-04-20 | Denso Corp | 半導体装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5583257A (en) * | 1978-12-20 | 1980-06-23 | Toshiba Corp | Fabricating method of semiconductor device |
| JPS55123157A (en) * | 1979-03-16 | 1980-09-22 | Oki Electric Ind Co Ltd | High-stability ion-injected resistor |
| JPS55125645A (en) * | 1979-03-20 | 1980-09-27 | Toshiba Corp | Production of semiconductor device |
| JPS5810851A (ja) * | 1981-07-10 | 1983-01-21 | Toshiba Corp | 集積回路 |
| JPS59228753A (ja) * | 1983-06-10 | 1984-12-22 | Hitachi Ltd | 半導体装置 |
| JPS6352468A (ja) * | 1986-08-22 | 1988-03-05 | Hitachi Micro Comput Eng Ltd | 抵抗素子 |
| JPH0530367Y2 (ja) * | 1988-05-13 | 1993-08-03 | ||
| JP2663978B2 (ja) * | 1988-07-16 | 1997-10-15 | アイシン化工 株式会社 | 耐寒耐チッピング用被覆組成物 |
| JPH04352466A (ja) * | 1991-05-30 | 1992-12-07 | Mitsubishi Electric Corp | Ｒ−２ｒラダー抵抗回路 |
-
1996
- 1996-02-19 JP JP8030265A patent/JP2988357B2/ja not_active Expired - Lifetime
-
1997
- 1997-02-18 US US08/802,314 patent/US6046491A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6046491A (en) | 2000-04-04 |
| JPH09223775A (ja) | 1997-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4703302A (en) | Resistance ladder network | |
| KR100497711B1 (ko) | 반도체 장치 | |
| JP2988357B2 (ja) | 抵抗回路 | |
| JP3549499B2 (ja) | 半導体集積回路装置ならびにｄ／ａ変換装置およびａ／ｄ変換装置 | |
| EP0932256B1 (en) | Ladder type resistance circuit, and digital-analog converter and semiconductor device using the same | |
| US7471137B2 (en) | Frequency-independent voltage divider | |
| JP2944442B2 (ja) | ディジタルアナログ変換器 | |
| US5959343A (en) | Semiconductor device | |
| JP3246541B2 (ja) | 半導体装置 | |
| US4890191A (en) | Integrated circuits | |
| JPS6356707B2 (ja) | ||
| JPH0228269B2 (ja) | ||
| US4223335A (en) | Semiconductor device body having identical isolated composite resistor regions | |
| JP3113202B2 (ja) | 半導体装置 | |
| JPS63310156A (ja) | 集積回路 | |
| JPH03138973A (ja) | 半導体集積回路 | |
| JP2663845B2 (ja) | デジタル・アナログ変換器 | |
| JPH0467666A (ja) | 半導体装置 | |
| JP3934752B2 (ja) | 半導体装置 | |
| US7049698B1 (en) | Semiconductor integrated circuit having transistor with reduced resistance | |
| JPS63141362A (ja) | 半導体装置 | |
| JPH09213883A (ja) | 半導体集積回路用抵抗素子 | |
| JP2967265B2 (ja) | 半導体装置 | |
| JP3417646B2 (ja) | 基準電圧発生回路のレイアウト構造 | |
| JP2834274B2 (ja) | 半導体集積回路 |