TW560061B - An integrated circuit including a field plated resistor - Google Patents
An integrated circuit including a field plated resistor Download PDFInfo
- Publication number
- TW560061B TW560061B TW090121356A TW90121356A TW560061B TW 560061 B TW560061 B TW 560061B TW 090121356 A TW090121356 A TW 090121356A TW 90121356 A TW90121356 A TW 90121356A TW 560061 B TW560061 B TW 560061B
- Authority
- TW
- Taiwan
- Prior art keywords
- resistor
- insulating material
- layer
- field plate
- material layer
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 58
- 239000002184 metal Substances 0.000 claims abstract description 58
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 46
- 239000004020 conductor Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 5
- 239000011810 insulating material Substances 0.000 claims description 51
- 230000004888 barrier function Effects 0.000 claims description 29
- 238000009413 insulation Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000012212 insulator Substances 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 239000002689 soil Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 17
- 229920005591 polysilicon Polymers 0.000 abstract description 7
- 238000000034 method Methods 0.000 description 36
- 238000002513 implantation Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000007943 implant Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241000238631 Hexapoda Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66166—Resistors with PN junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
560061 五、發明説明 技術領域 本發明概略關於半導體製程技術且更明確地關於一種場 板電阻器以在場板電阻器上方提供最大布線範圍。 發明背景 在半導體基底上製造電阻器的各種方法已為眾所週知。 揭橥製造電阻器之方法的第4 140 817, 5 548 268, 5 683 928, 5,976,392，5,989,970，6,069,398 與 6,093,596 號等各美國專利 均在此附呈供卓參。 在積體電路中，通過高表面電阻擴散電阻器本體上方的 渚如跡線等金屬當一電壓施加給跡線時會造成電阻器的電 阻變化。跡線上的電壓會造成跡線下方的電阻器區域反轉 、哀竭、或累積，這會造成電阻器的電阻變化。這種現象 重複發生會發生電阻的不良永久改變。 =種解決方法是不在電阻器上方布線金屬導體以避免此 問題但此技術浪費寶貴的區域並使採用此技術的積體電 路晶粒在範圍上大於利用電阻器上方區域做金屬導體布線 之積體電路晶粒的範園。 顯示在圖18内的另—種解決方法是在電阻器本體上方延 伸^屬跡綠連接到電阻器接觸點中的第—個接觸點。已知 2板的金屬延伸物會在佈局、設計、與製造規則容許範 圍内幾乎延伸到連接至第二電阻器接觸點的金屬。依此方 法，加諸第一電阻器接觸點的電壓也會加諸電阻器本㈣上 万的場板。第二電阻器接觸點連接到另—個電位。奸是肇 -5 X 297公釐） 本纸乐尺度適财 56〇〇6i 五、發明説明（ I 因於加諸第一接觸點與場板之電壓的電阻器電阻仍有變化 —至少知道該電壓。採用金屬場板的一個缺點是電阻二本 體上方排除接觸點區域之外的區域無法使用在與電阻器接 觸點相同的金屬層内布線其他金屬導體。當然，如本技術 領域中所知者，金屬導體也可布線在電阻器本體上方更高 金屬層内。 還有顯示於圖19中的另一種解決方法是提供多晶矽場板 在電阻器本體上方。連接至電阻器二接觸點之第一接觸點 的金屬跡線也延伸接觸多晶矽場板。使用此種技術，電阻 器本體上方區域的一部份可用以布線其他金屬導體於與電 阻器接觸點相同的金屬層内。因為連接至電阻器二接觸點 之第一接觸點的金屬與多晶梦場板有第二個接觸，所以與 多晶矽場板接觸的區域就像因為佈局、設計與製造規則而 與多晶矽接觸點接近的區域一樣無法使用做布線其他金屬 導體於與電阻器接觸點相同的金屬層内。 所以需要一種場板電阻器，該場板電阻器讓電阻器本體 上方在佈局、設計與製造規則容許下幾乎全部的區域均可 用做布線金屬導體在與電阻器接觸點相同的金屬層内。 圖示簡诚 圖1到圖16是一序列透過半導體基底所見之橫截面圖，顯 示根據本發明製造包括其上有加強布線區域之場板電阻器 的積體電路之方法中的步騾； 圖17是圖16之其上有加強布線區域之場板電阻器的頂視 -6- 本紙張尺度適财B S家鮮(CNS) A4規格(2iGX297公--- 五、發明説明（ 圖顯示在電阻器上方布線跡線的一種可能，· 圖18是具有金屬場板之以前技術電阻器的橫截面圖；及 圖19是具有多晶矽場板之以前技術電阻器的橫截面圖。 發明概要 根據本發明，一種積體電路包括在其上有加強區域供布 線金屬導體的場板電阻器，其形成於與形成接往電阻器之 接觸點相同的金屬層内，該積體電路以一序列的製程步驟 製以。具有電阻器本體和在其兩端的接觸點區域之電阻器 形成在半導體基底的有效區域内。第一層絕緣材料形成在 電阻器上方且產生一窗口穿過第一層絕緣材料到達電阻器 本體以形成第一接觸點區域。一層多晶矽形成在第一絕緣 層上方以界定一場板，該多晶矽場板與電阻器之第一接觸 點區域連接並延伸在電阻器本體上方以在佈局、設計、和 製造規則容許的範圍内大致延仲到另_個接觸點區域。第 二絕緣層形成在多晶碎層上方。第二絕緣層内產生窗口以 提供接達多晶矽場板與第二接觸點區域。施加一金屬層且 不需要的金屬被蝕刻掉以提供場板電阻器之多晶矽場板上 方的導體，該場板電阻器上方有加強區域以供與形成電阻 器之接觸點之相同金屬層内形成之金屬導體布線。 發明詳述 圖1到圖16是一序列透過晶圓或半導體基底2〇所見之橫截 面圖’ I員示製造場板t阻器之方法的步驟，該場板電阻器 上有區域供形成金屬導體布線在與形成電阻器接觸點相同 560061 A7 _____B7 五、發明説明（4 ) 之金屬層内。半導體基底在一種較佳具體實例中是石夕，但 本發明不侷限於此。本發明也可使用其他已知的半導體基 底。雖然本發明說明描述了 P型矽電阻器的製造，但本發明 不侷限於此。雖然此處揭橥的方法說明了在半導體基底内 製造的場板電阻器在第一金屬層内製造金屬接觸點，但可 使用本發明製造場板電阻器而金屬接觸點製造在更高的金 屬層内。 如圖1中所示，場板電阻器將要製造於其内的桶狀或有效 區域24在半導體基底20内形成一n+植入步驟施加於有效區 域24上’其後接著譬如用化學氣相沉積法製程長成約1微米 厚的暴晶層，造成埋入n+層28位於完成的基底20上侧表面 3〇下方。有效區域24的尺寸與形狀隨著要製造於其内的場 板電阻器尺寸以及包括於其中的包含場板電阻器之裝置數 目而定。 覆蓋蚀刻步驟將氧化物（未顯示）從基底2〇的上侧表面3〇移 除以便能夠接達有效區域24。凹洞26、32與34譬如用電聚 蚀刻製程蝕刻入基底20的上侧表面30内。n+植入進入深集 極以形成接觸點36在有效區域24之内而在電阻器之外。接 觸點36提供從上侧表面3〇電氣接達到埋入η層28。場氧化物 用諸如凹入式多重緩衝L〇COS製程等任何眾所週知的製程 長成在溝槽内作為絕緣用。在氧化物長成的同時，n +植入 物被擴散。 如圖2中所示，光阻劑遮罩（未顯示）在表面3〇上不需要植 "8 -
五、發明説明（5 入的邯分畫出圖樣。有效區域24的部分被以闢如但不限於 硼等P+植入物植入以形成電阻器本體38。植入的p植入物之 量如本技術領域中所知者由電阻器所需的電阻值決定。然 後移除光阻劑。 另一光阻層（未顯示）在表面30上不需要n+接觸點加強植入 的地万晝出圖樣。如圖3中所示的n+接觸點加強植入在接觸 點36内形成接觸點區域36，。接觸點區域％，的電阻值因為 植入而比接觸點36為低。接著移除光阻劑層。下文中將不 一足再討論光阻劑或遮罩的沉澱、晝圖樣與移除。熟諳本 技術領域者會知道這些步驟的必要性。 多曰曰碎製備步驟沉殿一層諸如四乙燒正梦酸鹽（TE〇s)氧 化物等絕緣材料在整個基底20的表面3〇上方。如圖4中所示 的氧化物層40典型的厚度為350埃（angstr〇ms)。厚度約為 600埃的非晶多晶矽層42可由化學氣相沉積法製程沉澱在氧 化物層40上方。在層42上方畫出遮罩圖樣並由電漿蝕刻製 程蝕刻出射極窗口 44，該蝕刻穿過非晶多晶矽層42與氧化 物層40到達電阻器本體38的矽以準備製造接觸點當作與電 阻器本體38的第一接觸點46。 圖5是藉著化學氣相沉積法製程覆蓋沉澱一層典型厚度為 3 100埃的多晶矽層48於非晶多晶矽層42之後的基底20之橫 截面圖。除了在非晶多晶矽上方形成一層之外，多晶矽層 48填滿窗口 44以與電阻器本體38接觸並界定第一電阻器接 觸點46。當作摻雜射極製程的一部份，多晶矽層48如圖6中 -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 560061 6 五、發明説明（ 所示般被譬如但不限於硼等p型植入物植入以形成p摻雜多 晶矽。摻雜多晶矽可由其他已知的方法完成。植入步驟在 本發明中不一足需要，但是有助於場板電阻器在現存製程 中I迻而不需增加額外的製程步騾。p型摻雜物形成加強接 觸點區域46,於接觸點46内。加強接觸點區域牝，的電阻值比 接觸點46者為低。 在植入之後，多晶矽層48被硬遮罩然後由電漿蝕刻製程 蝕刻。當多晶矽層48被蝕刻時，不但多晶矽層48不需要的 區域被1虫刻掉，非晶多晶石夕層42與TEOS層40不需要的區域 也被蝕刻掉。圖7中顯示形成場板5〇的剩餘多晶矽。多晶矽 層48的剩餘部分幾乎延伸在整個電阻器本體％的上方。摻 雜的多晶石夕場板50提供通過窗口 44内之捧雜多晶石夕與加強 接觸點區域46,到達電阻器本體38的電氣路徑。在熱處理步 驟期間，非晶多晶石夕層42被轉變並與多晶石夕層48結合形成 多晶石夕層48’。多^層48，幾乎延仲在整個電阻器本體犯 方並以氧化物層40與之分隔。在侔局、設計、和製造規則 限制下，多晶石夕層48,從將要形成另一個窗口的區域 的右侧）蝕刻掉。 對本發明非必要但存在於現行製程中的另一個步驟環繞 射極接觸點（未顯示）與由多晶梦層48或48,形成之場板^ 2梦結構週邊形成分隔器52。—層諸如te〇s氧化物的絕 表材料層沉殿在整個基底20上方。乾蚀刻製程移除不需要 的絕緣材料，如圖8中所示般留下分隔器52環繞多晶^構 10- 巧银尺度適用τϋτ家標準(CNS) a-4規格(21GX2··^ 560061
的周邊。分隔器52在表面3〇處的寬度一般為15〇〇埃。在現 有的製程中’分隔器52安置在環繞多晶矽結構的周邊以容 納製造在相同基底上的金屬氧化物半導體裝置或自我對齊 叙置。分隔器52自我對齊第二電阻器接觸點58並使電阻器 本體38上方的區域得到較大的利用度。雖然該步騾並非本 _ 裝 發明所必要的，但是此步騾有助於以現有製程製造場板電 阻器而不改變或增加製程步騾。 顯示於圖9中的表面植入步騾以諸如但不限於砷或磷等η 型摻雜物植入集極接觸點36之加強接觸點區域36，。該植入 步驟降低加強接觸點區域36,與集極接觸點36的電阻值。施 加一遮罩（未顯示）以限制對形集極接觸點的植入，造成 延伸下到埋入層28的n+深集極接觸點。
還有另一種非本發明必要但出現在現存製程中的步騾是 圖10中所示的基礎加強植入。在基礎加強植入步騾中，射 極接觸點（未顯示）與場板5〇的多晶矽結構再次被以諸如但不 限於测的p型摻雜物植入以降低其電阻值。如54所示的光阻 劑遮罩遮住要防止植入的區域。更重要的是，在電阻器本 體38内區域56中要形成第二電阻器接觸點58的地方達成自 我對齊p +植入。 如本技術領域中已知者，溝槽60環繞有效區域24形成以 隔絕電氣和熱雜訊。該等步騾未說明但最終形成的溝槽6〇 顯不於圖11中。在形成溝槽6〇期間，形成遮罩並用諸如電 漿蝕刻製程蝕刻溝槽。ρ +植入在溝槽6〇底部形成植入區域 -11 -
560061 A7 B7 五、發明説明（8 ) 62。側壁氧化物施加到溝槽且用多晶矽填滿溝槽。熱處理 造成植入的摻雜物擴散入窗口 44下方的電阻器本體38以形 成接觸點46,。 如圖11中所示，平坦化步騾施加到一個或更多個諸如氧 化物且總體顯示為介電質層66的絕緣材料層。在一種較佳 具體實例中，施加一層TEOS、一層電漿加強TEOS、和一層 项月一嶙TEOS。層66重新流入熱處理步騾以使其上部表面平 滑。 介電質層66被遮罩且用諸如但不限於乾蝕刻製程蝕刻以 如圖2中所示般打開窗口 68，70和72。窗口 68對多晶矽場板 50開口。窗口 70對p+區域56開口。窗口 72對集極接觸點36 開口。 如圖13中所示’諸如但不限於石夕化鉑的第一阻障層74可 形成在各個窗口 68，70與72内。鉑沉澱在基底上方並被加熱 以與和其接觸的矽反應。未反應的鉑如本技術領域中已知 般被蝕刻掉。窗口 68内的第一阻障層74形成在場板5〇内。 窗口 70内的第一阻障層74形成在區域56内的摻雜矽内形成 接達電阻器的第二接觸點76。窗口 72内的第一阻障層74形 成在接觸點36之n+摻雜石夕内。 如圖14中所示，諸如但不限於鎢的第二阻障層％沉澱在 第一阻障層74上方。當使用鎢時，第二阻障層乃可如本技 術領域中所知般用諸如但不限於濺鍍製程施加。也可採用 多加或更少的阻障層。 -12- 本紙張又度適财® @家標準((JNS) A4規格(210X297公复了 五、發明説明（9 如本技術領域中所知者，在準備形成導體或跡線的期 間，諸如但不限於鋁或銅的金屬層80如圖15所示般沉澱 在整個最上層表面上方。在圖15中所示的具體實例中， 金屬層80是第一金屬層，但是本發明不侷限於此。在製 造積體電路的多重金屬階層中，本發明可使用在任何階 層的金屬。 如本技術領域中所知者，層8〇内不需要的金屬被蝕刻掉 ，造成如圖16與17中所示的具有跡線延伸於其上的場板電 阻器。金屬層80提供到達射極（未顯示）與場板5〇的導線82、 到達第二電阻器接觸點58的導線84、到達接觸點％的導線 %、及導線S8，布線在電阻器本體38上方之導線9〇是導線 88的次集合。圖15中所示的場板電阻器代表積體電路％的 一部份，電阻器製造在積體電路98内。所以具有加強區域 在電阻器之本體38上方的場板電阻器可用以於電阻器之本 體38上方布線其他金屬導體在與形成接達電阻器之接觸點 相同的金屬層内。 圖17是圖16之場板電阻器的頂視圖，顯示在電阻器本體 38上万布線導體9〇的一種可能。電阻器本體Μ之寬度Μ被 顯示在寬度上比位於電阻器本體38末端的第一電阻器接觸 點46與第二電阻器接觸點58之寬度94為窄，但本發明不侷 限於此私阻器本體3 8上方幾乎所有的區域均可用以布線 跡線或金屬導體，而僅受限於佈局、設計和製造規則。 以此方式製造的場板電阻器在電阻器本體38上方有加強 560061 10 五、發明説明（ 區域用以布線導體或跡線90。饰局、& 口各丨田+ 句叹叶、和製造規則會 疋利用包阻器本體38上方當作布線導體的限制因素。 本發明可在任何已知的製程中製造且可在bicm〇s(互補 雙極性）製程中簡單地製造。本文中並未包括所有的製程步 驟且並未包括所有步驟的所有細節，€包括對熟諳本技術 領域者所需収夠說明。本文所揭橥的步驟是在多晶秒射 極製程中使用的。在其上有布線用之加強區域的多晶矽場 板電阻器可用此製程製造而不需额外的製程步驟。在其上 有布線用之加強區域的多晶矽場板電阻器可使用比多晶矽 射極製程中全部步驟為少的步騾製造。 以 雖然本發明被描述為在矽基底上製造，但本發明不侷限 於此。本發明可使用任何半導體。雖然本發明說明描述^^型 摻雜區域電阻器，但本發明不侷限於此；本發明可被用 製造其他型式摻雜的場板電阻器。 元件符號對照表 20 基底 24 有效區域 26, 32, 34 凹洞 28 埋入n+yf 30 表面 36, 36， 接觸點 38 電阻器本體 40 氧化物層 42 非晶多晶梦層 -14- 巧張尺度適用中國國家標準(CNS；) A4g"(21〇x撕公酱〉 560061 A7 B7 五 Λ Λ 、發明説明（ ） 46 第一接觸點 46， 加強接觸點區域 48,48， 多晶矽層 50 場板 52 分隔器 54 光阻劑光罩 56 區域 58 第二電阻器接觸點 60 溝槽 62 植區域 66 介電質層 68, 70, 72 窗口 74 第一障壁層 76 第二接觸點 80 金屬層 82, 84, 86 導線 88, 90 路跡 92 寬度 98 積體電路 -15-本紙張尺度適用中國國家標準(CNS) A4規格(210x 297公釐)
Claims (1)
- 申請專利範園 一種包括場板電阻器之積體電路，包括·· 形成在基底内的電阻器，該電阻器有第一與第二接觸 點區域； 在電阻器上方的第一絕緣材料層，該第一絕緣材料層 有穿過該層達到第一接觸點區域的窗口； 、在第一絕緣材料層上方以界定電阻器上方之場板的摻 雜多晶矽層，多晶矽填滿窗口並與電阻器之第一接觸點 區域接觸，該場板延伸在電阻器本體上方到接近第二接 觸點區域； 电阻器上方的第二絕緣材料層，第二絕緣材料層的 一部份覆蓋場板，第二絕緣材料層有穿過該層達到場 板的第一窗口和穿過該層達到第二接觸點區域的 窗口； — /延伸在多晶料板上方的金屬導體，該導體形成在與 /成接達电阻器帛肖第二接觸點區域之接觸點相同的 金屬層内。 2.如申請專利範圍第i項之積體電路，其中該第一絕 料是氧化物。 絕緣材 3·如申請專利範圍第1項之積體電路，其中該第 料是氧化物。 ~ 4*如申請專利範圍第1項之積體電路，尚包括： 環繞場板形成的絕緣分隔器。 5 ·如申請專利範圍第1項之積體電路，尚包括： 形成在第-絕緣材料層之窗口内的多晶碎—基底介面 O:\72\72842-920915.doc申請專利範圍 處的加強接觸點區域。 6. 如申請專利範圍第！項之積體電路，尚包括： 形成在第二絕緣材料層之第—窗口内的金屬— …面處之第一阻障層。 阳♦ 7. 如申請專利範園第6項之積體電路，尚包括： 形成在第二絕緣材料層之第—窗口内的金 障層介面處的第二阻障層。 〃 阻 8. 如申請專利範圍第1項之積體電路，尚包括： 形成在第二絕緣材料層之第_ 層罘口内的金屬—基底介 面處的第一阻障層。 9·如申請專利範圍第8項之積體電路，尚包括·· 形成在第二絕緣材料層之第二窗口内的金屬—第—阻 障層介面處的第二阻障層。 〇·種包括場板電阻器之積體電路，包括·· 形成在基底内的電阻器，該電阻器有第一與第二接 區域； 在電阻器上方的第一絕緣材料層，該第一絕緣材料層 有穿過該層達到第一接觸點區域的窗口； 在第一絕緣材料層上方以界定電阻器上方之場板的接 雜多晶珍層，多晶矽填滿窗口並與電阻器之第一接觸點 區域接觸’該場板延伸在電阻器本體上方到接近第二接 觸點區域； 電阻器上方的第二絕緣材料層，第二絕緣材料層的一 邵份覆蓋場板，第二絕緣材料層有穿過該層達到場板的 O:\72\72842-9209l5.d 丨0C -2 本紙張尺度適；fl中_家標準(CNS)八4規格(⑽X四7公爱）第一窗口和穿過該層達到第二接觸點區域的第二窗口； 入在積體電路内第一金屬層内延伸在多晶矽場板上方的 土屬導體，該導體形成在與形成接達電阻器第一與第二 接觸點區域之接觸點相同的金屬層内。 u·如申請專利範圍第1G項之積體電路，其中第—絕緣 是氧化物。 卞 2· t申請專利範圍第1()項之積體電路，其中第二絕緣 是氧化物。 η 如申凊專利範圍第1 0項之積體電路，尚包括： 環繞場板形成的絕緣分隔器。 14·如申請專利範圍第10項之積體電路，尚包括： 形成在第一絕緣材料層之窗口内的多晶矽一基底介面 處的加強接觸點區域。 5·如申凊專利範圍第i 0項之積體電路，尚包括： 形成在第二絕緣材料層之第一窗口内的金屬〜多晶矽 介面處的第一阻障層。 6·如申凊專利範圍第1 5項之積體電路，尚包括： 形成在第二絕緣材料層之第一窗口内的金屬—第一阻 障層介面處的第二阻障層。 17·如申請專利範圍第10項之積體電路，尚包括： 形成在第二絕緣材料層之第二窗口内的金屬〜基底介 面處的第一阻障層。 18·如申請專利範圍第17項之積體電路，尚包括： 形成在第二絕緣材料層之第二窗口内的金屬〜第—阻 O:\72\72842-920915.d(障層介面處的第二阻障層。 19· 一種場板電阻器，包括： 形成在基底内的電阻器，該電阻器有第一與第二接觸 點區域； 在電阻器上方的第一絕緣材料層，該第一絕緣材料層 有穿過該層達到第一接觸點區域的窗口； 曰 在第一絕緣材料層上方以界定電阻器上方之場板的摻 雜多晶矽層，多晶矽填滿窗口並與電阻器之第一接觸點 區域接觸，該場板延伸在電阻器本體上方到接近第二接 觸點區域； 电阻器上方的第二絕緣材料層，第二絕緣材料層的一 邵份覆蓋場板，第二絕緣材料層有穿過該層達到場板的 第一窗口和穿過該層達到第二接觸點區域的第二窗口； 延伸在多晶矽場板上方的金屬導體，該導體形成在與 形成接達電阻器第一與第二接觸點區域之接觸點相同的 金屬層内。 如申清專利範圍弟19項之場板電阻器，其中第一絕緣材 料是氧化物。 21·如申請專利範圍第19項之場板電阻器，其中第二絕緣材 料是氧化物。 22·如申請專利範圍第19項之場板電阻器，尚包括： 環繞場板形成的絕緣分隔器。 23·如申請專利範圍第19項之場板電阻器，尚包括： 形成在第一絕緣材料層之窗口内的多晶矽—基底介面 -4- O:\72\72842-920915.doc 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱) 爛061 A8 B8處的加強接觸點區域。 24.如申請專利範圍第19項之場板電阻器，尚包括： 形成在第二絕緣材料層之第—窗口内的金屬-多晶碎 介面處的第一阻障層。 25·如申請專利範圍第μ項之場板電阻器， 形成在第二絕緣材料層之第一窗口内的金屬一第一阻 障層介面處的第二阻障層。 26.如申請專利範圍第19項之場板電阻器，尚包括： 形成在第二絕緣材料層之第二窗口内的金屬—基底介 面處的第一阻障層。 27·如申請專利範圍第26項之場板電阻器，尚包括： 形成在第二絕緣材料層之第二窗口内的金屬一第一阻 障層介面處的第二阻障層。 认-種具有-場板電阻器之積體電路，該場板電阻器 包括： ★ 一形成於一半導體基底中之電阻器本體，其具有 第一及第二接觸區域； 一位於該電阻器本體上之第—絕緣材料層，其具 有一上表面及下表面，該下表面與該電阻器本體相 接觸及大約共同向外擴展； ;接觸窗口，其位於該第一絕緣材料層内且自該 第-絕緣材料層之該上表面經由該第__絕緣材料層 而擴展至該電阻器本體； 一場板，其位於該第一絕緣材料層上且與其以及 -5- O:\72\72842-920915.doc 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 560061 A BCD 六、申請專利範園 與該電阻器本體大約共同向外擴展，以及該電阻器 本體，該場板具有一上表面及一下表面，該下表面 之一部份透過位於該第一絕緣材料層之該接觸窗口 擴展至該電阻器之第一接觸區域； 一第二絕緣材料層，其第一部分至少實質上覆蓋 該場板， 一該場板上表面之電接觸； 一該電阻第二表面區域之電接觸；以及 形成於該第二絕緣材料層之第一部份上之複數個 金屬導體。 29. 如申請專利範圍第28項之積體電路，其中該場板包 括多晶矽。 30. 如申請專利範圍第29項之積體電路，其中該第一及 第二絕緣材料層係二氧化矽。 3 1 ·如申請專利範圍第29項之積體電路，其中該場板上 表面之電接觸、該電阻第二表面區域之電接觸，及 形成於該第二絕緣材料層之第一部份上之複數個金 屬導體係由同一層所形成。 32. 如申請專利範圍第29項之積體電路，進一步包括一 形成於該場板周圍之絕緣分隔器。 33. 如申請專利範圍第29項之積體電路，其中該場板上 表面之電接觸包括一障壁層。 34. 如申請專利範圍第33項之積體電路，其中該電阻第 二表面區域之電接觸包括一障壁層。 O:\72\72842-920915.doc · β · 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/650,604 US7439146B1 (en) | 2000-08-30 | 2000-08-30 | Field plated resistor with enhanced routing area thereover |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW560061B true TW560061B (en) | 2003-11-01 |
Family
ID=24609563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090121356A TW560061B (en) | 2000-08-30 | 2001-08-29 | An integrated circuit including a field plated resistor |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7439146B1 (zh) |
| EP (1) | EP1184910B1 (zh) |
| JP (1) | JP5176050B2 (zh) |
| KR (1) | KR100870256B1 (zh) |
| DE (1) | DE60127777T2 (zh) |
| TW (1) | TW560061B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4346322B2 (ja) | 2003-02-07 | 2009-10-21 | 株式会社ルネサステクノロジ | 半導体装置 |
| US7375410B2 (en) | 2004-02-25 | 2008-05-20 | International Business Machines Corporation | Ultra-thin SOI vertical bipolar transistors with an inversion collector on thin-buried oxide (BOX) for low substrate-bias operation and methods thereof |
| KR101666005B1 (ko) * | 2009-08-12 | 2016-10-13 | 뉴페이지 코포레이션 | 잉크젯 기록 매체 |
| US8222745B2 (en) | 2010-01-19 | 2012-07-17 | Lsi Corporation | Integrated heat sink |
Family Cites Families (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3683491A (en) * | 1970-11-12 | 1972-08-15 | Carroll E Nelson | Method for fabricating pinched resistor semiconductor structure |
| US3694719A (en) | 1970-11-27 | 1972-09-26 | Rca Corp | Schottky barrier diode |
| SE7900379L (sv) | 1978-01-25 | 1979-07-26 | Western Electric Co | Halvledare-integrerad-krets |
| JPS5811750B2 (ja) * | 1979-06-04 | 1983-03-04 | 株式会社日立製作所 | 高耐圧抵抗素子 |
| JPS5621359A (en) * | 1979-07-31 | 1981-02-27 | Fujitsu Ltd | Semiconductor device |
| JPS56133863A (en) * | 1980-03-22 | 1981-10-20 | Citizen Watch Co Ltd | Semiconductor device |
| JPS56167360A (en) * | 1980-05-26 | 1981-12-23 | Mitsubishi Electric Corp | Diffused resistance element in semiconductor device |
| JPS5799764A (en) * | 1980-12-12 | 1982-06-21 | Toshiba Corp | Semiconductor device |
| JPS57100723A (en) * | 1980-12-16 | 1982-06-23 | Toshiba Corp | Electronic parts |
| GB2097581A (en) * | 1981-04-24 | 1982-11-03 | Hitachi Ltd | Shielding semiconductor integrated circuit devices from light |
| JPS5864059A (ja) * | 1981-10-14 | 1983-04-16 | Hitachi Ltd | 高耐圧抵抗素子 |
| JPS5870566A (ja) * | 1981-10-23 | 1983-04-27 | Hitachi Ltd | 半導体装置 |
| JPS5994849A (ja) * | 1982-11-24 | 1984-05-31 | Nec Corp | 半導体集積回路装置 |
| JPS60128651A (ja) * | 1983-12-15 | 1985-07-09 | Fujitsu Ltd | 半導体装置 |
| JPS60231352A (ja) * | 1984-04-28 | 1985-11-16 | Fujitsu Ltd | 半導体装置 |
| JPS61251162A (ja) * | 1985-04-30 | 1986-11-08 | Fujitsu Ltd | 半導体抵抗素子の構造 |
| JPS62295445A (ja) * | 1985-12-20 | 1987-12-22 | Sanyo Electric Co Ltd | 半導体集積回路装置 |
| JPS62274654A (ja) * | 1986-05-22 | 1987-11-28 | Nec Corp | 入力保護装置 |
| JPS6358955A (ja) * | 1986-08-29 | 1988-03-14 | Mitsubishi Electric Corp | 半導体回路に用いられる抵抗体 |
| JPS63226956A (ja) * | 1987-03-16 | 1988-09-21 | Hitachi Ltd | 半導体抵抗体 |
| JPH01253950A (ja) * | 1988-04-01 | 1989-10-11 | Nec Corp | ポリシリコン抵抗を有する集積回路装置 |
| JP2864576B2 (ja) * | 1988-11-22 | 1999-03-03 | セイコーエプソン株式会社 | 半導体装置 |
| US5428242A (en) * | 1988-11-22 | 1995-06-27 | Seiko Epson Corporation | Semiconductor devices with shielding for resistance elements |
| JPH02312273A (ja) * | 1989-05-26 | 1990-12-27 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
| JPH0336759A (ja) * | 1989-07-04 | 1991-02-18 | Seiko Epson Corp | 半導体装置 |
| US4948747A (en) * | 1989-12-18 | 1990-08-14 | Motorola, Inc. | Method of making an integrated circuit resistor |
| JPH04348560A (ja) * | 1991-05-27 | 1992-12-03 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0590509A (ja) * | 1991-09-27 | 1993-04-09 | Toyota Motor Corp | 半導体集積回路 |
| US5200733A (en) * | 1991-10-01 | 1993-04-06 | Harris Semiconductor Corporation | Resistor structure and method of fabrication |
| US5374844A (en) * | 1993-03-25 | 1994-12-20 | Micrel, Inc. | Bipolar transistor structure using ballast resistor |
| JPH0964286A (ja) * | 1995-08-21 | 1997-03-07 | Yamaha Corp | 半導体装置 |
| US5867087A (en) * | 1995-08-24 | 1999-02-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three dimensional polysilicon resistor for integrated circuits |
| JP2988357B2 (ja) * | 1996-02-19 | 1999-12-13 | 日本電気株式会社 | 抵抗回路 |
| US5830265A (en) * | 1996-10-31 | 1998-11-03 | Hewlett-Packard Company | Counterion substitution in macromolecular chromophore (MMC) for ink-jet printing including textile, large format and office format printers |
| US5886383A (en) | 1997-01-10 | 1999-03-23 | International Rectifier Corporation | Integrated schottky diode and mosgated device |
| JP3161413B2 (ja) * | 1998-05-28 | 2001-04-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| SE513116C2 (sv) * | 1998-11-13 | 2000-07-10 | Ericsson Telefon Ab L M | Polykiselresistor och sätt att framställa sådan |
| US6458669B1 (en) * | 2000-08-30 | 2002-10-01 | Agere Systems Guardian Corp. | Method of manufacturing an integrated circuit |
-
2000
- 2000-08-30 US US09/650,604 patent/US7439146B1/en not_active Expired - Lifetime
-
2001
- 2001-08-20 EP EP01307059A patent/EP1184910B1/en not_active Expired - Lifetime
- 2001-08-20 DE DE60127777T patent/DE60127777T2/de not_active Expired - Lifetime
- 2001-08-29 TW TW090121356A patent/TW560061B/zh not_active IP Right Cessation
- 2001-08-30 KR KR1020010052999A patent/KR100870256B1/ko active IP Right Grant
- 2001-08-30 JP JP2001261004A patent/JP5176050B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1184910A3 (en) | 2004-10-13 |
| KR20020018165A (ko) | 2002-03-07 |
| JP2002158290A (ja) | 2002-05-31 |
| DE60127777T2 (de) | 2007-12-27 |
| KR100870256B1 (ko) | 2008-11-25 |
| US7439146B1 (en) | 2008-10-21 |
| EP1184910A2 (en) | 2002-03-06 |
| EP1184910B1 (en) | 2007-04-11 |
| DE60127777D1 (de) | 2007-05-24 |
| JP5176050B2 (ja) | 2013-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0970518B1 (en) | Trench-isolated bipolar devices | |
| US10269943B2 (en) | Semiconductor device structure with non planar slide wall | |
| KR950006478B1 (ko) | 자기정렬된 쌍극성 트랜지스터의 제조방법 | |
| EP0168324A2 (en) | Self-aligned silicide base contact for bipolar transistor | |
| US5144403A (en) | Bipolar transistor with trench-isolated emitter | |
| EP0078220B1 (en) | Polycrystalline silicon interconnections for bipolar transistor flip-flop | |
| US20090057815A1 (en) | Forming channel stop for deep trench isolation prior to deep trench etch | |
| TW560061B (en) | An integrated circuit including a field plated resistor | |
| US6706583B1 (en) | High speed low noise transistor | |
| JP2905216B2 (ja) | 高性能バイポーラ構造製造方法 | |
| US6774455B2 (en) | Semiconductor device with a collector contact in a depressed well-region | |
| US20170110460A1 (en) | Metal strap for dram/finfet combination | |
| JP4058710B2 (ja) | 集積回路の作製方法 | |
| CN111613673A (zh) | Mosfet终端结构及其制备方法 | |
| JPH06168953A (ja) | バイポーラトランジスタ | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| JP3688756B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02246137A (ja) | 集積回路構造及びその自己整合トレンチ形成方法 | |
| JP3247106B2 (ja) | 集積回路の製法と集積回路構造 | |
| JPH0756866B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3190715B2 (ja) | 半導体装置およびその製造方法 | |
| CN114927568A (zh) | 用于具有与fet栅极对准的外基极的双极型晶体管的集成电路结构和方法 | |
| EP0381901A2 (en) | Method of fabricating a bipolar transistor structure comprising a self-aligned trench-isolated emitter | |
| JP2000252365A (ja) | 半導体装置およびその製造方法 | |
| CN104867864A (zh) | 一种实现局部互连的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MK4A | Expiration of patent term of an invention patent |