JPS60231352A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）１発明の技術分野 本発明は半導体装置に係り、特に螢光表示管駆動回路等
の高電圧駆動回路を具備する半導体装置における、咳高
電圧駆動回路に配設される高抵抗器の改良に関する。

（ｂ）、技術の背景 現在高耐圧集積回路装置として、例えば螢光表示管等の
高電圧装置を駆動する表示回路を含んだものが製造され
ている。

第１図は上記螢光表示管駆動回路を示したものである。

即ち図において、鎖線で囲んだ集積回路部１はＰ−ＭＯ
Ｓ）ランジスタ２とＮ−ＭＯＳ）ランジスタ３とから構
成された相補型ＭＯＳインバータと、高耐圧Ｐ−ＭＯ３
Ｉ−ランジスタ４とによって構成されており、該集積回
路部１の高耐圧Ｐ−ＭＯ３）ランジスタ４に接続された
パッド５を通して該集積回路部から螢光表示管６のグリ
ッドＧにｒＯＮｊ　ｒＯＦＦ　ｊの信号電圧を供給して
該螢光表示管６を点滅させている。

そして螢光表示管６のカソードＣには、例えば−４０（
Ｖ）程度の電圧源７からツエナーダイオード８を介して
−３５（Ｖ）程度の電圧が与えられ、電圧ｔｉ、７とグ
リッドＧとの間に１００〔ＫΩ〕程度のプルダウン用の
高耐圧抵抗器９を接続することで点滅時のチラッキを防
止している。

このような高耐圧抵抗器９は高電圧が印加されるが故に
、半導体基板内に形成される通常の構造の抵抗層によっ
て形成することが困難であった。

そのため従来該高耐圧抵抗器９は外付げされていたが、
該高耐圧抵抗器９は１個の螢光表示管６に１個宛付属す
るので、多数の螢光表示管を有するシステムにおいては
実装面積が増大してシステムの小型化に支障を及ぼして
いた。

（Ｃ）、従来技術と問題点 そこで発明者等は先に、半導体基板内に集積することが
可能な高耐圧高抵抗素子を提案し、これによって上記螢
光表示システムの大型化を防止した。

第２図は上記従来の高耐圧高抵抗素子における代表的な
一例の断面図（ａ）及び平面図ｆｂ）を示したものであ
る。同図において、１１は例えばｎ型シリコン基板、１
２はフィールド酸化膜、１３はｎ１型チヤネルストツパ
、１４は不純物ブロック用酸化膜、１５ａ、１５ｂはｐ
＋型領領域１６はｐ−型高抵抗層、１７ばｐ−型低濃度
領域、１８はＰＳＧ絶縁膜、１９ａ、１９ｂはコンタク
ト窓、２０ａ　、　２０ｂはＡＩ電極をしめしている。

この構造は図に示したように、チャネルストッパ１３を
活性領域２１から離隔せしめ（２２は離隔部を示す）、
且つ高抵抗素子の周囲を低濃度のｐ−型低濃度領域１７
で囲むことによって該抵抗素子に、４０〜５０（Ｖ）程
度の逆電圧には充分に耐え得る耐圧を持たしており、こ
れによって螢光表示回路に用いられるプルダウン用高抵
抗器９の半導体基板上への集積化が可能になったので、
螢光表示システムが大幅に縮小された。

然しなから該従来の構造において、ｐ−型抵抗層１６が
非常に低濃度に即ち抵抗素子が極めて高抵抗に形成され
、且つドレイン高電圧電源７となる第１のｐ＋型領領域
１９ａ例えば−４０（Ｖ）程度の高い負電圧が印加され
、更に基板１１に＋５〔ｖ〕程度の正電圧が与えられて
動作する場合等には、該抵抗層１６の接合に及ぼされる
高いバンクバイアスに因って該抵抗層１６がカットオフ
されるという問題を生ずることがある。

又抵抗層１６上の絶縁膜１８．１４に汚染物質のイオン
例えばナトリウム・イオンＮａ”等が浸入し蓄積された
際には、上記のようにｐ型の抵抗層の場合、該絶縁膜に
蓄積された＋チャージによって抵抗値が高い方向に変化
したり、前記カットオフ現象が促進されたりして、該集
積回路装置を低寿命化するという問題もある。

更に又上記従来構造において、電極窓若しくは配線のマ
スクスライス方式によって、用いられる螢光表示管の型
格に応じて抵抗値を変える場合には、抵抗層を予め長く
形成しておき、該抵抗層の途中から電極を導出するので
、該集積回路の集積度が大幅に低下するという問題も生
ずる。

（ｄ）０発明の目的 本発明は上記種々の問題点を除去し、高耐圧高抵抗素子
が内臓された高電圧駆動回路を具備する高耐圧半導体集
積回路装置の、高性能化、長寿命化及び高集積化を図る
ことを目的としてなされたものである。

（ｅ）０発明の構成 上記本発明の目的は、−ｉ電型半導体基板面に形成され
た二つの反対導電型高不純物濃度領域及び該高不純物濃
度領域間を接続する反対導電型低不純物濃度領域と、該
反対導電型低不純物濃度領域上に絶縁膜を介して重設さ
れた電極とを有し、該電極に固定電位が与えられた高抵
抗器を含んでなる半導体装置、及び−導電型半導体基板
面に形成された二つの反対導電型高不純物濃度領域及び
該高不純物濃度領域間を接続する反対導電型低不純物濃
度領域と、該反対導電型低不純物濃度領域上に絶縁膜を
介して重設された電極とを有し、該電極に所望の固定電
位を与えることによって抵抗値が調節された高抵抗器を
含んでなる半導体装置によって達成される。

即ち本発明においては、従来の高耐圧高抵抗層の上部に
不純物ブロック用酸化膜、ＰＳＧ膜等の絶縁膜を介して
電極を配設し、該電極を固定電位に接続することによっ
て、バンクバイアスによる抵抗値の変動を抑え、且つ該
絶縁膜中に浸入して来た汚染物質のイオンを該電極に固
定して該イオンの抵抗層への影響を除去する構造、及び
上記電極に印加する固定電位を種々に変えて該抵抗層の
抵抗値を選択する構造の高耐圧高抵抗素子が提供される
。従って高耐圧高抵抗素子が内臓された高電圧駆動回路
を具備する高耐圧半導体集積回路装置の、高性能化、長
寿命化及び高集積化が図られる。

（ｆ）３発明の実施例 以下第３図乃至第６図に示す実施例により本発明の要旨
を具体的に説明する。

第３図乃至第５図は本発明による高耐圧高抵抗素子の異
なる実施例を示す模式断面図（ａ）及び模式平面図ｆｂ
ｌで、第６図は分圧手段の模式図である。

企図を通じ同一記号は同一対象物を示す。

第３図（ａｌ及び（ｂ）に示したのは、活性領域とチャ
ネルストッパが離間し、且つ抵抗素子の周囲に低濃度領
域が設けられた例である。同図において、１１はｎ型シ
リコン基板、１２はフィールド酸化膜、１３番才ｎ＋型
チャネルストッパ、１４は不純物ブロック用酸化膜、１
５ａは第１のｐ＋型領領域ドレイン）、１５ｂは第２の
ｐ＋型領領域ソース）、１６はｐ−型高抵抗層、１７は
ｐ−型低濃度領域、１８はｐｓＧ絶縁膜、１９ａ、１９
ｂはコンタクト窓、２０ａはドレイン配線、２０ｂはソ
ース配線、２１は活性領域、２２は活性領域とチャネル
ストッパとの離間部、２３は本発明に係わるバイアス電
極、Ｅは固定電位、Ｄはドレイン電源、Ｓはソース電源
を示す。

なおここで例えば、シリコン基板１１の不純物濃度は５
　Ｘｌ０１５ｃｍ−３程度、チャネルストッパ１３を形
成する際の燐（Ｐ）のドーズ量は５　ＸＩＯ”ｃｍ−２
程度、第１．第２のｐ゛型領領域１５ａ、　１５ｂを形
成する際の硼素（Ｂ）のドーズ量は１０Ｉ５１０ｌ５程
度、ｐ−型高抵抗層１６を形成する際のＢのドーズ量は
該抵抗層を１０ＯＫΩ程度にする場合１０′３ｃｍ−”
程度、ｐ−型低濃度領域１７を形成する際のＢのドーズ
量は３×１０１２ｃｍ−２程度、不純物ブロック用酸化
膜１４の厚さは７００　人程度に形成され、ドレイン配
線２゜ａ、ソース配線２０ｂ９本発明に係わるバイアス
電極２３は同層のアルミニウム（Ａ１）層によって形成
される。

この構造においては、高抵抗層１６及び第１．第２のｐ
゛型領領域１５ａ、　１５ｂからなる高抵抗素子が、低
濃度領域１７及び活性領域とチャネルストッパとの離隔
部２２によってチャネルストッパから分離されるので例
えば−４０（Ｖ）以上の高耐圧が容易に保証される。

又バイアス電極２３にキャリア（該実施例ではボール）
を蓄積する側の電位（アキュムレーション側電位）即ち
、基板１１に対して負の電位例えば０〜−４０（Ｖ）を
印加することによって高抵抗層１６に及ぼされるバック
バイアス効果が緩和され、高抵抗層１６のカットオフ現
象、抵抗値の大きな増加等は防止される。更に又絶縁膜
１８に浸入した汚染物質のイオンはバイアス電極２３に
吸引固定されるので、該イオン電荷の絶縁膜内への蓄積
によって生ずる抵抗値の経時変化が防止される。

なお父上記バイアス電極２３に異なる値の固定電位（キ
ャリアの増加側及び減少側を含む）を付与することによ
って、上記ＭＯ３効果により該抵抗素子の抵抗値を積極
的に種々の値に調節することができる。このことについ
ては、後に詳しく説明する。

第４図（ａ）及び（ｂｌは抵抗素子とチャネルストッパ
１３がｐ−型低濃度領域１７のみで離間された例で、他
の部分は第３図の例と変わり無い。

この構造においても低濃度領域１７の不純物濃度。

幅等の選び方で４０（Ｖ）程度の耐圧は充分保証され、
且つ上記第１の例同様バンクバイアスの緩和、抵抗値の
経時変化防止、抵抗値の調節等の効果を有する。

第５図ｆａｌ及び（ｂ）は活性領域２１とチャネルスト
ッパ１３との離隔部２２に介在するシリコン基板１１の
みで抵抗素子とチャネルストッパ１３とを分離した例で
、この構造においても前記離隔部２２の距離を充分に確
保することによって高耐圧が保証される。

またバンクバイアスの緩和、抵抗値の経時変化防０ 止、抵抗値の調節等の効果は上記実施例と同様である。

第６図は上記実施例に示したような構造を有する本発明
に係わる抵抗素子のバイアス電極２３に異なる値の固定
電位を付与することによって、該抵抗素子の抵抗値を該
駆動回路に接続される螢光表示管の型格に応じて変化さ
せる際に用いる分圧器の一例を示したものである。

図中、ＲＨは本発明に係わる高耐圧高抵抗素子、Ｄｅｖ
は分圧器、Ｒ＋、Ｒｔ、Ｒ３，Ｒ４は例えば等しい抵抗
値を有する低抵抗体、ＶＣＣは回路駆動電源、ＧＮＤは
接地電位、Ｐ、は螢光表示管のグリッドに接続されるパ
ッド、Ｐ、は高電圧電源に接続されるパッド、１６は高
抵抗層、２３はバイアス電極を示す。

上記分圧器Ｄｅｖは、絶縁膜上に多結晶シリコン層若し
くは高融点金属珪化物層等によって形成しても良く、又
半導体基板内に拡散領域で形成しても良い。そして所望
の電圧は低抵抗Ｒ１，Ｒ２，Ｒ３゜Ｒ４の所望の接続部
から、電極窓或いは配線のマスタスライス技術によって
導出される。

このような分圧器を用いて前記実施例に示した高抵抗素
子のバイアス電極に電圧を印加した際には、該バイアス
電極にアキュムレーション側即ち高抵抗層内のキャリア
が増える側の電位が与えられるので、該高抵抗素子の抵
抗値は低下せしめられる。

従って該高抵抗層の抵抗値を予め高く形成しておき、必
要に応じて前記マスクスライス技術により、該バイアス
電極と該分圧器の所望の電圧点を接続することによって
、該高抵抗層を螢光表示管の型格にはあった所定の抵抗
値に調節することが出来る。

そこで該高抵抗層を予めより高抵抗で且つ微少な寸法に
形成することによって、該高電圧駆動回路の高密度高集
積化が図れる。

なお上記本発明に係わる高耐圧高抵抗器は上記実施例と
逆の導電型で形成しても良く、従って本発明はＰ−ＭＯ
Ｓ、Ｎ−ＭＯＳ、Ｃ−ＭＯＳの何れのＩＣにも適用でき
る。

１ （ｇ）０発明の効果 以上詳細に説明したように本発明によれば、高耐圧高抵
抗層の上部に絶縁膜を介して電極を重設し、該電極を固
定電位に接続することによって、バンクバイアスによる
抵抗値の変動を抑え、且つ該絶縁膜中に浸入して来た汚
染物質のイオンを該電極に固定して該イオンの抵抗層へ
の影響を除去し、更に上記電極に印加する固定電位を種
々に変えて該抵抗層の抵抗値を選択することが可能な高
耐圧高抵抗素子が提供される。従って本発明は高耐圧高
抵抗素子が内臓された高電圧駆動回路を具備する高耐圧
半導体集積回路装置の、高性能化。

長寿命化及び高集積化に極めて有効である。

【図面の簡単な説明】

第１図は螢光表示管駆動回路図、第２図は従来の高耐圧
高抵抗素子における代表的な一例の断面図ｆａ）及び平
面図ｆｂｌ、第３図乃至第５図は本発明による高耐圧高
抵抗素子の異なる実施例を示す模式断面図（ａ）及び模
式平面図（ト））で、第６図は分圧手段の模式図である
。 ３ ２ 図において、１１はｎ型シリコン基板、１２はフィール
ド酸化膜、１３はｎ“型チャネルストッパ、１４は不純
物ブロック用酸化膜、１５ａは第１のｐ＋型領領域　ド
レイン領域）、１５ｂは第２のｐ＋型領領域ソース領域
）、１６はｐ−型高抵抗層、１７はｐ−型低濃度領域、
１８はＰＳＧ絶縁膜、１９ａ、　１９ｂはコンタクト窓
、２０ａはドレイン配線、２０ｂはソース配線、２１は
活性領域、２２は活性領域とチャネルストッパとの離間
部、２３は本発明に係わるバイアス電極、Ｅは固定電位
、Ｄはトレイン電源、Ｓはソース電源を示す。 ４ （Ｋ）Ｎｍ： ■　Ｃ１，ｌ　灼　− ゝ６ユー （しｐ ］ｍ＝、、−Ｔ　＝＝＝丁Ｘ−−二−二＝日−２６カ茎
　６　（８

Claims (2)

【特許請求の範囲】
1. （１）−導電型半導体基板面に形成された二つの反対導
   電型高不純物濃度領域及び該高不純物濃度領域間を接続
   する反対導電型低不純物濃度領域と、該反対導電型低不
   純物濃度領域上に絶縁膜を介して重設された電極とを有
   し、該電極に固定電位が与えられた高抵抗器を含んでな
   ることを特徴とする半導体装置。
2. （２）−導電型半導体基板面に形成された二つの反対導
   電型高不純物濃度領域及び該高不純物濃度領域間を接続
   する反対導電型低不純物濃度領域と、該反対導電型低不
   純物濃度領域上に絶縁膜を介して重設された電極とを有
   し、該電極に所望の固定電位を与えることによって抵抗
   値が調節された高抵抗器を含むことを特徴とする半導体
   装置。