CN102956682B - 半导体装置、电气光学装置、电力转换装置及电子设备 - Google Patents

半导体装置、电气光学装置、电力转换装置及电子设备 Download PDF

Info

Publication number
CN102956682B
CN102956682B CN201210288637.6A CN201210288637A CN102956682B CN 102956682 B CN102956682 B CN 102956682B CN 201210288637 A CN201210288637 A CN 201210288637A CN 102956682 B CN102956682 B CN 102956682B
Authority
CN
China
Prior art keywords
silicon carbide
carbide film
semiconductor device
silicon
mask part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210288637.6A
Other languages
English (en)
Other versions
CN102956682A (zh
Inventor
岛田浩行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN102956682A publication Critical patent/CN102956682A/zh
Application granted granted Critical
Publication of CN102956682B publication Critical patent/CN102956682B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种能够抑制元件特性的降低的半导体装置。所述半导体装置包括：硅基板(11)；形成在硅基板(11)的表面的碳化硅膜(12)；形成在碳化硅膜(12)的表面且具有开口部(13h)的掩膜件(13)；以在开口部(13h)露出的碳化硅膜(12)为基点进行外延生长，而覆盖碳化硅膜(12)及掩膜件(13)的单晶碳化硅膜(14)；形成在单晶碳化硅膜(14)的表面上的半导体元件(20)，在掩膜件(13)上存在单晶碳化硅膜(14)缔合而形成的缔合部(12Sb)，半导体元件(20)具有主体接触区域(21)，主体接触区域(21)配置在从与硅基板(11)的表面正交的方向观察时与缔合部(12Sb)重叠的位置。

Description

半导体装置、电气光学装置、电力转换装置及电子设备
技术领域
本发明涉及半导体装置、电气光学装置、电力转换装置及电子设备等。
背景技术
单晶硅由于大口径、高品质且廉价而能够用作使许多材料的单晶生长的基板。
在这些材料中，带隙为2.2eV(300K)这么高的作为宽带隙半导体材料的立方晶碳化硅(3C-SiC)作为次世代的低损耗的功率设备用半导体材料而受到期待，尤其从能够在廉价的硅基板上进行膜生长或单晶生长(异质外延)这一点来说，也非常有用。
然而，立方晶碳化硅的晶格常数为0.436nm，比立方晶硅的晶格常数(0.543nm)小20％左右。另外，立方晶碳化硅与立方晶硅在热膨胀系数上存在8％左右的差。因此，在使单晶生长的立方晶碳化硅中容易产生大量的空隙或错配转移，难以获得结晶缺陷少的高品质的外延膜。
对用于解决这种问题的技术进行了研究，例如在专利文献1中，在碳化硅的生长用基板的表面形成掩膜层后，在掩膜层形成开口部以使基板表面露出，来进行单晶碳化硅的外延生长，将开口部的高度设为开口部的宽度的21/2以上且超过所形成的单晶碳化硅的厚度的高度。
【在先技术文献】
【专利文献】
【专利文献1】日本特开平11-181567号公报
然而，在掩膜层的正上方，在单晶碳化硅膜缔合而形成的缔合部存在缺陷(缔合缺陷)。因此，在单晶碳化硅膜的表面形成半导体元件的情况下，在半导体元件的源极区域附近或漏极区域附近形成的耗尽层有时会横穿缔合缺陷。其结果是，存在泄漏电流增加且元件特性受损这样的问题。
发明内容
本发明的一方式提供一种能够抑制元件特性的降低的半导体装置、电气光学装置及电子设备。
本发明的一方式涉及的半导体装置的特征在于，包括：含有硅的基体；配置在所述硅的表面的第一碳化硅膜；配置在所述第一碳化硅膜的表面的掩膜件；对所述掩膜件的开口部的所述第一碳化硅膜及所述掩膜件进行覆盖的第二碳化硅膜，包括所述第二碳化硅膜的至少一部分的半导体元件具备主体接触区域，所述主体接触区域包括所述第二碳化硅膜的缔合缺陷。
主体接触区域是指用于对形成在该主体接触区域的下方的主体区域的电位进行固定的杂质区域。主体接触区域是几乎不对元件特性造成影响的区域。根据该结构，半导体元件的主体接触区域配置在俯视观察下与缔合缺陷所在的缔合部重叠的位置，因此半导体元件的源极区域或漏极区域配置在俯视观察下与缔合部不重叠的位置。即，源极区域或漏极区域等对元件特性造成较大影响的区域配置在与缔合部不重叠的位置。由此，在源极区域附近或漏极区域附近形成的耗尽层也配置在俯视观察下与缔合部不重叠的位置。因此，避免耗尽层横穿缔合部的情况。因此，能够抑制泄漏电流的产生。由此，能够抑制元件特性的降低。
另外，所述第二碳化硅膜可以通过以所述掩膜件的开口部的所述第一碳化硅膜为基点进行外延生长而成。
另外，在本发明的半导体装置中，可以构成为，所述半导体元件还具备包括源极区域、漏极区域、栅极区域的晶体管区域，在所述主体接触区域与所述漏极区域之间配置所述源极区域，在所述晶体管区域没有配置所述缔合缺陷。
根据该结构，半导体元件的源极区域或源电极、漏极区域或漏电极及栅极区域或栅电极配置在俯视观察下与具有缔合缺陷的缔合部不重叠的位置，因此在俯视观察下在与源电极、漏电极及栅电极重叠的区域形成的耗尽层也配置在俯视观察下与缔合部不重叠的位置。因此，在大范围内避免耗尽层横穿缔合部的情况。由此，能够在大范围内抑制泄漏电流。
另外，在本发明的半导体装置中，可以构成为，所述掩膜件在从与所述第一碳化硅膜的表面交叉的方向观察时沿第一方向延伸，所述缔合缺陷沿着所述第一方向配置，所述主体接触区域在从与所述第一碳化硅膜的表面交叉的方向观察时沿第一方向延伸，所述源极区域、所述漏极区域及所述栅极区域沿着所述主体接触区域配置。
根据该结构，半导体元件的主体接触区域、源极区域或源电极、漏极区域或漏电极及栅极区域或栅电极在俯视观察下彼此平行地呈线状形成，因此能够实现高密度的元件结构。由此，能够采用多个半导体元件排列配置的结构。这种情况下，各栅电极的活性区域的上部分的长度(以下称作指长)的合计构成通道宽度。由此，多个栅电极在每单位面积排列配置，能够增大每单位面积的通道宽度。由此，能够实现可抑制元件特性的降低且在小的元件面积流过大量的电流的半导体装置。
另外，在本发明的半导体装置中，优选所述第二碳化硅膜为立方晶碳化硅膜。
根据该结构，在立方晶碳化硅膜的表面形成有半导体元件的结构中，能够实现可抑制元件特性的降低的半导体装置。
本发明的电气光学装置的特征在于具备本发明的半导体装置。
根据该结构，能够提供抑制了泄漏电流的可靠性优越的电气光学装置。
本发明的电力转换装置的特征在于具备本发明的半导体装置。
根据该结构，能够提供抑制了泄漏电流的可靠性优越的电力转换装置。
本发明的电子设备的特征在于具备本发明的电气光学装置。
根据该结构，能够提供抑制了元件特性的降低的可靠性优越的电子设备。
附图说明
图1是表示本发明的一实施方式的半导体装置的剖视图。
图2是该半导体装置的主要部分剖视图。
图3是该半导体装置的主要部分俯视图。
图4是表示该半导体装置的制造方法的过程图。
图5是接着图4表示半导体装置的制造方法的过程图。
图6是接着图5表示半导体装置的制造方法的过程图。
图7是表示作为电气光学装置的一实施方式的液晶显示装置的示意图。
图8是表示电子设备的一例的立体图。
【符号说明】
1...带单晶碳化硅膜的基板、11…硅基板、12…碳化硅膜、12Sb…缔合部、13…掩膜件、13h…开口部、14…单晶碳化硅膜、20…半导体元件、21...主体接触区域、22…源电极、23…漏电极、24…栅电极、100…液晶显示装置(电气光学装置)、1300…便携式电话(电子设备)
具体实施方式
以下，参照附图对本发明的实施方式进行说明。下述实施方式表示本发明的一方式，但本发明并不限定于此，可以在本发明的技术思想的范围内任意地变更。另外，在以下的附图中，为了容易理解各结构，实际结构的比例尺或数目等有所不同。
图1是表示本发明的一实施方式的半导体装置的剖视图。需要说明的是，在本实施方式中，作为半导体装置1，例举了N通道型MOSFET(Metal Oxide Semiconductor FieldEffect Transistor)的结构来进行说明。
如图1所示，半导体装置1具备带单晶碳化硅膜的基板10、形成在该带单晶碳化硅膜的基板10上的半导体元件20。
带单晶碳化硅膜的基板10具备：硅基板11；形成在硅基板11的表面的碳化硅膜12；形成在碳化硅膜12的表面且具有开口部13h的掩膜件13；以从开口部13h露出的碳化硅膜12为基点进行外延生长，而覆盖碳化硅膜12及掩膜件13的单晶碳化硅膜14。
硅基板11例如是通过对由CZ法(提拉法)提拉起来的硅单晶块进行切割、研磨而形成的基板。在该硅基板11的表面形成用密勒指数(100)表示的结晶面。需要说明的是，也可以使用结晶面的结晶轴倾斜了几度的偏置基板。
需要说明的是，在本实施方式中，作为硅基板11，并不限定于使用硅单晶基板。例如，也可以使用在由石英、蓝宝石、不锈钢构成的基板上形成有单晶硅膜而成的基板。在本说明书中，将硅单晶基板、或者例如在由石英、蓝宝石、不锈钢构成的基板上形成有单晶硅膜而成的基板称作硅基板。这种单晶硅的晶格常数为0.543nm。
碳化硅膜12(第一碳化硅膜)形成在硅基板11的表面上。碳化硅膜12为碳化硅(3C-SiC)的单晶层或多晶层。碳化硅膜12是通过对硅基板11的表面进行碳化处理而具有如下功能的膜，所述功能是指：抑制形成单晶碳化硅膜14时的硅从硅基板11表面的升华，且缓和硅基板11与单晶碳化硅膜14的晶格常数不一致，抑制在单晶碳化硅膜14产生转移缺陷。碳化硅膜12的厚度以至少1原子层的量的厚度形成为好，例如形成为2nm以上且30nm以下的厚度。
掩膜件13形成在碳化硅膜12的表面上。在掩膜件13形成有使碳化硅膜12的表面露出的多个开口部13h。掩膜件13例如含有氧化硅(SiO2)而构成。需要说明的是，掩膜件13也可以含有氮化硅或氧化铝而构成。
单晶碳化硅膜14(第二碳化硅膜)覆盖从开口部13h露出的碳化硅膜12及掩膜件13而形成。单晶碳化硅膜14是通过使立方晶碳化硅(3C-SiC)外延生长而形成的半导体膜。3C-SiC由于带隙值为2.2eV以上这么宽且导热系数或绝缘破坏电场高，因此适于用作电力设备用的宽带隙半导体。这样的3C-SiC所构成的单晶碳化硅膜14的晶格常数为0.436nm。
半导体元件20具备主体接触区域21；与该主体接触区域21相邻形成的源电极22；形成在该源电极22的与主体接触区域21相反的一侧的漏电极23；形成在源电极22与漏电极23之间的栅电极24；形成在单晶碳化硅膜14与栅电极24之间的栅极绝缘膜25。
在单晶碳化硅膜14上，在主体接触区域21的下方形成有主体区域21a。在单晶碳化硅膜14中导入有例如P型杂质。在主体区域21a中导入有例如P型杂质。在此，“主体接触区域21”是指用于固定主体区域21a的电位的杂质区域。主体接触区域21是指几乎不对元件特性造成影响的区域。在主体接触区域21中导入有与主体区域21a同一导电型的杂质(例如P型杂质)。
在单晶碳化硅膜14上，在源电极22的下方形成有源极区域22a。在源极区域22a中例如导入有N型杂质。
在单晶碳化硅膜14上，在漏电极23的下方形成有高浓度漏极区域23a及低浓度漏极区域23b。在高浓度漏极区域23a及低浓度漏极区域23b中例如导入有N型杂质。低浓度漏极区域23b是与高浓度漏极区域23a相比杂质浓度形成得低的区域。这样，半导体装置1成为具有所谓的LDD(Lightly Doped Drain)结构的装置。
在本实施方式中，半导体元件20具备P+型的主体接触区域21、P+型的主体区域21a、N+型的源极区域22a、N+型的高浓度漏极区域23a、N型的低浓度漏极区域23b。
在俯视观察下(从与硅基板11的表面正交的方向观察)，栅极绝缘膜25与漏电极23及栅电极24的靠漏电极23侧的部分重叠的部分的厚度相对变大。在俯视观察下，栅极绝缘膜25与栅电极24的漏电极23相反侧的部分重叠的部分的厚度相对变小。由此，能够实现半导体元件20的高耐压化。
栅电极24形成在栅极绝缘膜25上。栅电极24以与栅极绝缘膜25的台阶形状对应地具有台阶的状态形成。
图2是表示半导体装置的主要部分剖视图。在图2中，符号H表示掩膜件13的高度，符号W表示掩膜件13的开口部13h的宽度，符号AR表示无缺陷区域，符号12Sa表示层叠缺陷(面缺陷)，符号12Sb表示缔合缺陷(缔合部)，符号θ表示硅基板11的表面与面缺陷12Sa所成的角度。
在此，掩膜件13的高度H表示与硅基板11的表面正交的方向上的掩膜件13的长度(掩膜件13的上表面与下表面之间的距离)。开口部13h的宽度W表示与硅基板11的表面平行的方向上的开口部13h的长度(隔着开口部13h相互对置的掩膜件13的侧壁之间的距离)。
如图2所示，在本实施方式的半导体装置1中，在掩膜件13的正上方存在单晶碳化硅膜14缔合而形成的缔合缺陷12Sb。然而，单晶碳化硅膜14上的除缔合缺陷12Sb之外的区域不存在结晶缺陷，成为无缺陷区域AR。
这样的无缺陷区域AR通过掩膜件13的高度H与开口部13h的宽度W的关系满足规定的关系而形成。在本实施方式中，掩膜件13的高度H成为开口部13h的宽度W的倍以上的高度。例如，掩膜件13的高度H为1.5μm，开口部13h的宽度为1μm。需要说明的是，硅基板11的表面与面缺陷12Sa所成的角度θ为54.7°。
本实施方式的半导体装置1为N通道型MOSFET。以下，使用图2对N通道型MOSFET的动作原理进行说明。
例如，在对漏电极23施加正电压时，对PN结(P型区域与N型区域的交界的区域)施加逆电压，因此形成图2所示那样的耗尽层26。对栅电极24施加正电压时，电子聚集在栅电极24的正下方的耗尽层26，形成N型通道区域27。由此，在漏极区域23b与源极区域22a之间流过电流。
然而，在单晶碳化硅膜的表面形成半导体元件的情况下，在半导体元件的源极区域附近或漏极区域附近形成的耗尽层有时会横穿缔合缺陷。其结果是，存在泄漏电流增加且元件特性受损的问题。
因此，在本发明中，将半导体元件20的主体接触区域21配置在俯视观察下与缔合缺陷12Sb重叠的位置。由此，半导体元件20的源极区域22a或漏极区域23a、23b配置在俯视观察下与缔合缺陷12Sb不重叠的位置。
在本实施方式中，在俯视观察下与缔合缺陷12Sb重叠的位置仅形成有主体接触区域21及主体区域21a。源电极22、漏电极23、栅电极24及栅极绝缘膜25形成在俯视观察下与缔合缺陷12Sb不重叠的位置。
图3是表示半导体装置的主要部分的俯视图。
如图3所示，掩膜件13在俯视观察下形成为线状。需要说明的是，虽未图示，但缔合缺陷12Sb沿着掩膜件13的延伸方向形成。
主体接触区域21在俯视观察下与缔合缺陷12Sb重叠而形成为线状。源电极22、漏电极23及栅电极24分别与主体接触区域21平行地呈线状形成。本实施方式的半导体装置1成为半导体元件20的元件结构为高密度的所谓指栅(finger gate)结构。
(半导体装置的制造方法)
图4～图6是表示本实施方式的半导体装置的制造方法的过程图。需要说明的是，在以下的说明中，有时将硅基板11的温度简称为“基板温度”。
首先，准备硅基板11，在清洁后的硅基板11收容在外延生长用的CVD(ChemicalVapor Depodition)装置的腔室(省略图示)内(参照图4(a))。
接下来，使腔室内成为真空氛围，使基板温度大约为600℃，将单甲基硅烷气体(SiH3CH3)以1.0×10-2pa的供给压力导入，在该状态下将硅基板11在基板温度上升至大约1050℃且处理时间为120分钟的条件下进行热处理。在此，大约600℃是指包含基板温度的设定误差在内的温度范围的温度，例如590℃以上且610℃以下的范围。另外，大约1050℃是指包含基板温度的设定误差在内的温度范围的温度，例如1040℃以上且1060℃以下的范围。
通过该热处理，在硅基板11的表面上形成膜厚为200nm左右的碳化硅膜12(参照图4(b)，第一工序)。
接下来，在碳化硅膜12的表面上形成掩膜件13(参照图4(c)，第二工序)。这里，通过使用高密度等离子体CVD装置在碳化硅膜12的表面上堆积1.5μm左右的硅氧化膜，由此在碳化硅膜12的表面上形成掩膜件13。
接下来，对掩膜件13进行图制形成开口部13h，从而使碳化硅膜12的表面的一部分露出(参照图4(d)，第三工序)。例如，在掩膜件13上涂敷抗蚀剂，利用光刻法将抗蚀剂图制成所期望的图案、例如线和间隔。将这样图制后的抗蚀剂作为掩膜，对掩膜件13实施蚀刻。
通过该处理，掩膜件13被图制成所期望的图案形状，碳化硅膜12的表面的一部分在该掩膜件13的开口部13h露出。需要说明的是，开口部13h的宽度为1μm左右，掩膜件13的宽度为5μm左右，掩膜件13的高度(H＝1.5μm)为开口部13h的宽度(W＝1μm)的倍以上的高度。
在使碳化硅膜12的表面的一部分露出后，向腔室内仅导入单甲基硅烷气体(SiH3CH3)作为原料气体，从而将腔室内的气体氛围的压力调整至2.5×10-3Pa，在该状态下使基板温度下降至大约1030℃。
需要说明的是，此时的基板温度为900℃以上且1100℃以下的范围内的温度，保持该基板温度。
在此，若基板温度小于900℃，则原料气体对硅基板11的表面的碳化变得不充分，其结果是，产生在碳化硅膜12的表面无法形成结晶性良好的单晶碳化硅膜14这样的问题，因而不优选。另一方面，若基板温度超过1100℃，则气体氛围的压力极其低，由此产生单晶硅会蒸发这样的问题，因而不优选。
另外，此时的气体氛围的压力为5.0×10-4Pa以上且0.5Pa以下的范围内的压力，保持该压力。
在此，若气体氛围的压力小于5.0×10-4Pa，则产生硅基板11的形成材料会蒸发这样的问题，因而不优选。另一方面，若气体氛围的压力超过0.5Pa，则产生在掩膜件13的表面形成碳化硅膜，含有结晶缺陷的膜以掩膜层的表面上残存的碳化硅膜为基点而生长这样的问题，因而不优选。
另外，作为向腔室内导入的原料气体，可以使用二氯硅烷气体(SiH2Cl2)及乙烯气体(C2H2)的混合气体。另外，除此以外，还可以使用混合有四氯化硅、三氯硅烷(SiHCl3)、单硅烷(SiH4)、二硅烷(Si2H6)、其它有机硅烷的气体。进而，作为原料气体的载气，还可以使用氩、氢、将它们混合的气体。
通过该处理，使单晶碳化硅以碳化硅膜12的从开口部13h露出的部分为基点而外延生长，形成覆盖从开口部13h露出的碳化硅膜12及掩膜件13的单晶碳化硅膜14(参照图5(a)，第四工序)。
掩膜件13的表面被以碳化硅膜12的从开口部13h露出的部分为基点而生长，且沿着从开口部13h朝向掩膜件13的上方的方向生长的单晶碳化硅覆盖。即，在掩膜件13的上方成为横向结晶生长(ELO：Epitaxial Lateral Overgrowth)状态。
通过该处理，在掩膜件13的表面形成没有层叠缺陷的单晶碳化硅膜14(参照图5(b))。需要说明的是，在掩膜件13的中央附近的正上方存在单晶碳化硅膜14缔合而形成的缔合缺陷12Sb。然而，单晶碳化硅膜14上的除缔合缺陷12Sb以外的区域不存在结晶缺陷，而成为无缺陷区域AR。
通过以上的工序而获得带单晶碳化硅膜的基板10。
接下来，在带单晶碳化硅膜的基板10上形成半导体元件20。
具体而言，将主体区域21a形成在单晶碳化硅膜14的表面上的俯视观察下与缔合缺陷12Sb重叠的位置处(参照图5(c))。在该工序中，例如相对于抗蚀剂掩膜RM1，在用于形成主体区域21a的区域形成开口，将该抗蚀剂掩膜RM1作为掩膜，通过离子注入法将所规定的导电型的杂质向单晶碳化硅膜14注入。
接下来，将源极区域22a形成在与主体区域21a相邻的位置处，且将漏极区域23b形成在源极区域22a的与主体区域21a相反的一侧(参照图5(d))。在该工序中，例如相对于抗蚀剂掩膜RM2，在用于形成源极区域22a的区域形成开口且在用于形成漏极区域23b的区域形成开口，将该抗蚀剂掩膜RM2作为掩膜，通过离子注入法将所规定的导电型的杂质向单晶碳化硅膜14注入。
接下来，将高浓度漏极区域23a形成在漏极区域23b的大致中央部(参照图6(a))。在该工序中，例如，相对于抗蚀剂掩膜RM3，在用于形成高浓度漏极区域23a的区域形成开口，将该抗蚀剂掩膜RM3作为掩膜，通过离子注入法将所规定的导电型的杂质向漏极区域23b注入。由此，获得具备高浓度漏极区域23a及低浓度漏极区域23b的LDD结构。
利用激光退火法对实施了离子注入的全部区域进行活化退火。由此，能够相对于单晶碳化硅膜14的表面瞬间成为1600℃左右的高温。因此，能够将基板温度抑制为熔点以下(例如硅基板的熔点1416℃)而对实施了离子注入的区域实施活化退火。
利用激光退火法对实施了离子注入的源极区域22a及漏极区域23b进行活化退火。由此，能够相对于单晶碳化硅膜14的表面瞬间成为1600℃左右的高温。因此，能够将基板温度抑制为熔点以下(例如硅基板的熔点1416℃)而对源极区域22a及漏极区域23b实施活化退火。
接下来，在漏极区域23a、23b及构成通道区域的部分上形成栅极绝缘膜25(参照图6(b))。此时，将栅极绝缘膜25以俯视观察下与漏电极23重叠的部分的厚度相对变大的方式形成。具体而言，将栅极绝缘膜25形成在漏极区域23a、23b及构成通道区域的部分上之后，利用光刻法并使用掩膜，仅对俯视观察下栅极绝缘膜25的与构成通道区域的部分重叠的区域实施蚀刻，由此栅极绝缘膜25能够形成为俯视观察下与漏电极23重叠的部分的厚度相对变大。
接下来，在栅极绝缘膜25上形成栅电极24(参照图6(c))。例如，栅电极24可以通过在栅极绝缘膜25的整面上形成导电层后对该导电层进行图制来形成。
以下，通过包括源电极22或漏电极23等在内的通常的配线形成工序，能够在带单晶碳化硅膜的基板10上形成半导体元件20(参照图6(d))。
通过以上的工序，能够制造本实施方式涉及的半导体装置1。
根据本实施方式的半导体装置1，半导体元件20的主体接触区域21配置在俯视观察下与缔合缺陷12Sb重叠的位置，因此半导体元件20的源极区域22a或漏极区域23a、23b配置在俯视观察下与缔合缺陷12Sb不重叠的位置。即，源极区域22a或漏极区域23a、23b等对元件特性造成较大影响的区域配置在与缔合缺陷12Sb不重叠的位置。由此，在源极区域22a附近或漏极区域23a、23b附近形成的耗尽层26也配置在俯视观察下与缔合缺陷12Sb不重叠的位置。因此，避免耗尽层26横穿缔合缺陷12Sb的情况。因此，能够抑制泄漏电流的产生。由此，能够抑制元件特性的降低。
另外，根据该结构，半导体元件20的源电极22、漏电极23及栅电极24配置在俯视观察下与缔合缺陷12Sb不重叠的位置，因此在俯视观察下与源电极22、漏电极23及栅电极24重叠的区域形成的耗尽层26也配置在俯视观察下与缔合缺陷12Sb不重叠的位置。因此，在大范围内避免耗尽层26横穿缔合缺陷12Sb的情况。由此，能够在大范围内抑制泄漏电流。
另外，根据该结构，半导体元件20的主体接触区域21、源电极22、漏电极23及栅电极24在俯视观察下彼此平行地呈线状形成，因此能够实现高密度的元件结构。由此，能够采用多个半导体元件20排列配置的结构。这种情况下，各栅电极24的活性区域的上部分的长度(以下称作指长)的合计构成通道宽度。由此，多个栅电极24在每单位面积排列配置，由此能够增大每单位面积的通道宽度。由此，能够实现可抑制元件特性的降低且在小的元件面积流过大量的电流的半导体装置1。
另外，根据该结构，在立方晶碳化硅膜的表面形成有半导体元件20的结构中，能够实现可抑制元件特性的降低的半导体装置1。
[电气光学装置]
接下来，对具备上述实施方式的半导体装置的电气光学装置进行说明。
图7是表示作为电气光学装置的一实施方式的液晶显示装置的示意图。图示的液晶显示装置100具有液晶面板110、作为液晶驱动用IC芯片的半导体装置121。另外，根据需要，适当设置未图示的偏振板、反射片、背灯等附带构件。
液晶面板110具备由玻璃或塑料等构成的基板111及112。基板111与基板112对置配置，且通过未图示的片材等相互贴合。在基板111与基板112之间封入有作为电气光学物质的液晶(未图示)。在基板111的内面上形成有由ITO(Indium Tin Oxide)等透明导电体构成的电极111a，在基板112的内表面上形成有与上述电极111a对置配置的电极112a。需要说明的是，电极111a及电极112a正交地配置。并且，电极111a及电极112a向基板伸出部111T引出，在其端部分别形成有电极端子111bx及电极端子111cx。另外，在基板伸出部111T的端缘附近形成有输入配线111d，在输入配线111d的内端部也形成有端子111dx。
在基板伸出部111T上经由未硬化状态或半硬化状态的热硬化性树脂所构成的密封树脂122来安装半导体装置121。该半导体装置121为例如驱动液晶面板110的液晶驱动用IC芯片。在半导体装置121的下表面形成有未图示的多个树脂凸块(bump)电极，上述凸块分别与基板伸出部111T上的端子111bx、111cx、111dx导电连接。
另外，在输入配线111d的外端部形成的输入端子111dy上经由各向异性导电膜124安装柔性配线基板123。输入端子111dy分别与设置在柔性配线基板123上的未图示的配线导电连接。并且，从外部经由柔性配线基板123向输入端子111dy供给控制信号、影像信号、电源电位等，在半导体装置121中生成液晶驱动用的驱动信号并将该信号向液晶面板110供给。
根据如上这样构成的本实施方式的液晶显示装置100，经由半导体装置121向电极111a与电极112a之间施加适当的电压，由此，能够使两电极111a、112a对置配置的像素部分的液晶再次定向来对光进行调制。由此，能够在液晶面板110内的排列有像素的显示区域形成所期望的图像。
需要说明的是，作为具备上述实施方式的半导体装置的电气光学装置，并不局限于上述液晶显示装置，还可以适用于等离子体显示面板(PDP)。
另外，作为具备上述实施方式的半导体装置的装置，并不局限于电气光学装置，还可以适用于电力转换装置。具体而言，作为具备上述实施方式的半导体装置的电力转换装置，例举有向AC-DC转换器、DC-DC转换器、个人计算机的AC适配器的适用例。
[电子设备]
图8是表示本发明涉及的电子设备的一例的立体图。该图所示的便携式电话1300具备上述的电气光学装置而作为小尺寸的显示部1301，且具备多个操作按钮1302、听话口1303及通话口1304。
上述的电气光学装置并不局限于上述便携式电话，可以适用作电子书、个人计算机、数码相机、液晶电视、取景型或监视直视型的磁带录像机、车载导航装置、寻呼机、电子记事本、电子计算器、文字处理器、工作站、电视电话、POS终端、具备触控面板的设备等图像显示机构、头戴式显示器(HM)，能够提供在任意情况下电连接的可靠性优越的电子设备。

Claims (12)

1.一种半导体装置，其特征在于，包括：
含有硅的基体；
配置在所述硅的表面的第一碳化硅膜；
配置在所述第一碳化硅膜的表面的掩膜件；
对所述掩膜件的开口部的所述第一碳化硅膜及所述掩膜件进行覆盖的第二碳化硅膜，
包括所述第二碳化硅膜的至少一部分的半导体元件具备主体接触区域，
所述主体接触区域配置在与所述第二碳化硅膜的缔合缺陷重叠的位置。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第二碳化硅膜通过以所述掩膜件的开口部的所述第一碳化硅膜为基点进行外延生长而成。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述第二碳化硅膜为立方晶碳化硅膜。
4.一种半导体装置，其特征在于，包括：
含有硅的基体；
配置在所述硅的表面的第一碳化硅膜；
配置在所述第一碳化硅膜的表面的掩膜件；
对所述掩膜件的开口部的所述第一碳化硅膜及所述掩膜件进行覆盖的第二碳化硅膜，
包括所述第二碳化硅膜的至少一部分的半导体元件具备主体接触区域，
所述主体接触区域包括所述第二碳化硅膜的缔合缺陷，
所述半导体元件还具备包括源极区域、漏极区域、栅极区域的晶体管区域，
在所述主体接触区域与所述漏极区域之间配置所述源极区域，
在所述晶体管区域没有配置所述缔合缺陷。
5.根据权利要求4所述的半导体装置，其特征在于，
所述第二碳化硅膜通过以所述掩膜件的开口部的所述第一碳化硅膜为基点进行外延生长而成。
6.根据权利要求4或5所述的半导体装置，其特征在于，
所述掩膜件在从与所述第一碳化硅膜的表面交叉的方向观察时沿第一方向延伸，
所述缔合缺陷沿着所述第一方向配置，
所述主体接触区域在从与所述第一碳化硅膜的表面交叉的方向观察时沿第一方向延伸，
所述源极区域、所述漏极区域及所述栅极区域沿着所述主体接触区域配置。
7.根据权利要求4或5所述的半导体装置，其特征在于，
所述第二碳化硅膜为立方晶碳化硅膜。
8.根据权利要求6所述的半导体装置，其特征在于，
所述第二碳化硅膜为立方晶碳化硅膜。
9.一种电气光学装置，其特征在于，包括权利要求1～8中任一项所述的半导体装置。
10.一种电力转换装置，其特征在于，包括权利要求1～8中任一项所述的半导体装置。
11.一种电子设备，其特征在于，包括权利要求9所述的电气光学装置。
12.一种电子设备，其特征在于，包括权利要求10所述的电力转换装置。
CN201210288637.6A 2011-08-23 2012-08-14 半导体装置、电气光学装置、电力转换装置及电子设备 Active CN102956682B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011181405A JP5757195B2 (ja) 2011-08-23 2011-08-23 半導体装置、電気光学装置、電力変換装置及び電子機器
JP2011-181405 2011-08-23

Publications (2)

Publication Number Publication Date
CN102956682A CN102956682A (zh) 2013-03-06
CN102956682B true CN102956682B (zh) 2016-12-28

Family

ID=47742349

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210288637.6A Active CN102956682B (zh) 2011-08-23 2012-08-14 半导体装置、电气光学装置、电力转换装置及电子设备

Country Status (3)

Country Link
US (2) US8735908B2 (zh)
JP (1) JP5757195B2 (zh)
CN (1) CN102956682B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3087612A4 (en) * 2013-12-23 2017-07-26 Intel Corporation Wide band gap transistors on non-native semiconductor substrates and methods of manufacture thereof
US10032911B2 (en) 2013-12-23 2018-07-24 Intel Corporation Wide band gap transistor on non-native semiconductor substrate
WO2015147816A1 (en) * 2014-03-26 2015-10-01 Intel Corporation Iii-n transistors with enhanced breakdown voltage
JP2017533574A (ja) 2014-09-18 2017-11-09 インテル・コーポレーション シリコンｃｍｏｓ互換性半導体装置における欠陥伝播制御のための傾斜側壁カット面を有するウルツ鉱ヘテロエピタキシャル構造物
EP3198649A4 (en) 2014-09-25 2018-05-16 Intel Corporation Iii-n epitaxial device structures on free standing silicon mesas
US9536954B2 (en) * 2014-10-31 2017-01-03 Seiko Epson Corporation Substrate with silicon carbide film, semiconductor device, and method for producing substrate with silicon carbide film
US9362368B2 (en) * 2014-10-31 2016-06-07 Seiko Epson Corporation Substrate with silicon carbide film, method for producing substrate with silicon carbide film, and semiconductor device
KR102333752B1 (ko) 2014-11-18 2021-12-01 인텔 코포레이션 n-채널 및 p-채널 갈륨 질화물 트랜지스터들을 사용하는 CMOS 회로들
US10056456B2 (en) 2014-12-18 2018-08-21 Intel Corporation N-channel gallium nitride transistors
KR102346591B1 (ko) 2015-05-19 2022-01-04 인텔 코포레이션 융기된 도핑 결정성 구조체들을 가진 반도체 디바이스들
WO2016209283A1 (en) 2015-06-26 2016-12-29 Intel Corporation Heteroepitaxial structures with high temperature stable substrate interface material
WO2017111869A1 (en) 2015-12-24 2017-06-29 Intel Corporation Transition metal dichalcogenides (tmdcs) over iii-nitride heteroepitaxial layers
US11233053B2 (en) 2017-09-29 2022-01-25 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
EP3503163A1 (en) * 2017-12-21 2019-06-26 EpiGan NV A method for forming a silicon carbide film onto a silicon substrate
EP4297067A1 (en) * 2022-06-21 2023-12-27 Hitachi Energy Ltd Manufacturing method for a power semiconductor device and power semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101620990A (zh) * 2009-07-17 2010-01-06 西安电子科技大学 一种减少4H-SiC中本征深能级缺陷的方法
JP2010192522A (ja) * 2009-02-16 2010-09-02 Oki Semiconductor Co Ltd 半導体素子の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279701A (en) 1988-05-11 1994-01-18 Sharp Kabushiki Kaisha Method for the growth of silicon carbide single crystals
JP3111662B2 (ja) 1992-07-27 2000-11-27 東レ株式会社 液晶ポリエステル樹脂組成物
JP3880717B2 (ja) 1997-12-19 2007-02-14 Ｈｏｙａ株式会社 炭化珪素の製造方法
JP4479222B2 (ja) * 2002-11-22 2010-06-09 沖電気工業株式会社 化合物半導体層の表面処理方法及び半導体装置の製造方法
JP2005167035A (ja) * 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
JP2005354023A (ja) * 2004-05-14 2005-12-22 Seiko Epson Corp 半導体装置および半導体装置の製造方法
EP1882268B1 (en) * 2005-05-17 2016-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20080187018A1 (en) * 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
WO2008124154A2 (en) * 2007-04-09 2008-10-16 Amberwave Systems Corporation Photovoltaics on silicon
JP5002693B2 (ja) * 2010-09-06 2012-08-15 株式会社東芝 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192522A (ja) * 2009-02-16 2010-09-02 Oki Semiconductor Co Ltd 半導体素子の製造方法
CN101620990A (zh) * 2009-07-17 2010-01-06 西安电子科技大学 一种减少4H-SiC中本征深能级缺陷的方法

Also Published As

Publication number Publication date
US20130049013A1 (en) 2013-02-28
JP5757195B2 (ja) 2015-07-29
CN102956682A (zh) 2013-03-06
US20140217424A1 (en) 2014-08-07
US8735908B2 (en) 2014-05-27
JP2013045829A (ja) 2013-03-04

Similar Documents

Publication Publication Date Title
CN102956682B (zh) 半导体装置、电气光学装置、电力转换装置及电子设备
US10347771B2 (en) Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
JP6370979B2 (ja) 表示装置
US9941309B2 (en) Semiconductor device
TWI767117B (zh) 半導體裝置
US9645463B2 (en) Display device
KR101152949B1 (ko) 액정 표시장치
JP5303687B2 (ja) 半導体装置の作製方法
CN102714143B (zh) 外延片以及半导体元件
TWI777675B (zh) 半導體裝置
US8395156B2 (en) Display device
JP2015129903A (ja) 半導体装置、駆動回路及び表示装置
WO2013077089A1 (ja) 炭化珪素半導体装置の製造方法
US20060240602A1 (en) Transistor for active matrix display and a method for producing said transistor
CN102939642A (zh) 半导体晶片及其制造方法
US20120280275A1 (en) Semiconductor wafer, electronic device, and method for producing semiconductor wafer
JP2013138128A (ja) 半導体装置およびその製造方法
US11417519B2 (en) High mobility silicon on flexible substrates
JPH0435019A (ja) 薄膜トランジスター
Kang et al. A method for fabricating practically channel-corner-free polycrystalline silicon thin-film transistors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant