CN105448651A - 一种衬底上的外延片及其制作方法 - Google Patents

Abstract

本发明公开了一种衬底上的外延片及其制作方法，通过在衬底上生成第一氧化硅层；对第一氧化硅层进行刻蚀，沿第一氧化硅层被刻蚀的区域横向外延生长外延种子层，使硅衬底上大量的缺陷以及晶格位错得到横向拉伸，由此生长的外延种子层的位错密度大幅降低；在外延种子层的表面生成第二氧化硅层，在第二氧化硅层光刻形成掩膜图形，并根据第二氧化硅层上的掩膜图形沿第二氧化硅层的打开区域垂直向下进行刻蚀，使被刻蚀区域落入第一氧化硅层表面的掩膜区域，沿被刻蚀区域横向并向上外延生长外延层，使所生成的外延种子层中的缺陷和位错继续横向拉伸，由此生长的外延片的位错密度可降低4-5个数量级，进而提高了硅衬底上的外延片的质量。

Description

一种衬底上的外延片及其制作方法

技术领域

本发明涉及半导体芯片制造工艺技术领域，尤其涉及一种衬底上的外延片及其制作方法。

背景技术

在VDMOS器件制造工艺技术领域，外延片的质量直接影响到VDMOS器件的电特性，由于在硅基衬底的制造过程中，不可避免会引入大量的缺陷以及晶格位错，大量的位错会向上延伸至外延层中，这些外延层中的位错会成为后续在其上制作的VDMOS器件表面漏电以及体内击穿的主要原因。

对于半导体材料来说，位错是是原子的局部不规则排列形成的，位错是半导体材料中一种常见的缺陷，它对半导体材料以及在其上制作的半导体器件的性能会产生严重影响。因此，如何控制外延层内的缺陷及位错，成为提升VDMOS器件性能的一个非常重要的关键。

综上，现有技术中存在着传统VDMOS器件外延片中的缺陷及位错对VDMOS器件的电性能产生不利影响的技术问题。

发明内容

本发明提供一种技术领域，尤其涉及一种衬底上的外延片及其制作方法，用以解决现有技术中存在的传统VDMOS器件外延片中的缺陷及位错对VDMOS器件的电性能产生不利影响的问题。

本发明方法包括：

本发明有益效果如下：

本发明实施例提供的一种衬底上的外延片及其制作方法，通过在衬底上生成第一氧化硅层；在第一氧化硅层上光刻形成掩膜图形，并根据该掩膜图形对第一氧化硅层进行刻蚀，沿第一氧化硅层被刻蚀的区域横向外延生长外延种子层，使硅衬底上大量的缺陷以及晶格位错得到横向拉伸，由此生长的外延种子层的位错密度大幅降低；在外延种子层的表面生成第二氧化硅层，在第二氧化硅层光刻形成掩膜图形，并根据第二氧化硅层上的掩膜图形沿第二氧化硅层的打开区域垂直向下进行刻蚀，使被刻蚀区域落入第一氧化硅层表面的掩膜区域，沿被刻蚀区域横向并向上外延生长外延层，使所生成的外延种子层中的缺陷和位错继续横向拉伸，由此生长的外延片的位错密度可降低4-5个数量级，进而提高了硅衬底上的外延片的质量。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种衬底上的外延片的制作方法流程图；

图2为本发明实施例提供的在硅衬底上生长第一氧化硅层的结构示意图；

图3为本发明实施例提供的对第一氧化硅层进行刻蚀的结构示意图；

图4为本发明实施例提供的沿第一氧化硅层被刻蚀的区域生长外延种子层的结构示意图；

图5为本发明实施例提供的在外延种子层表面生成第二氧化硅层结构示意图；

图6为本发明实施例提供的在第二氧化硅层表面制作的掩膜图型的结构示意图；

图7为本发明实施例提供沿第二氧化硅层的掩膜图形进行刻蚀，形成的被刻蚀区域的结构示意图；

图8为本发明实施例提供的沿被刻蚀区域生成外延层的结构示意图；

图9为本发明实施例提供的衬底上的外延片的结构示意图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

如图1所示的本发明实施例提供的一种衬底上的外延片的制作方法，该方法包括以下步骤：

步骤101，在衬底上生成第一氧化硅层；

步骤102，在第一氧化硅层上光刻形成掩膜图形，并根据该掩膜图形对第一氧化硅层进行刻蚀；

步骤103，沿第一氧化硅层被刻蚀的区域横向外延生长外延种子层；

步骤104，在外延种子层的表面生成第二氧化硅层；

步骤105，在第二氧化硅层光刻形成掩膜图形，并根据第二氧化硅层上的掩膜图形沿第二氧化硅层的打开区域垂直向下进行刻蚀，使被刻蚀区域落入第一氧化硅层表面的掩膜区域；

步骤106，沿被刻蚀区域横向并向上外延生长外延层。

较佳地，步骤101中，采用氧化法或淀积法生成的第一氧化硅层、第一氧化硅层的厚度为300nm-700nm。对于第一氧化硅层的生长温度，如果采用淀积法生长，生长温度通常为600℃-700℃，如果采用氧化法生长，生长温度通常是900℃-1000℃。步骤101中所述的衬底通常为硅衬底，在硅衬底上生长出的第一氧化硅层如图2所示。

步骤102中，在第一氧化硅层上覆盖光刻胶后，采用光刻的方式，在第一氧化硅层上做相应的掩膜图形，此图形可以为方形，圆形，菱形等，具体视工艺设备及条件而定。不同图形对于外延层质量影响也不同，可根据各自设备条件来调节。在本实施例中采用方形孔作为掩膜图形，根据该掩膜图形对第一氧化硅层进行刻蚀，刻蚀掉未被掩膜覆盖区域的第一氧化硅层，刻蚀完成之后去除光刻胶。步骤102中将硅衬底上的第一氧化硅层刻蚀并去胶之后的结构如图3所示。

步骤103中，沿第一氧化硅层被刻蚀的区域横向外延生长外延种子层，最终铺满第一氧化硅层的整个表面，在硅衬底上生长出的外延种子层的结构如图4所示，其中，第一氧化硅层被刻蚀的区域为步骤102中在第一氧化硅层上光刻形成掩膜图形，并根据该掩膜图形对第一氧化硅层进行刻蚀后的区域。图4中所示箭头方向为外延种子层的生长方向，在外延种子层的生长过程中，第一氧化硅层被刻蚀的区域靠近硅衬底的区域有硅裸露，因此容易形成硅晶粒，因此该区域的硅晶粒生长的快，而第一氧化硅层表面的硅晶粒生长较慢，因此形成图4中箭头方向所示的生长方向。

较佳地，步骤103中，采用化学气相沉积法生长外延种子层。在具体实施中，步骤103中外延种子层的深度根据器件的实际情况决定，一般与硅衬底、以及第一氧化硅层的厚度有关。

步骤103中沿第一氧化硅层被刻蚀的区域横向外延生长外延种子层，使硅衬底上大量的缺陷以及晶格位错得到横向拉伸，进而降低了硅衬底上生长外延种子层时产生的位错和缺陷的密度。

步骤104中，在如图4所示的外延种子层的表面生成第二氧化硅层，生成的第二氧化硅层的结构如图5所示，较佳地，采用氧化法或淀积法生成第二氧化硅层，生成的第二氧化硅层的厚度为300nm-700nm。

步骤105中，在如图5所示的第二氧化硅层上覆盖光刻胶后，采用光刻的方式，在第二氧化硅层上做相应的掩膜图形，该掩膜图形的打开区域为步骤102中光刻的遮挡区域，如图6所示。然后根据第二氧化硅层上的掩膜图形沿第二氧化硅层的打开区域垂直向下进行刻蚀。

较佳地，根据第二氧化硅层上的掩膜图形沿第二氧化硅层的打开区域垂直向下进行刻蚀时，向下刻蚀的深度至少到达第一氧化硅层掩膜区域，但不刻穿第一氧化硅层。形成的被刻蚀区域如图7所示。在具体实施中，步骤105向下刻蚀的深度根据实际情况决定，一般与硅衬底、外延种子层、以及第一氧化硅层、第二氧化硅层的厚度有关。

较佳地，如图7所示的被刻蚀区域落入第一氧化硅层表面的掩膜区域，也就是说，根据第二氧化硅层上的掩膜图形沿第二氧化硅层的打开区域垂直向下进行刻蚀时，形成的被刻蚀区域的面积小于或等于步骤102中第一氧化硅层表面的掩膜区域。

步骤105中，根据第二氧化硅层上的掩膜图形沿第二氧化硅层的打开区域垂直向下进行刻蚀，使被刻蚀区域落入第一氧化硅层表面的掩膜区域，以使后续在被刻蚀区域生长外延层时，使得外延种子层中的缺陷和位错继续横向拉伸，进一步的降低了在外延种子层的基础上生长外延层时外延层中产生的位错和缺陷密度，以提高外延层的品质。

步骤106中，沿如图7所示的被刻蚀区域横向并向上外延生长外延层，直至铺满第二氧化硅层的整个表面，生成的外延层结构如图8所示。其中，图8中所示箭头方向为外延层的生长方向，在外延层的生长过程中，靠近外延种子层的被刻蚀区域容易形成硅晶粒，因此该区域的硅晶粒生长的快，在第二氧化硅层表面的硅晶粒生长较慢，因此形成图8中箭头方向所示的生长方向。外延层的生长可采用化学气相沉积法生长。在具体实施中，外延层的深度根据器件的应用场合实决定。

步骤106中，沿被刻蚀区域横向并向上外延生长外延层，使所生成的外延种子层中的缺陷和位错继续横向拉伸，降低了生成的外延层中的位错和缺陷密度，由此生长的外延片的位错密度可降低4-5个数量级，进而提高了硅衬底上的外延片的质量。

基于上述方法流程，制作成的外延片的质量大幅度提高，并且外延片的外延层的位错密度与硅衬底相比，可降低4-5个数量级，这是因为：通过在衬底上生成第一氧化硅层，对第一氧化硅层进行刻蚀，沿第一氧化硅层被刻蚀的区域横向外延生长外延种子层，使硅衬底上大量的缺陷以及晶格位错得到横向拉伸，由此生长的外延种子层的位错密度大幅降低；然后在外延种子层的表面生成第二氧化硅层，在第二氧化硅层光刻形成掩膜图形，并根据第二氧化硅层上的掩膜图形沿第二氧化硅层的打开区域垂直向下进行刻蚀，使被刻蚀区域落入第一氧化硅层表面的掩膜区域，沿被刻蚀区域横向并向上外延生长外延层，使所生成的外延种子层中的缺陷和位错继续横向拉伸，由此生长的外延片的位错密度可降低4-5个数量级，进而提高了硅衬底上的外延片的质量。

按照上述方法制作的外延片用于制作VDMOS器件，按常规VDMOS工艺，在外延片的外延层上制作VDMOS器件时，将外延片的背面减薄后，可将外延片的第一氧化硅层及第二氧化硅层表面的掩膜清除，以大幅提升VDMOS器件的抗表面漏电和体内击穿的能力。

基于相同的技术构思，本发明实施例还提供一种衬底上的外延片，该外延片的制作方法可执行上述方法实施例。

本发明实施例提供的一种衬底上的外延片如图9所示，该外延片包括：

在衬底上生成的第一氧化硅层，沿第一氧化硅层被刻蚀的区域横向外延生长的外延种子层，在外延种子层的表面生成的第二氧化硅层，以及沿被刻蚀区域横向并向上外延生长的外延层；

其中，第一氧化硅层被刻蚀的区域包括：在第一氧化硅层上光刻形成掩膜图形，并根据该掩膜图形对第一氧化硅层进行刻蚀后的区域；

被刻蚀区域包括：在第二氧化硅层光刻形成掩膜图形，并根据第二氧化硅层上的掩膜图形沿第二氧化硅层的打开区域垂直向下进行刻蚀，使被刻蚀的区域落入第一氧化硅层表面的掩膜区域的区域。

较佳地，被刻蚀区域被向下刻蚀的深度至少到达第一氧化硅层掩膜区域，但第一氧化硅层未被刻穿。

较佳地，被刻蚀区域的面积小于或等于第一氧化硅层表面的掩膜区域。

较佳地，外延种子层采用化学气相沉积法生成的。

较佳地，采用氧化法或淀积法生成的第一氧化硅层以及第二氧化硅层的厚度为300nm-700nm。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种衬底上的外延片的制作方法，其特征在于，包括：

在所述衬底上生成第一氧化硅层；

在所述第一氧化硅层上光刻形成掩膜图形，并根据该掩膜图形对所述第一氧化硅层进行刻蚀；

沿所述第一氧化硅层被刻蚀的区域横向外延生长外延种子层；

在所述外延种子层的表面生成第二氧化硅层；

在所述第二氧化硅层光刻形成掩膜图形，并根据所述第二氧化硅层上的掩膜图形沿所述第二氧化硅层的打开区域垂直向下进行刻蚀，使被刻蚀区域落入所述第一氧化硅层表面的掩膜区域；

沿被刻蚀区域横向并向上外延生长外延层。

2.如权利要求1所述的方法，其特征在于，在所述第二氧化硅层光刻形成掩膜图形，并根据所述第二氧化硅层上掩膜图形沿所述第二氧化硅层的打开区域垂直向下进行刻蚀，包括：

根据所述第二氧化硅层上的掩膜图形沿所述第二氧化硅层的打开区域垂直向下进行刻蚀时，向下刻蚀的深度至少到达第一氧化硅层掩膜区域，但不刻穿所述第一氧化硅层。

3.如权利要求1所述的方法，其特征在于，所述被刻蚀区域落入所述第一氧化硅层表面的掩膜区域，是指：

根据所述第二氧化硅层上的掩膜图形沿所述第二氧化硅层的打开区域垂直向下进行刻蚀时，被刻蚀区域的面积小于或等于所述第一氧化硅层表面的掩膜区域。

4.如权利要求1所述的方法，其特征在于，采用化学气相沉积法生长所述外延种子层。

5.如权利要求1所述的方法，其特征在于，采用氧化法或淀积法生成的所述第一氧化硅层、所述第二氧化硅层的厚度为300nm-700nm。

6.一种衬底上的外延片，其特征在于，包括：

在所述衬底上生成的第一氧化硅层，沿所述第一氧化硅层被刻蚀的区域横向外延生长的外延种子层，在所述外延种子层的表面生成的第二氧化硅层，以及沿被刻蚀区域横向并向上外延生长的外延层；

其中，所述第一氧化硅层被刻蚀的区域包括：在所述第一氧化硅层上光刻形成掩膜图形，并根据该掩膜图形对所述第一氧化硅层进行刻蚀后的区域；

所述被刻蚀区域包括：在所述第二氧化硅层光刻形成掩膜图形，并根据所述第二氧化硅层上的掩膜图形沿所述第二氧化硅层的打开区域垂直向下进行刻蚀，使被刻蚀的区域落入所述第一氧化硅层表面的掩膜区域的区域。

7.如权利要求6所述的外延片，其特征在于，所述被刻蚀区域被向下刻蚀的深度至少到达第一氧化硅层掩膜区域，但所述第一氧化硅层未被刻穿。

8.如权利要求6所述的外延片，其特征在于，所述被刻蚀区域的面积小于或等于所述第一氧化硅层表面的掩膜区域。

9.如权利要求6所述的外延片，其特征在于，所述外延种子层采用化学气相沉积法生成的。

10.如权利要求6所述的外延片，其特征在于，采用氧化法或淀积法生成的所述第一氧化硅层以及所述第二氧化硅层的厚度为300nm-700nm。