CN106783617A - 一种硅基锗沟道mos器件的制作方法 - Google Patents

一种硅基锗沟道mos器件的制作方法 Download PDF

Info

Publication number
CN106783617A
CN106783617A CN201611076208.7A CN201611076208A CN106783617A CN 106783617 A CN106783617 A CN 106783617A CN 201611076208 A CN201611076208 A CN 201611076208A CN 106783617 A CN106783617 A CN 106783617A
Authority
CN
China
Prior art keywords
silicon
germanium channel
groove
preparation
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611076208.7A
Other languages
English (en)
Inventor
刘丽蓉
王勇
丁超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan Guangxin Intellectual Property Services Ltd
Dongguan South China Design and Innovation Institute
Original Assignee
Dongguan Guangxin Intellectual Property Services Ltd
Dongguan South China Design and Innovation Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan Guangxin Intellectual Property Services Ltd, Dongguan South China Design and Innovation Institute filed Critical Dongguan Guangxin Intellectual Property Services Ltd
Priority to CN201611076208.7A priority Critical patent/CN106783617A/zh
Publication of CN106783617A publication Critical patent/CN106783617A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not

Abstract

本发明公开了一种硅基锗沟道MOS器件的制作方法,其步骤如下:在硅基半导体上形成50纳米宽的槽状结构;在硅槽中制作SiNx侧墙结构;在硅槽中制作SiO2侧墙结构;在硅槽中采用超高真空化学汽相沉积的方法生长硅锗缓冲层;在硅锗缓冲层上生长高质量锗沟道层;在锗沟道层上制作栅介质与栅金属结构。

Description

一种硅基锗沟道MOS器件的制作方法
技术领域
本发明属于集成电路工艺制造技术领域,具体涉及一种硅基锗沟道MOS器件的制作方法。
背景技术
随着硅基CMOS技术的不断进步,通过缩小特征尺寸MOS器件的特性得以不断提升。但是在7纳米技术节点以后,硅基半导体面临诸多挑战:迁移率退化、源漏穿通漏电、热载流子效应等等。其中迁移率退化是影响集成电路速度提升的主要难点。为此,新型的沟道材料和器件结构被认为是推进硅基MOS器件继续提升性能的关键。锗材料的电子迁移率和空穴迁移率都优于硅,与硅基半导体工艺兼容性好,从而被广泛关注。但是,新型沟道材料与器件结构只有集成到硅基半导体上,才能实现其最大的优势,实现硅基鳍状结构锗沟道MOSFET器件成为一种重要的研究方向和工业应用方向。但是硅基锗MOS器件的集成技术并不成熟,结构仍需不断优化。
发明内容
本发明的目的在于提供一种硅基锗沟道MOS器件从而实现锗MOS器件的硅基集成,主要采用侧墙工艺将硅基半导体上的槽的宽度缩小至30纳米以下,在高深宽比的硅槽内,采用超高真空化学汽相沉积的方法沉积硅锗半导体和高质量锗材料层,并制备栅介质和栅金属,实现锗沟道MOS器件。
技术方案
本发明提出的硅基锗沟道MOS器件的制作方法,其具体步骤如下:
(1)准备一硅基半导体作为基片(101);
(2)在硅基半导体基片上以光刻胶为掩膜,采用干法刻蚀的方法制作以100纳米宽的槽状结构;
(3)在该硅槽中制作SiNx侧墙(102);
(4)在该硅槽的SiNx侧墙上制作SiO2侧墙(103);
(5)在该硅槽中采用超高真空化学汽相沉积的方法生长硅锗缓冲层(104);
(6)在硅锗缓冲层上生长高质量的锗沟道层(105);
(7)在锗沟道层上制作栅介质层(106);
(8)在栅介质层上制作栅金属层(107)。
在本方案的步骤(2)中硅槽的深度为300纳米。
在本方案的步骤(3)中SiNx侧墙的厚度为20纳米。
在本方案的步骤(4)中SiO2侧墙的厚度为20纳米。
在本方案的步骤(5)中生长的硅锗缓冲层的厚度为150纳米。
在本方案的步骤(6)中锗沟道层的厚度为50纳米。
在本方案的步骤(7)中栅介质为三氧化二铝高K介质,厚度为2纳米;
在本方案的步骤(8)中栅金属为铝金属,厚度为200纳米。
有益效果
由于本发明采用硅槽内制作侧墙的工艺方法缩小锗沟道尺寸,并采用高深宽比的槽内外延生长技术,使得本发明在栅长缩小工艺上的光刻成本更低,锗材料外延质量更高。实现的硅基锗沟道MOS器件足以满足15纳米技术节点以后的硅基CMOS技术要求。
附图说明:
图1-图8为硅基锗MOS器件的制作工艺流程示意图,图8为最后形成的器件的侧视图。
图中标号:101为硅衬底,102为SiNx侧墙,103为SiO2侧墙,104为硅锗缓冲层,105为锗沟道层,106为栅介质层,107为栅金属层。
具体实施例
下面结合附图1-8,通过具体实施方法对本发明进行说明:
步骤(1):准备一8寸(100)晶向的硅片作为基片,进行丙酮、乙醇、去离子水三步常规清洗。
步骤(2):采用电子束光刻胶ZEP520为掩膜,电子束曝光出100纳米宽的电子束胶线条,并采用ICP刻蚀的方法刻蚀硅槽,刻蚀气体为SF6,气流量为30sccm,射频功率为30瓦,ICP功率为180瓦。刻蚀时间为6-8分钟,去胶清洗。
步骤(3):采用PECVD的方法在硅槽内生长30纳米厚度的SiNx介质,然后采用ICP刻蚀的方法刻蚀SiNx介质,在槽内壁侧墙上形成20纳米厚度SiNx侧墙。
步骤(4)采用PECVD的方法在硅槽内生长30纳米厚度的SiO2介质,然后采用ICP刻蚀的方法刻蚀SiO2介质,在槽内壁侧墙上形成20纳米厚度SiO2侧墙。
步骤(5)在该硅槽中采用超高真空化学汽相沉积的方法生长150纳米厚度的硅锗缓冲层(104);
步骤(6)在硅锗缓冲层上生长50纳米厚的高质量锗沟道层(105);
步骤(7)在锗沟道层上采用原子层沉积的方法生长2纳米氧化铝栅介质层(106);
步骤(8)在栅介质层上采用电子束蒸发的方式制作200纳米厚的铝栅金属层(107)。

Claims (6)

1.一种硅基锗沟道MOS器件的制作方法:其步骤如下:
(1)准备一硅基半导体作为基片(101);
(2)在硅基半导体基片上以光刻胶为掩膜制作以100纳米宽的槽状结构;
(3)在该硅槽中制作20-25纳米厚度的SiNx侧墙(102);
(4)在该硅槽的SiNx侧墙上制作20-25纳米厚度的SiO2侧墙(103);
(5)在该硅槽中采用超高真空化学汽相沉积的方法生长100-150纳米厚度的硅锗缓冲层(104);
(6)在硅锗缓冲层上生长高质量的50纳米厚度的锗沟道层(105);
(7)在锗沟道层上制作2纳米氧化铝栅介质层(106);
(8)在栅介质层上制作300纳米铝栅金属层(107)。
2.根据权利要求1所述的一种硅基锗沟道MOS器件的制作方法,其特征在于步骤(2)中硅槽的深度为300纳米。
3.根据权利要求1所述的一种硅基锗沟道MOS器件的制作方法,其特征在于步骤(3)中SiNx侧墙的厚度为20纳米。
4.根据权利要求1所述的一种硅基锗沟道MOS器件的制作方法,其特征在于步骤(4)中SiO2侧墙的厚度为20纳米。
5.根据权利要求1所述的一种硅基锗沟道MOS器件的制作方法,其特征在于步骤(5)中生长的硅锗缓冲层的厚度为150纳米。
6.根据权利要求1所述的一种硅基锗沟道MOS器件的制作方法,其特征在于步骤(6)中锗沟道层的厚度为50纳米。
CN201611076208.7A 2016-11-29 2016-11-29 一种硅基锗沟道mos器件的制作方法 Pending CN106783617A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611076208.7A CN106783617A (zh) 2016-11-29 2016-11-29 一种硅基锗沟道mos器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611076208.7A CN106783617A (zh) 2016-11-29 2016-11-29 一种硅基锗沟道mos器件的制作方法

Publications (1)

Publication Number Publication Date
CN106783617A true CN106783617A (zh) 2017-05-31

Family

ID=58901022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611076208.7A Pending CN106783617A (zh) 2016-11-29 2016-11-29 一种硅基锗沟道mos器件的制作方法

Country Status (1)

Country Link
CN (1) CN106783617A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101300663A (zh) * 2005-05-17 2008-11-05 琥珀波系统公司 具有降低了的位错缺陷密度的晶格失配的半导体结构和相关的器件制造方法
CN102024768A (zh) * 2009-09-18 2011-04-20 台湾积体电路制造股份有限公司 半导体装置及半导体结构的制造方法
CN103035712A (zh) * 2011-10-09 2013-04-10 中国科学院微电子研究所 半导体器件及其制造方法
CN104064463A (zh) * 2013-03-21 2014-09-24 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
US20150115320A1 (en) * 2006-03-24 2015-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-Mismatched Semiconductor Structures and Related Methods for Device Fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101300663A (zh) * 2005-05-17 2008-11-05 琥珀波系统公司 具有降低了的位错缺陷密度的晶格失配的半导体结构和相关的器件制造方法
US20150115320A1 (en) * 2006-03-24 2015-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-Mismatched Semiconductor Structures and Related Methods for Device Fabrication
CN102024768A (zh) * 2009-09-18 2011-04-20 台湾积体电路制造股份有限公司 半导体装置及半导体结构的制造方法
CN103035712A (zh) * 2011-10-09 2013-04-10 中国科学院微电子研究所 半导体器件及其制造方法
CN104064463A (zh) * 2013-03-21 2014-09-24 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法

Similar Documents

Publication Publication Date Title
US8269209B2 (en) Isolation for nanowire devices
US9425053B2 (en) Block mask litho on high aspect ratio topography with minimal semiconductor material damage
WO2015089951A1 (zh) 制备准soi源漏场效应晶体管器件的方法
US20200350434A1 (en) Method and Structure for FinFET Devices
TWI656638B (zh) 用於iii-v族奈米線穿隧fet之方法及結構
CN103824764A (zh) 一种沟槽型mos器件中沟槽栅的制备方法
US20200126803A1 (en) Methods for Reducing Scratch Defects in Chemical Mechanical Planarization
TW202129841A (zh) 半導體裝置之製造方法
CN104425264B (zh) 半导体结构的形成方法
CN111446288A (zh) 基于二维材料的ns叠层晶体管及其制备方法
CN104282575B (zh) 一种制备纳米尺度场效应晶体管的方法
WO2014036855A1 (zh) 锗、三五族半导体材料衬底上制备FinFET的方法
CN106783617A (zh) 一种硅基锗沟道mos器件的制作方法
CN103107187A (zh) 半导体装置及其制造方法
TWI462272B (zh) Three - dimensional multi - gate complementary gold - oxygen semiconductor and its preparation method
CN103632978A (zh) 半导体结构的形成方法
CN106653566A (zh) 一种硅锗纳米线的制作方法
CN102130161A (zh) 功率场效应管及其制造方法
CN104795333A (zh) 一种鳍式场效应晶体管的制备方法
Han et al. Challenges and solutions to FinFET gate etch process
CN109148580A (zh) 一种FinFET器件及其制作方法
CN106783618A (zh) 一种硅纳米线的制作方法
CN103531467B (zh) 半导体器件及其形成方法
CN102315117B (zh) 一种Mo基/TaN金属栅叠层结构的刻蚀方法
CN105762071B (zh) 鳍式场效应晶体管及其鳍的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170531

RJ01 Rejection of invention patent application after publication