CN109309052B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN109309052B
CN109309052B CN201710615546.1A CN201710615546A CN109309052B CN 109309052 B CN109309052 B CN 109309052B CN 201710615546 A CN201710615546 A CN 201710615546A CN 109309052 B CN109309052 B CN 109309052B
Authority
CN
China
Prior art keywords
fin
electrode
layer
semiconductor
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710615546.1A
Other languages
English (en)
Other versions
CN109309052A (zh
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710615546.1A priority Critical patent/CN109309052B/zh
Priority to US16/044,818 priority patent/US10658511B2/en
Publication of CN109309052A publication Critical patent/CN109309052A/zh
Priority to US16/839,222 priority patent/US11164973B2/en
Application granted granted Critical
Publication of CN109309052B publication Critical patent/CN109309052B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种半导体装置及其制造方法。该方法包括：提供半导体结构，该半导体结构包括：衬底；以及在该衬底上的间隔开的第一鳍片和第二鳍片；在半导体结构上沉积第一层间电介质层；对第一层间电介质层进行部分地第一刻蚀以露出第一鳍片的顶部；在露出第一鳍片的顶部之后，去除该第一鳍片的一部分以形成第一凹槽；在第一凹槽中外延生长第一电极；对第一层间电介质层进行部分地第二刻蚀以露出该第二鳍片的顶部；在露出该第二鳍片的顶部之后，去除第二鳍片的一部分以形成第二凹槽，其中该第二凹槽与该第一凹槽隔离开；以及在第二凹槽中外延生长第二电极。本发明可以解决现有技术中的不同器件的电极外延体的桥接问题。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体装置及其制造方法。
背景技术
通常在PMOS(P-channel Metal Oxide Semiconductor，P型沟道金属氧化物半导体)器件中，SiGe(硅锗)外延体(作为源极和漏极)通过改善空穴迁移率和降低接触电阻从而可以改善PMOS器件的性能。而在NMOS(N-channel Metal Oxide Semiconductor，N型沟道金属氧化物半导体)器件中，SiP(磷化硅)外延体(作为源极和漏极)可以通过增加源区或漏区的接触面积来降低接触电阻从而改善NMOS器件性能。但是，如果PMOS和NMOS外延体生长得太大，则这两个器件的外延体有可能产生连接的问题，从而造成连接PMOS器件外延体的电源电压Vdd和连接NMOS器件外延体的电路公共接地端电压Vss有桥接的风险，这将使得电路失效。
图1是示意性地示出现有技术中的SRAM(Static Random Access Memory，静态随机存取存储器)的电路布局图。图1中示出了栅极接触件101、有源区(例如源极或漏极)接触件102和有源区103。该SRAM包括6个晶体管，分别是通过门(Pass Gate，简称为PG)晶体管11和14、下拉(Pull Down，简称为PD)晶体管12和15、以及上拉(Pull Up，简称为PU)晶体管13和16。其中，通过门晶体管和下拉晶体管是NMOS晶体管器件，它们的有源区接触件连接Vss，上拉晶体管是PMOS晶体管器件，它的有源区接触件连接Vdd。如果PMOS晶体管和NMOS晶体管的源极和漏极(即前面所述的外延体)生长得太大，则PMOS晶体管的源极/漏极与NMOS晶体管的源极/漏极有连接的危险，即Vdd和Vss就有桥接的危险。目前，这些PMOS晶体管和NMOS晶体管可以是FinFET(Fin Field-Effect Transistor，鳍式场效应晶体管)器件，随着Fin(鳍片)的尺寸逐渐减小，在SiP和SiGe之间的空间变得更小，Vdd至Vss的桥接问题变得更加严重。
虽然在目前的制造工艺中，如果SiP和SiGe生长的太大，可能会造成Vdd和Vss的桥接问题，但是，如果减小SiGe外延体的体积，则SiGe对沟道区域的应力将会减小，降低空穴迁移率，并且由于接触面积减小，造成接触电阻也将会增加。如果减小SiP外延体的体积，将会由于接触面积减小而增加接触电阻。然而对于逻辑器件，外延体的体积越大越好。
此外，随着器件尺寸的进一步减小，源漏区域的面积变得可能不够大，通常可能造成源极和漏极的外延体融合，这除了可能造成Vdd和Vss的桥接问题之外，还可能使得CESL(Contact etch stop layer，接触刻蚀停止层)层不能连续地覆盖相邻的两个源极/漏极外延体之间的空隙，所以后续的层间电介质层的空隙填充将可能变成一个问题。例如，如果CESL层或层间电介质层存在空隙，在形成接触件的过程中，在接触孔打开之后，用于形成接触件的钨材料可能会填充到空隙中，导致接触件可能桥接邻近的外延体，因此，对于NMOS器件和PMOS器件，需要体积比较小的源极/漏极外延体，但是另一方面，也需要体积尽可能大的外延体来减小接触电阻，因此，这成为一个亟待解决的矛盾问题。
发明内容
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
根据本发明的第一方面，提供了一种半导体装置的制造方法，包括：提供半导体结构，所述半导体结构包括：衬底；以及在所述衬底上的间隔开的第一鳍片和第二鳍片；在所述半导体结构上沉积第一层间电介质层；对所述第一层间电介质层进行部分地第一刻蚀以露出所述第一鳍片的顶部；在露出所述第一鳍片的顶部之后，去除所述第一鳍片的一部分以形成第一凹槽；在所述第一凹槽中外延生长第一电极；对所述第一层间电介质层进行部分地第二刻蚀以露出所述第二鳍片的顶部；在露出所述第二鳍片的顶部之后，去除所述第二鳍片的一部分以形成第二凹槽，其中所述第二凹槽与所述第一凹槽隔离开；以及在所述第二凹槽中外延生长第二电极。
在一个实施例中，在外延生长所述第一电极之前，所述方法还包括：对所述第一凹槽进行扩大处理；在所述第一凹槽中外延生长第一电极的步骤包括：在被扩大处理后的第一凹槽中外延生长第一电极；在外延生长所述第二电极之前，所述方法还包括：对所述第二凹槽进行扩大处理；其中，该被扩大处理后的第二凹槽与所述第一电极隔离开；在所述第二凹槽中外延生长第二电极的步骤包括：在被扩大处理后的第二凹槽中外延生长第二电极。
在一个实施例中，在提供所述半导体结构的步骤中，所述半导体结构还包括：在所述第一鳍片和所述第二鳍片周围的沟槽；部分地填充所述沟槽的沟槽绝缘物层；以及覆盖在所述第一鳍片、所述第二鳍片和所述沟槽绝缘物层上的隔离覆盖层；其中，第一层间电介质层形成在所述隔离覆盖层上。
在一个实施例中，对所述第一层间电介质层进行部分地第一刻蚀以露出所述第一鳍片的顶部的步骤包括：以所述隔离覆盖层作为刻蚀停止层，对所述第一层间电介质层进行部分地第一刻蚀以露出在所述第一鳍片的顶部上的所述隔离覆盖层的一部分；以及去除被露出的在所述第一鳍片的顶部上的所述隔离覆盖层的所述部分以露出所述第一鳍片的顶部；去除所述第一鳍片的一部分以形成第一凹槽的步骤包括：去除所述第一鳍片的一部分和在所述第一鳍片的该被去除部分的侧壁上的所述隔离覆盖层的部分以形成第一凹槽。
在一个实施例中，在对所述第一层间电介质层进行部分地第二刻蚀之前，所述方法还包括：在外延生长所述第一电极之后的半导体结构上沉积盖层。
在一个实施例中，对所述第一层间电介质层进行部分地第二刻蚀以露出所述第二鳍片的顶部的步骤包括：以所述隔离覆盖层作为刻蚀停止层，对所述第一层间电介质层和所述盖层进行部分地第二刻蚀以露出在所述第二鳍片的顶部上的所述隔离覆盖层的一部分；以及去除被露出的在所述第二鳍片的顶部上的所述隔离覆盖层的所述部分以露出所述第二鳍片的顶部；去除所述第二鳍片的一部分以形成第二凹槽的步骤包括：去除所述第二鳍片的一部分和在所述第二鳍片的该被去除部分的侧壁上的所述隔离覆盖层的部分以形成第二凹槽。
在一个实施例中，所述第一鳍片包括：在所述衬底上的第一半导体鳍片和在所述第一半导体鳍片的表面上的第一绝缘物层；所述第二鳍片包括：在所述衬底上的第二半导体鳍片和在所述第二半导体鳍片的表面上的第二绝缘物层；所述第一电极为第一源极或第一漏极；所述第二电极为第二源极或第二漏极。
在一个实施例中，所述方法还包括：在外延生长所述第二电极之后的半导体结构上形成第二层间电介质层；对形成所述第二层间电介质层之后的半导体结构执行退火处理；以及对执行所述退火处理之后的半导体结构执行平坦化处理。
在上述实施例中，提供了根据本发明一个实施例的半导体装置的制造方法。在该制造方法中，在半导体结构上沉积第一层间电介质层，然后刻蚀第一层间电介质层以露出第一鳍片的顶部，并通过去除第一鳍片的一部分得到第一凹槽，在第一凹槽中外延生长第一电极，然后刻蚀第一层间电介质层以露出第二鳍片的顶部，并通过去除第二鳍片的一部分得到第二凹槽，在第二凹槽中外延生长第二电极。这有助于在不牺牲电极(即外延体)体积的情况下，使得两个鳍片上的电极隔离开(即不连接)，从而可以解决现有技术中的不同器件的电极外延体的连接问题。此外，由于上述方法是在沉积形成第一层间电介质层之后外延生长第一电极和第二电极，即在沉积第一层间电介质层时还没有外延生长这两个电极，因此第一电极和第二电极之间的空隙很容易填充，因此解决了现有技术中两个电极外延体之间的层间电介质层的填充问题。
根据本发明的第二方面，提供了一种半导体装置的制造方法，包括：提供半导体结构，所述半导体结构包括：衬底；在所述衬底上的间隔开的第一鳍片和第二鳍片；以及在所述第一鳍片上的第一电极；在所述半导体结构上沉积第一层间电介质层；对所述第一层间电介质层进行部分地刻蚀以露出所述第二鳍片的顶部；在露出所述第二鳍片的顶部之后，去除所述第二鳍片的一部分以形成凹槽，其中所述凹槽与所述第一电极隔离开；以及在所述凹槽中外延生长第二电极。
在一个实施例中，在外延生长所述第二电极之前，所述方法还包括：对所述凹槽进行扩大处理，其中，该被扩大处理后的凹槽与所述第一电极隔离开；在所述凹槽中外延生长第二电极的步骤包括：在所述被扩大处理后的凹槽中外延生长第二电极。
在一个实施例中，在提供所述半导体结构的步骤中，所述半导体结构还包括：在所述第一鳍片和所述第二鳍片周围的沟槽；部分地填充所述沟槽的沟槽绝缘物层；以及在所述第一鳍片、所述第二鳍片和所述沟槽绝缘物层的部分上的第一隔离覆盖层；在沉积所述第一层间电介质层之前，所述方法还包括：执行氧化处理以在所述第一电极的表面形成表面绝缘物层；以及在所述沟槽绝缘物层、所述表面绝缘物层、所述第一隔离覆盖层上形成第二隔离覆盖层；其中，所述第一层间电介质层沉积在所述第二隔离覆盖层上。
在一个实施例中，对所述第一层间电介质层进行部分地刻蚀以露出在所述第二鳍片顶部的步骤包括：以所述第二隔离覆盖层作为刻蚀停止层，对所述第一层间电介质层进行部分地刻蚀以露出在所述第二鳍片的顶部之上的所述第二隔离覆盖层的一部分；以及去除被露出的在所述第二鳍片的顶部之上的所述第二隔离覆盖层的部分和所述第一隔离覆盖层的部分以露出所述第二鳍片的顶部；去除所述第二鳍片的一部分以形成凹槽的步骤包括：去除所述第二鳍片的一部分和在所述第二鳍片的该被去除部分的侧壁上的所述第一隔离覆盖层的部分和所述第二隔离覆盖层的部分以形成凹槽。
在一个实施例中，去除所述第二鳍片的一部分和在所述第二鳍片的该被去除部分的侧壁上的所述第一隔离覆盖层的部分和所述第二隔离覆盖层的部分以形成凹槽的步骤包括：去除所述第二鳍片的一部分以露出在该被去除部分的侧壁上的所述第一隔离覆盖层的部分和所述第二隔离覆盖层的部分；在所述第二鳍片的剩余部分的顶部上形成顶部绝缘物层；以及在形成所述顶部绝缘物层之后，去除被露出的所述第一隔离覆盖层的所述部分和所述第二隔离覆盖层的所述部分。
在一个实施例中，所述第一鳍片包括：在所述衬底上的第一半导体鳍片和在所述第一半导体鳍片的表面上的第一绝缘物层；所述第二鳍片包括：在所述衬底上的第二半导体鳍片和在所述第二半导体鳍片的表面上的第二绝缘物层；所述第一电极为第一源极或第一漏极；所述第二电极为第二源极或第二漏极。
在一个实施例中，提供所述半导体结构的步骤包括：提供初始结构，所述初始结构包括：衬底；在所述衬底上的间隔开的第一半导体鳍片和第二半导体鳍片；在所述第一半导体鳍片的表面上形成的第一绝缘物层和在所述第二半导体鳍片的表面上形成第二绝缘物层；在所述第一绝缘物层上形成包绕所述第一半导体鳍片的第一伪栅极，和在所述第二绝缘物层上形成包绕所述第二半导体鳍片的第二伪栅极；在形成所述第一伪栅极和所述第二伪栅极之后的初始结构上形成第一隔离覆盖层；对所述第一半导体鳍片以及在所述第一半导体鳍片之上的所述第一绝缘物层的部分和所述第一隔离覆盖层的部分进行刻蚀以形成凹陷；以及在所述凹陷中外延生长第一电极。
在一个实施例中，所述方法还包括：在外延生长所述第二电极之后的半导体结构上形成第二层间电介质层；对形成所述第二层间电介质层之后的半导体结构执行退火处理；以及对执行所述退火处理之后的半导体结构执行平坦化处理。
在上述实施例中，提供了另一个实施例的半导体装置的制造方法。在该制造方法中，在半导体结构上沉积第一层间电介质层，然后刻蚀第一层间电介质层以露出第二鳍片的顶部，并通过去除第二鳍片的一部分得到凹槽，在凹槽中外延生长第二电极。由于凹槽与第一电极被第一层间电介质层隔离开，因此第二电极与第一电极也被第一层间电介质层隔离开。这有助于在不牺牲电极(即外延体)体积的情况下，使得两个鳍片上的电极隔离开(即不连接)，从而可以解决现有技术中的不同器件的电极外延体的连接问题。此外，由于上述方法是在沉积形成第一层间电介质层之后外延生长第二电极，即在沉积第一层间电介质层时还没有外延生长第二电极，因此第一电极和第二电极之间的空隙很容易填充，因此解决了现有技术中两个电极外延体之间的层间电介质层的填充问题。
根据本发明的第三方面，提供了一种半导体装置的制造方法，包括：提供半导体结构，所述半导体结构包括：衬底和在所述衬底上的鳍片；在所述半导体结构上沉积第一层间电介质层；对所述第一层间电介质层进行部分地刻蚀以露出所述鳍片的顶部；在露出所述鳍片的顶部之后，去除所述鳍片的一部分以形成凹槽；以及在所述凹槽中外延生长电极。
在一个实施例中，在外延生长所述电极之前，所述方法还包括：对所述凹槽进行扩大处理；在所述凹槽中外延生长电极的步骤包括：在被扩大处理后的所述凹槽中外延生长电极。
在一个实施例中，在提供所述半导体结构的步骤中，所述半导体结构还包括：在所述鳍片周围的沟槽；部分地填充所述沟槽的沟槽绝缘物层；以及在所述鳍片和所述沟槽绝缘物层上的隔离覆盖层；对所述第一层间电介质层进行部分地刻蚀以露出所述鳍片的顶部的步骤包括：以所述隔离覆盖层作为刻蚀停止层，对所述第一层间电介质层进行部分地刻蚀以露出在所述鳍片的顶部上的所述隔离覆盖层的一部分；以及去除被露出的在所述鳍片的顶部上的所述隔离覆盖层的所述部分以露出所述鳍片的顶部；去除所述鳍片的一部分以形成凹槽的步骤包括：去除所述鳍片的一部分和在所述鳍片的该被去除部分的侧壁上的所述隔离覆盖层的部分以形成凹槽。
在一个实施例中，所述鳍片包括：在所述衬底上的半导体鳍片和在所述半导体鳍片的表面上的第一绝缘物层；所述电极为源极或漏极。
在一个实施例中，所述方法还包括：在外延生长所述电极之后的半导体结构上形成第二层间电介质层；对形成所述第二层间电介质层之后的半导体结构执行退火处理；以及对执行所述退火处理之后的半导体结构执行平坦化处理。
在上述实施例中，提供了另一个实施例的半导体装置的制造方法。在该制造方法中，在半导体结构上沉积第一层间电介质层，然后刻蚀第一层间电介质层以露出鳍片的顶部，并通过去除鳍片的一部分得到凹槽，在凹槽中外延生长电极。该方法有助于在不牺牲电极(即外延体)体积的情况下，使得鳍片上的电极与其他电极隔离开，从而可以解决现有技术中的不同器件的电极外延体的连接问题。
根据本发明的第四方面，提供了一种半导体装置，包括：衬底；在所述衬底上的间隔开的第一半导体鳍片和第二半导体鳍片；在所述衬底之上且覆盖所述第一半导体鳍片和所述第二半导体鳍片的第一层间电介质层，其中，所述第一层间电介质层形成有露出所述第一半导体鳍片的第一凹槽和露出所述第二半导体鳍片的第二凹槽，所述第二凹槽与所述第一凹槽隔离开；以及在所述第一半导体鳍片上且在所述第一凹槽中外延生长的第一电极，和在所述第二半导体鳍片上且在所述第二凹槽中外延生长的第二电极。
在一个实施例中，所述半导体装置还包括：在所述第一半导体鳍片和所述第二半导体鳍片周围的沟槽；部分地填充所述沟槽的沟槽绝缘物层；覆盖在所述沟槽绝缘物层上的隔离覆盖层；其中，所述第一层间电介质层位于所述隔离覆盖层上；在所述第一层间电介质层的一部分和所述第一电极上的盖层；以及在所述盖层和所述第一层间电介质层上的第二层间电介质层。
在该实施例中，提供了根据本发明一个实施例半导体装置。该半导体装置中，第一半导体鳍片上的第一电极与第二半导体鳍片上的第二电极被第一层间电介质层隔离开，从而可以解决现有技术中的不同器件的电极外延体的连接问题，并且该第一层间电介质层不存在空隙填充问题。
根据本发明的第五方面，提供了一种半导体装置，包括：衬底；在所述衬底上的间隔开的第一半导体鳍片和第二半导体鳍片；在所述第一半导体鳍片上的第一电极；在所述衬底之上且覆盖所述第一半导体鳍片、所述第二半导体鳍片和所述第一电极的第一层间电介质层，其中所述第一层间电介质层形成有露出所述第二半导体鳍片的凹槽，所述凹槽与所述第一电极隔离开；以及在所述第二半导体鳍片上且在所述凹槽中外延生长的第二电极。
在一个实施例中，所述半导体装置还包括：在所述第一半导体鳍片和所述第二半导体鳍片周围的沟槽；部分地填充所述沟槽的沟槽绝缘物层；在所述第一半导体鳍片、所述第二半导体鳍片和所述沟槽绝缘物层上的第一隔离覆盖层；在所述第一电极的表面上的表面绝缘物层；在所述沟槽绝缘物层、所述表面绝缘物层、所述第一隔离覆盖层上的第二隔离覆盖层；其中，所述第一层间电介质层形成在所述第二隔离覆盖层上；以及在所述第一层间电介质层和所述第二电极上的第二层间电介质层。
在该实施例中，提供了根据本发明另一个实施例的半导体装置。该半导体装置中，第一半导体鳍片上的第一电极与第二半导体鳍片上的第二电极被第一层间电介质层隔离开，从而可以解决现有技术中的不同器件的电极外延体的连接问题，并且该第一层间电介质层不存在空隙填充问题。
根据本发明的第六方面，提供了一种半导体装置，包括：衬底；在所述衬底上的半导体鳍片；在所述衬底之上且覆盖所述半导体鳍片的第一层间电介质层，其中所述第一层间电介质层形成有露出所述半导体鳍片的凹槽；以及在所述半导体鳍片上且在所述凹槽中外延生长的电极。
在一个实施例中，所述半导体装置还包括：在所述半导体鳍片周围的沟槽；部分地填充所述沟槽的沟槽绝缘物层；在所述沟槽绝缘物层上的隔离覆盖层，其中所述第一层间电介质层形成在所述隔离覆盖层上；以及在所述第一层间电介质层和所述电极上的第二层间电介质层。
在该实施例中，提供了根据本发明另一个实施例的半导体装置。该半导体装置中，半导体鳍片上电极周围被第一层间电介质层包围，从而可以与其他电极隔离开，这可以解决现有技术中的不同器件的电极外延体的连接问题。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示意性地示出现有技术中的SRAM的电路布局图。
图2是示出根据本发明一个实施例的半导体装置的制造方法的流程图。
图3A至图3N是示意性地示出根据本发明一些实施例的半导体装置的制造过程中若干阶段的结构的横截面图。
图4是示出根据本发明另一个实施例的半导体装置的制造方法的流程图。
图5A至图5O是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中若干阶段的结构的横截面图。
图6是示出根据本发明另一个实施例的半导体装置的制造方法的流程图。
图7A至图7I是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中若干阶段的结构的横截面图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图2是示出根据本发明一个实施例的半导体装置的制造方法的流程图。
在步骤S201，提供半导体结构，该半导体结构包括：衬底；以及在该衬底上的间隔开的第一鳍片和第二鳍片。
在步骤S202，在半导体结构上沉积第一层间电介质层。
在步骤S203，对第一层间电介质层进行部分地第一刻蚀以露出第一鳍片的顶部。
在步骤S204，在露出第一鳍片的顶部之后，去除第一鳍片的一部分以形成第一凹槽。
在步骤S205，在第一凹槽中外延生长第一电极。例如，该第一电极可以包括：第一源极或第一漏极。
在步骤S206，对第一层间电介质层进行部分地第二刻蚀以露出第二鳍片的顶部。
在步骤S207，在露出第二鳍片的顶部之后，去除该第二鳍片的一部分以形成第二凹槽，其中该第二凹槽与第一凹槽隔离开。例如，该第二凹槽和第一凹槽被第一层间电介质层的一部分隔离开。
在步骤S208，在第二凹槽中外延生长第二电极。例如，该第二电极可以包括：第二源极或第二漏极。
在该实施例中，提供了根据本发明一个实施例的半导体装置的制造方法。在该制造方法中，在半导体结构上沉积第一层间电介质层，然后刻蚀第一层间电介质层以露出第一鳍片的顶部，并通过去除第一鳍片的一部分得到第一凹槽，在第一凹槽中外延生长第一电极，然后刻蚀第一层间电介质层以露出第二鳍片的顶部，并通过去除第二鳍片的一部分得到第二凹槽，在第二凹槽中外延生长第二电极。这有助于在不牺牲电极(即外延体)体积的情况下，使得两个鳍片上的电极隔离开(即不连接)，从而可以解决现有技术中的不同器件的电极外延体的连接问题。
进一步地，在第一鳍片和第二鳍片中的一个用于形成PMOS晶体管且另一个用于形成NMOS晶体管的情况下，可以解决SRAM中PMOS晶体管和NMOS晶体管的源极/漏极外延体的连接问题，从而解决了Vdd和Vss的桥接问题。
此外，由于上述方法是在沉积形成第一层间电介质层之后外延生长第一电极和第二电极，即在沉积第一层间电介质层时还没有外延生长这两个电极，因此第一电极和第二电极之间的空隙很容易填充，因此解决了现有技术中两个电极外延体之间的层间电介质层的填充问题。
在一个实施例中，在外延生长所述第一电极之前，所述制造方法还可以包括：对第一凹槽进行扩大处理。在第一凹槽中外延生长第一电极的步骤可以包括：在被扩大处理后的第一凹槽中外延生长第一电极。这有利于增大第一电极的体积，增大接触面积，从而减小接触电阻，另外还可以有助于增加电极(作为源极或漏极)对沟道的应力，提高载流子迁移率，从而提高器件性能。
在一个实施例中，在外延生长第二电极之前，所述制造方法还可以包括：对第二凹槽进行扩大处理；其中，该被扩大处理后的第二凹槽与第一电极隔离开。在第二凹槽中外延生长第二电极的步骤可以包括：在被扩大处理后的第二凹槽中外延生长第二电极。这有利于增大第二电极的体积，增大接触面积，从而减小接触电阻，另外还可以有助于增加电极(作为源极或漏极)对沟道的应力，提高载流子迁移率，从而提高器件性能。
图3A至图3N是示意性地示出根据本发明一些实施例的半导体装置的制造过程中若干阶段的结构的横截面图。下面结合图3A至图3N详细描述根据本发明一些实施例的半导体装置的制造过程。
首先，如图3A所示，提供半导体结构，该半导体结构可以包括：衬底(例如硅衬底)301，以及在该衬底301上的间隔开的第一鳍片31和第二鳍片32。可选地，该第一鳍片31可以包括：在衬底301上的第一半导体鳍片(例如硅)311和在该第一半导体鳍片311的表面上的第一绝缘物层(例如二氧化硅)312。可选地，该第二鳍片32可以包括：在该衬底301上的第二半导体鳍片(例如硅)321和在该第二半导体鳍片321的表面上的第二绝缘物层(例如二氧化硅)322。在一个实施例中，该第一半导体鳍片的导电类型与第二半导体鳍片的导电类型可以相反。例如，该第一半导体鳍片的导电类型可以为N型，用于形成PMOS器件(可以用作上拉晶体管)，该第二半导体鳍片的导电类型可以为P型，用于形成NMOS器件(可以用作下拉晶体管)。在另一个实施例中，该第一半导体鳍片的导电类型与第二半导体鳍片的导电类型也可以相同。
在另一个实施例中，该第一鳍片31也可以只包括第一半导体鳍片311而不包括第一绝缘物层312，该第二鳍片32也可以只包括第二半导体鳍片321而不包括第二绝缘物层322。因此，本发明的范围并不仅限于这里所公开的第一鳍片和第二鳍片的结构形式，以下类似。
在一个实施例中，在提供该半导体结构的步骤中，如图3A所示，
该半导体结构还可以包括：在第一鳍片31和第二鳍片32周围的沟槽302，以及部分地填充该沟槽302的沟槽绝缘物层(例如二氧化硅)303。可选地，如图3A所示，该半导体结构还可以包括：覆盖在第一鳍片31、第二鳍片32和沟槽绝缘物层303上的隔离覆盖层304。
例如，该隔离覆盖层304的材料可以包括氮化硅。例如，可以通过沉积工艺形成该隔离覆盖层。
接下来，如图3B所示，在图1所示的半导体结构上沉积第一层间电介质层331。例如该第一层间电介质层的材料可以包括二氧化硅。该第一层间电介质层331形成在隔离覆盖层304上。该第一层间电介质层331覆盖了第一鳍片31和第二鳍片32。可选地，该制造方法可以包括：对该第一层间电介质层执行平坦化处理(例如CMP(Chemical MechanicalPlanarization，化学机械平坦化))。
接下来，对第一层间电介质层331进行部分地第一刻蚀以露出第一鳍片31的顶部。下面结合图3C和图3D详细描述该步骤。
例如，如图3C所示，以隔离覆盖层304作为刻蚀停止层，对第一层间电介质层331进行部分地第一刻蚀以露出在第一鳍片31的顶部上的该隔离覆盖层304的一部分。可选地，在该第一刻蚀的过程中，可以在第一层间电介质层331上形成图案化的第一掩模层(例如光刻胶)341，该第一掩模层341露出在第一鳍片31之上以及周围的第一层间电介质层331的一部分；然后以该第一掩模层作为掩模，对第一层间电介质层执行部分地第一刻蚀，从而露出在第一鳍片31的顶部上的隔离覆盖层304的一部分。
然后，如图3D所示，去除被露出的在第一鳍片31的顶部上的该隔离覆盖层304的所述部分以露出第一鳍片31的顶部，例如露出第一绝缘物层312的顶部。
接下来，去除第一鳍片的一部分以形成第一凹槽。可选地，该步骤可以包括：去除第一鳍片31的一部分和在第一鳍片31的该被去除部分的侧壁上的隔离覆盖层304的部分以形成第一凹槽。下面结合图3E和图3F详细描述该过程。
例如，如图3E所示，在露出第一鳍片的顶部之后，例如通过刻蚀工艺去除该第一鳍片31的一部分以露出该第一鳍片的该被去除部分的侧壁上的隔离覆盖层304的部分。例如，去除第一半导体鳍片311的一部分和在该第一半导体鳍片311表面上的第一绝缘物层312的部分。
然后，如图3F所示，在去除第一鳍片31的上述部分后，例如通过湿法刻蚀工艺(例如可以使用磷酸(H3PO4))去除该第一鳍片的该被去除部分的侧壁上的隔离覆盖层304的部分，从而形成第一凹槽351。该去除隔离层覆盖层的在第一鳍片的被去除部分上的所述部分的步骤可以使得第一凹槽的尺寸比较大，这有利于增加后续所形成的第一电极的体积。
在一个实施例中，可以在去除隔离覆盖层304的该部分之前，通过灰化和湿法去除工艺来去除第一掩模层341。优选地，在去除第一掩模层341之后且在去除隔离覆盖层304的该部分之前，该制造方法还可以包括：通过原位(in-situ)氧化工艺在第一鳍片(例如第一半导体鳍片)的剩余部分的顶部形成顶部绝缘物层(图中未示出，例如可以为二氧化硅层)，这有助于在后续去除隔离覆盖层304的部分的过程中对第一半导体鳍片的顶部起到保护的作用。
接下来，如图3G所示，在第一凹槽351中外延生长第一电极361。该第一电极可以填充满该第一凹槽，并可以外延生长到第一凹槽的外面。例如，该第一电极361可以为第一源极或第一漏极。例如，在第一半导体鳍片用于形成PMOS器件的情况下，该第一电极的材料可以包括SiGe。在一个实施例中，在该外延生长第一电极的过程中，该制造方法还可以包括对第一电极进行掺杂。
接下来，可选地，如图3H所示，在外延生长第一电极之后的半导体结构(例如图3G所示的半导体结构)上沉积盖层37。例如该盖层的材料可以包括氮化硅。该盖层可以对所形成的第一电极起到保护作用，防止在第一电极上外延生长第二电极的材料层。
接下来，对第一层间电介质层331进行部分地第二刻蚀以露出第二鳍片32的顶部。下面结合图3I和图3J详细描述该步骤。
例如，如图3I所示，以隔离覆盖层304作为刻蚀停止层，对第一层间电介质层331和盖层37进行部分地第二刻蚀以露出在第二鳍片32的顶部上的该隔离覆盖层304的一部分。可选地，在该第二刻蚀的过程中，可以在第一层间电介质层331上形成图案化的第二掩模层(例如光刻胶)342，该第二掩模层342露出在第二鳍片32之上以及周围的盖层37的一部分和第一层间电介质层331的一部分；然后以该第二掩模层作为掩模，对第一层间电介质层和盖层执行部分地第二刻蚀，从而露出在第二鳍片32的顶部上的隔离覆盖层304的一部分。
然后，如图3J所示，去除被露出的在第二鳍片32的顶部上的该隔离覆盖层304的所述部分以露出第二鳍片32的顶部，例如露出第二绝缘物层322的顶部。
接下来，去除第二鳍片的一部分以形成第二凹槽。可选地，该步骤可以包括：去除第二鳍片32的一部分和在第二鳍片32的该被去除部分的侧壁上的隔离覆盖层304的部分以形成第二凹槽。下面结合图3K和图3L详细描述该过程。
例如，如图3K所示，在露出第二鳍片的顶部之后，例如通过刻蚀工艺去除该第二鳍片32的一部分以露出该第二鳍片的该被去除部分的侧壁上的隔离覆盖层304的部分。例如，去除第二半导体鳍片321的一部分和在该第二半导体鳍片321表面上的第二绝缘物层322的部分。
然后，如图3L所示，在去除第二鳍片32的上述部分后，例如通过湿法刻蚀工艺(例如可以使用磷酸(H3PO4))去除该第二鳍片的该被去除部分的侧壁上的隔离覆盖层304的所述部分，从而形成第二凹槽352。该去除隔离层覆盖层的在第二鳍片的被去除部分上的所述部分的步骤可以使得第二凹槽的尺寸比较大，这有利于增加后续所形成的第二电极的体积。
在一个实施例中，可以在去除隔离覆盖层304的该部分之前，通过灰化和湿法去除工艺来去除第二掩模层342。优选地，在去除第二掩模层342之后且在去除隔离覆盖层304的该部分之前，该制造方法还可以包括：通过原位氧化工艺在第二鳍片(例如第二半导体鳍片)的剩余部分的顶部形成顶部绝缘物层(图中未示出，例如可以为二氧化硅层)，这有助于在后续去除隔离覆盖层304的部分的过程中对第二半导体鳍片的顶部起到保护的作用。
接下来，如图3M所示，在第二凹槽352中外延生长第二电极362。该第二电极可以填充满该第二凹槽，并可以外延生长到第二凹槽的外面。例如，该第二电极362可以为第二源极或第二漏极。例如，在第二半导体鳍片用于形成NMOS器件的情况下，该第二电极的材料可以包括SiP。在一个实施例中，在该外延生长第二电极的过程中，该制造方法还可以包括对第二电极进行掺杂。
接下来，可选地，如图3N所示，例如通过沉积工艺在外延生长第二电极之后的半导体结构(例如图3M所示的半导体结构)上形成第二层间电介质层332。该第二层间电介质层332的材料可以包括二氧化硅。
接下来，可选地，对形成第二层间电介质层之后的半导体结构(例如图3N所示的半导体结构)执行退火处理。该退火处理可以用于激活第一电极和第二电极中所掺杂的杂质。
接下来，可选地，对执行退火处理之后的半导体结构执行平坦化处理(例如CMP)。例如，对第二层间电介质层332执行平坦化处理。
至此，提供了根据本发明一些实施例的半导体装置的制造方法。上述制造方法有助于在不牺牲电极(即外延体)体积的情况下，使得两个器件的电极隔离开，而且在两个器件的电极(即第一电极和第二电极)之间填充第一层间电介质层，这更加使得两个器件的电极不连接，从而可以解决现有技术中的不同器件的电极外延体的连接问题。
进一步地，在第一鳍片和第二鳍片中的一个用于形成PMOS晶体管且另一个用于形成NMOS晶体管的情况下，可以解决SRAM中PMOS晶体管和NMOS晶体管的源极/漏极外延体的连接问题，从而解决了Vdd和Vss的桥接问题。
此外，由于上述方法是在沉积形成第一层间电介质层之后外延生长第一电极和第二电极，即在沉积第一层间电介质层时还没有外延生长这两个电极，因此第一电极和第二电极之间的空隙很容易填充，因此解决了现有技术中两个电极外延体之间的层间电介质层的填充问题。
再者，第一电极和第二电极这两个外延体采用了自对准工艺，因此其质量也得到了提高。
由上述制造方法，还形成了根据本发明一个实施例的半导体装置。例如如图3N所示，该半导体装置可以包括：衬底301；在该衬底301上的间隔开的第一半导体鳍片311和第二半导体鳍片321；以及在该衬底301之上且覆盖第一半导体鳍片311和第二半导体鳍片321的第一层间电介质层331。其中，该第一层间电介质层331形成有露出该第一半导体鳍片311的第一凹槽351和露出该第二半导体鳍片321的第二凹槽352，该第二凹槽352与该第一凹槽351隔离开。如图3N所示，该半导体装置还可以包括：在第一半导体鳍片311上且在第一凹槽351中外延生长的第一电极361，和在第二半导体鳍片321上且在第二凹槽352中外延生长的第二电极362。
在该实施例中，提供了根据本发明一个实施例半导体装置。该半导体装置中，第一半导体鳍片上的第一电极与第二半导体鳍片上的第二电极被第一层间电介质层隔离开，从而可以解决现有技术中的不同器件的电极外延体的连接问题，并且该第一层间电介质层不存在空隙填充问题。
进一步地，在第一半导体鳍片和第二半导体鳍片中的一个用于形成PMOS晶体管且另一个用于形成NMOS晶体管的情况下，可以解决SRAM中PMOS晶体管和NMOS晶体管的源极/漏极外延体的连接问题，从而解决了Vdd和Vss的桥接问题。
此外，该半导体装置中的第一电极和第二电极的形状由于是分别在第一凹槽和第二凹槽中外延形成的，因此它们的形状将受到第一凹槽和第二凹槽的形状的影响，它们的形状与现有技术中的外延体电极的形状不同。
可选地，如图3N所示，该半导体装置还可以包括：在第一半导体鳍片311和第二半导体鳍片321周围的沟槽302，以及部分地填充该沟槽的沟槽绝缘物层303。
可选地，如图3N所示，该半导体装置还可以包括：覆盖在沟槽绝缘物层303上的隔离覆盖层304。其中，第一层间电介质层331位于该隔离覆盖层304上。
可选地，如图3N所示，该半导体装置还可以包括：在第一层间电介质层331的一部分和第一电极361上的盖层37。
可选地，如图3N所示，该半导体装置还可以包括：在盖层37和第一层间电介质层331上的第二层间电介质层332。
图4是示出根据本发明另一个实施例的半导体装置的制造方法的流程图。
在步骤S401，提供半导体结构，该半导体结构包括：衬底；在该衬底上的间隔开的第一鳍片和第二鳍片；以及在该第一鳍片上的第一电极。
在步骤S402，在半导体结构上沉积第一层间电介质层。
在步骤S403，对第一层间电介质层进行部分地刻蚀以露出第二鳍片的顶部。
在步骤S404，在露出第二鳍片的顶部之后，去除第二鳍片的一部分以形成凹槽，其中该凹槽与第一电极隔离开。即该凹槽没有露出该第一电极。
在步骤S405，在凹槽中外延生长第二电极。
在该实施例中，提供了另一个实施例的半导体装置的制造方法。在该制造方法中，在半导体结构上沉积第一层间电介质层，然后刻蚀第一层间电介质层以露出第二鳍片的顶部，并通过去除第二鳍片的一部分得到凹槽，在凹槽中外延生长第二电极。由于凹槽与第一电极被第一层间电介质层隔离开，因此第二电极与第一电极也被第一层间电介质层隔离开。这有助于在不牺牲电极(即外延体)体积的情况下，使得两个鳍片上的电极隔离开(即不连接)，从而可以解决现有技术中的不同器件的电极外延体的连接问题。
进一步地，在第一鳍片和第二鳍片中的一个用于形成PMOS晶体管且另一个用于形成NMOS晶体管的情况下，可以解决SRAM中PMOS晶体管和NMOS晶体管的源极/漏极外延体的连接问题，从而解决了Vdd和Vss的桥接问题。
此外，由于上述方法是在沉积形成第一层间电介质层之后外延生长第二电极，即在沉积第一层间电介质层时还没有外延生长第二电极，因此第一电极和第二电极之间的空隙很容易填充，因此解决了现有技术中两个电极外延体之间的层间电介质层的填充问题。由于解决了层间电介质层的填充问题，因此在电极之间没有空隙，从而在形成接触件的过程中，不会造成不同器件的电极之间的桥接问题。
在一个实施例中，在外延生长第二电极之前，所述制造方法还可以包括：对凹槽进行扩大处理，其中，该被扩大处理后的凹槽与第一电极隔离开。在凹槽中外延生长第二电极的步骤可以包括：在被扩大处理后的凹槽中外延生长第二电极。这有利于增大第二电极的体积，增大接触面积，从而减小接触电阻，另外还可以有助于增加电极(作为源极或漏极)对沟道的应力，提高载流子迁移率，从而提高器件性能。
图5A至图5O是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中若干阶段的结构的横截面图。下面结合图5A至图5O详细描述根据本发明另一些实施例的半导体装置的制造过程。
首先，提供半导体结构。该提供半导体结构的步骤可以结合图5A至图5F详细描述。
例如，如图5A所示，提供初始结构，该初始结构可以包括：衬底(例如硅衬底)501，以及在该衬底501上的间隔开的第一半导体鳍片511和第二半导体鳍片521。例如，该第一半导体鳍片511可以用于形成PMOS器件，该第二半导体鳍片512可以用于形成NMOS器件。可选地，该初始结构还可以包括：在第一半导体鳍片511和第二半导体鳍片521周围的沟槽502，以及部分地填充该沟槽的沟槽绝缘物层(例如二氧化硅)503。
接下来，可选地，如图5B所示，例如通过氧化工艺在第一半导体鳍片511的表面上形成第一绝缘物层(例如二氧化硅)512和在第二半导体鳍片511的表面上形成第二绝缘物层(例如二氧化硅)522。该第一半导体鳍片511和该第一绝缘物层512可以一起作为第一鳍片51，该第二半导体鳍片521和该第二绝缘物层522可以一起作为第二鳍片52。
接下来，可选地，如图5C所示，例如通过沉积和图案化工艺在第一绝缘物层512上形成包绕第一半导体鳍片511的第一伪栅极5051，和在第二绝缘物层522上形成包绕第二半导体鳍片521的第二伪栅极5052。该第一伪栅极5051和该第二伪栅极5052的材料可以包括多晶硅。可选地，如图5C所示，在该第一伪栅极5051和该第二伪栅极5052上还分别形成了第一硬掩模层5053和第二硬掩模层5054。该第一硬掩模层5053和该第二硬掩模层5054的材可以包括氮化硅。
接下来，可选地，如图5D所示，例如通过沉积工艺在形成第一伪栅极5051和第二伪栅极5052之后的初始结构上形成第一隔离覆盖层(例如氮化硅)5041。例如，该第一隔离覆盖层5041还可以作为在第一伪栅极5051和第二伪栅极5052的两侧的间隔物。
需要说明的是，图5C所示的结构是沿着伪栅极所在的位置进行切割处理得到的横截面图，而图5D所示的结构是沿着伪栅极两侧的将要形成电极(源极或漏极)的位置进行切割处理得到的横截面图。
接下来，如图5E所示，对第一半导体鳍片511以及在第一半导体鳍片511之上的第一绝缘物层512的部分和第一隔离覆盖层5041的部分进行刻蚀以形成凹陷506。
接下来，如图5F所示，在该凹陷506中外延生长第一电极561。例如该第一电极561可以为第一源极或第一漏极。例如，该第一电极561的材料可以包括SiGe。在一个实施例中，在该外延生长第一电极的过程中，该制造方法还可以包括对第一电极进行掺杂。
至此，形成了根据本发明一个实施例的半导体结构。如图5F所示，该半导体结构可以包括：衬底501，在该衬底501上的间隔开的第一鳍片51和第二鳍片52，以及在该第一鳍片51上的第一电极561。例如，该第一鳍片51可以包括：在衬底501上的第一半导体鳍片511和在该第一半导体鳍片511的表面上的第一绝缘物层512。例如，该第二鳍片52可以包括：在衬底501上的第二半导体鳍片521和在该第二半导体鳍片521的表面上的第二绝缘物层522。
在另一个实施例中，该第一鳍片51也可以只包括第一半导体鳍片511而不包括第一绝缘物层512，该第二鳍片52也可以只包括第二半导体鳍片521而不包括第二绝缘物层522。因此，本发明的范围并不仅限于这里所公开的第一鳍片和第二鳍片的结构形式，以下类似。
可选地，在提供半导体结构的步骤中，如图5F所示，该半导体结构还可以包括：在第一鳍片51和第二鳍片52周围的沟槽502，部分地填充该沟槽的沟槽绝缘物层503，以及在第一鳍片51、第二鳍片52和沟槽绝缘物层503的部分上的第一隔离覆盖层5041。
接下来，如图5G所示，执行氧化处理以在第一电极561的表面形成表面绝缘物层(例如硅的氧化物)508。然后在沟槽绝缘物层503、表面绝缘物层508、第一隔离覆盖层5041上形成第二隔离覆盖层5042。该第一隔离覆盖层5041和该第二隔离覆盖层5042一起作为隔离覆盖层，相当于增加了第二鳍片52上的隔离覆盖层的厚度。例如，该隔离覆盖层所增加的厚度(即该第二隔离覆盖层5042的厚度)可以为
Figure BDA0001360426880000221
至
Figure BDA0001360426880000222
(例如
Figure BDA0001360426880000223
等)。
接下来，如图5H所示，在图5G所示的半导体结构上沉积第一层间电介质层531。例如该第一层间电介质层的材料可以包括二氧化硅。该第一层间电介质层531沉积在第二隔离覆盖层5042上。可选地，该制造方法可以包括：对该第一层间电介质层531执行平坦化处理(例如CMP)。
接下来，对第一层间电介质层进行部分地刻蚀以露出第二鳍片的顶部。下面结合图5I和图5J详细描述该步骤。
例如，如图5I所示，以第二隔离覆盖层5042作为刻蚀停止层，对第一层间电介质层531进行部分地刻蚀以露出在第二鳍片52的顶部之上的该第二隔离覆盖层5042的一部分。可选地，在该刻蚀的过程中，可以在第一层间电介质层531上形成图案化的掩模层(例如光刻胶)54，该掩模层54露出在第二鳍片52之上以及周围的第一层间电介质层531的一部分；然后以该掩模层作为掩模，对第一层间电介质层执行部分地刻蚀，从而露出在第二鳍片52的顶部之上的第二隔离覆盖层5042的一部分。
然后，如图5J所示，去除被露出的在第二鳍片52的顶部之上的该第二隔离覆盖层5042的所述部分和第一隔离覆盖层5041的部分以露出第二鳍片52的顶部，例如露出第二绝缘物层522的顶部。
接下来，去除第二鳍片的一部分以形成凹槽。可选地，该步骤可以包括：去除第二鳍片52的一部分和在该第二鳍片52的该被去除部分的侧壁上的第一隔离覆盖层5041的部分和第二隔离覆盖层5042的部分以形成凹槽。下面结合图5K和图5L详细描述该过程。
例如，如图5K所示，在露出第二鳍片的顶部之后，例如通过刻蚀工艺去除该第二鳍片52的一部分以露出在该被去除部分的侧壁上的第一隔离覆盖层5041的部分和第二隔离覆盖层5042的部分。例如，去除第二半导体鳍片521的一部分和在该第二半导体鳍片521表面上的第二绝缘物层522的部分。
然后，优选地，例如通过氧化工艺在第二鳍片52的剩余部分的顶部上形成顶部绝缘物层(图中未示出，例如可以为二氧化硅层)，这有助于在后续去除第一隔离覆盖层5041的部分和第二隔离覆盖层5042的部分的过程中对第二半导体鳍片的顶部起到保护的作用。在一个实施例中，可以形成顶部绝缘物层之前，通过灰化和湿法去除工艺来去除掩模层54。
接下来，如图5L所示，在形成顶部绝缘物层之后，例如通过湿法刻蚀工艺(例如可以使用磷酸(H3PO4))去除被露出的第一隔离覆盖层5041的所述部分和第二隔离覆盖层5042的所述部分(即在第二鳍片的被去除部分的侧壁上的第一隔离覆盖层5041的部分和第二隔离覆盖层5042的部分)，从而形成凹槽55。该去除两个隔离层覆盖层的露出部分的步骤可以使得凹槽的尺寸比较大，这有利于增加后续所形成的电极的体积。
接下来，如图5M所示，例如通过刻蚀(例如可以是各向同性刻蚀，又例如可以使用DHF(Dilute Hydrofluoric Acid，稀氢氟酸)、SiCoNi工艺(该SiCoNi工艺是在硅的氧化物上沉积一层薄膜，然后进行热处理，生成气态的DHF从而刻蚀该硅的氧化物，可以循环执行该工艺)或者Certas工艺(该Certas工艺是在硅的氧化物上沉积一层薄膜，然后进行热处理，生成气态的DHF从而刻蚀该硅的氧化物，可以多次循环执行该工艺，其各向同性比SiCoNi工艺更好)等进行刻蚀)对凹槽55进行扩大处理。其中，该被扩大处理后的凹槽55与第一电极561隔离开。即该扩大处理后的凹槽55没有露出第一电极561。该扩大处理可以进一步增大凹槽的尺寸(例如，凹槽的尺寸可以扩大2nm至10nm)，这有利于增加后续所形成的电极的体积。
接下来，如图5N所示，在凹槽55中外延生长第二电极562。该第二电极可以填充满该凹槽，并可以外延生长到该凹槽的外面。例如，该第二电极562可以为第二源极或第二漏极。例如，在第二半导体鳍片用于形成NMOS器件的情况下，该第二电极的材料可以包括SiP。
在一个实施例中，在该外延生长第二电极的过程中，该制造方法还可以包括对第二电极进行掺杂。
可选地，在外延生长第二电极之前，所述制造方法还可以包括：对图5M所示的半导体结构执行预清洁(pre-clean)处理。可选地，在外延生长第二电极之后，所述制造方法还可以包括：执行氧化处理以在第二电极的表面形成表面绝缘物层(图中未示出，例如可以为硅的氧化物)。
接下来，可选地，如图5O所示，例如通过沉积工艺在外延生长第二电极之后的半导体结构(例如图5N所示的半导体结构)上形成第二层间电介质层532。该第二层间电介质层532的材料可以包括二氧化硅。该第一层间电介质层531和该第二层间电介质层532可以一起作为层间电介质层。
可选地，在形成第二层间电介质层之前，所述制造方法还可以包括：在图5N所示的半导体结构上沉积CESL层。
接下来，可选地，对形成第二层间电介质层之后的半导体结构(例如图5O所示的半导体结构)执行退火处理。该退火处理可以用于激活第一电极和第二电极中所掺杂的杂质。
接下来，可选地，对执行退火处理之后的半导体结构执行平坦化处理(例如CMP)。例如，对第二层间电介质层532执行平坦化处理。
在上述实施例中，提供了根据本发明另一些实施例的半导体装置的制造方法。上述制造方法中不但增加了电极(即外延体)的体积，减小了接触电阻，从而可以增加器件性能，而且使得两个鳍片上的电极隔离开(即不连接)，从而可以解决现有技术中的不同器件的电极外延体的连接问题。
进一步地，在第一鳍片和第二鳍片中的一个用于形成PMOS晶体管且另一个用于形成NMOS晶体管的情况下，可以解决SRAM中，PMOS晶体管和NMOS晶体管的源极/漏极外延体的连接问题，从而解决了Vdd和Vss的桥接问题。
此外，由于上述方法是在沉积形成第一层间电介质层之后外延生长第二电极，即在沉积第一层间电介质层时还没有外延生长第二电极，因此第一电极和第二电极之间的空隙很容易填充，因此解决了现有技术中两个电极外延体之间的层间电介质层的填充问题。由于解决了层间电介质层的填充问题，因此在电极之间没有空隙，从而在形成接触件的过程中，不会造成不同器件的电极之间的连接问题。
再者，在上述制造方法中，凹槽的形成可以是自对准工艺，这有利于后续外延生长电极的实施，提高电极的质量。
由上述制造方法，形成了根据本发明另一个实施例的半导体装置。例如如图5O所示，该半导体装置可以包括：衬底501；在该衬底501上的间隔开的第一半导体鳍片511和第二半导体鳍片521；以及在第一半导体鳍片511上的第一电极561。该第一电极可以为第一源极或第一漏极。该半导体装置还可以包括：在衬底501之上且覆盖第一半导体鳍片511、第二半导体鳍片521和第一电极561的第一层间电介质层531，其中该第一层间电介质层531形成有露出第二半导体鳍片521的凹槽55，该凹槽与第一电极561隔离开。该半导体装置还可以包括：在第二半导体鳍片521上且在凹槽55中外延生长的第二电极562。该第二电极可以为第二源极或第二漏极。
在该实施例中，提供了另一个实施例的半导体装置。该半导体装置中，第一半导体鳍片上的第一电极与第二半导体鳍片上的第二电极被第一层间电介质层隔离开，从而可以解决现有技术中的不同器件的电极外延体的连接问题，并且该第一层间电介质层不存在空隙填充问题。
进一步地，在第一半导体鳍片和第二半导体鳍片中的一个用于形成PMOS晶体管且另一个用于形成NMOS晶体管的情况下，可以解决SRAM中PMOS晶体管和NMOS晶体管的源极/漏极外延体的连接问题，从而解决了Vdd和Vss的桥接问题。
此外，该半导体装置中的第二电极的形状由于是在凹槽中外延形成的，因此其形状将受到凹槽的形状的影响，该第二电极的形状与现有技术中的外延体电极的形状不同。
可选地，如图5O所示，该半导体装置还可以包括：在第一半导体鳍片511和第二半导体鳍片521周围的沟槽502，以及部分地填充该沟槽的沟槽绝缘物层503。
可选地，如图5O所示，该半导体装置还可以包括：在第一半导体鳍片511、第二半导体鳍片521和沟槽绝缘物层503上的第一隔离覆盖层5041。
可选地，如图5O所示，该半导体装置还可以包括：在第一电极561的表面上的表面绝缘物层508。
可选地，如图5O所示，该半导体装置还可以包括：在沟槽绝缘物层503、表面绝缘物层508、第一隔离覆盖层5041上的第二隔离覆盖层5042；其中，该第一层间电介质层531形成在第二隔离覆盖层5042上。
可选地，如图5O所示，该半导体装置还可以包括：在第一层间电介质层531和第二电极562上的第二层间电介质层532。
图6是示出根据本发明另一个实施例的半导体装置的制造方法的流程图。
在步骤S601，提供半导体结构，该半导体结构包括：衬底和在该衬底上的鳍片。
在步骤S602，在半导体结构上沉积第一层间电介质层。
在步骤S603，对第一层间电介质层进行部分地刻蚀以露出鳍片的顶部。
在步骤S604，在露出鳍片的顶部之后，去除该鳍片的一部分以形成凹槽。
在步骤S605，在凹槽中外延生长电极。例如，该电极可以为源极或漏极。
在该实施例中，提供了另一个实施例的半导体装置的制造方法。在该制造方法中，在半导体结构上沉积第一层间电介质层，然后刻蚀第一层间电介质层以露出鳍片的顶部，并通过去除鳍片的一部分得到凹槽，在凹槽中外延生长电极。该方法有助于在不牺牲电极(即外延体)体积的情况下，使得鳍片上的电极与其他电极隔离开，从而可以解决现有技术中的不同器件的电极外延体的连接问题。
图7A至图7I是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中若干阶段的结构的横截面图。下面结合图7A至图7I详细描述根据本发明另一些实施例的半导体装置的制造过程。
首先，如图7A所示，提供半导体结构，该半导体结构可以包括：衬底(例如硅衬底)701和在该衬底701上的鳍片71。例如，该鳍片71可以包括：在衬底701上的半导体鳍片(例如硅)711和在该半导体鳍片711的表面上的第一绝缘物层(例如二氧化硅)712。在另一个实施例中，该鳍片71也可以只包括半导体鳍片711而不包括第一绝缘物层712。因此，本发明的范围并不仅限于这里所公开的鳍片的结构形式。
在提供半导体结构的步骤中，如图7A所示，该半导体结构还可以包括：在鳍片71周围的沟槽702，以及部分地填充该沟槽702的沟槽绝缘物层(例如二氧化硅)703。该半导体结构还可以包括：在鳍片71和沟槽绝缘物层703上的隔离覆盖层(例如氮化硅)704。
接下来，如图7B所示，在图7A所示的半导体结构上沉积第一层间电介质层(例如二氧化硅)731。该第一层间电介质层可以形成在隔离覆盖层704上。可选地，所述制造方法还可以包括：对该第一层间电介质层执行平坦化处理。
接下来，对第一层间电介质层进行部分地刻蚀以露出鳍片的顶部。下面结合图7C和图7D详细描述该过程。
例如，如图7C所示，以隔离覆盖层704作为刻蚀停止层，对第一层间电介质层731进行部分地刻蚀以露出在鳍片71的顶部上的该隔离覆盖层704的一部分。
然后，如图7D所示，去除被露出的在该鳍片71的顶部上的该隔离覆盖层704的所述部分以露出该鳍片71的顶部，例如露出第一绝缘物层712的顶部。
接下来，去除鳍片的一部分以形成凹槽。可选地，该步骤可以包括：去除鳍片的一部分和在该鳍片的该被去除部分的侧壁上的该隔离覆盖层的部分以形成凹槽。下面结合图7E和图7F详细描述该过程。
例如，如图7E所示，在露出鳍片的顶部之后，例如通过刻蚀工艺去除该鳍片71的一部分以露出在该鳍片的该被去除部分的侧壁上的隔离覆盖层704的部分。例如，去除半导体鳍片711的一部分和在该半导体鳍片711表面上的第一绝缘物层712的部分。
然后，优选地，例如通过氧化工艺在鳍片71(例如半导体鳍片711)的剩余部分的顶部上形成顶部绝缘物层(例如二氧化硅)，这有助于在后续去除隔离覆盖层704的部分的过程中对半导体鳍片的顶部起到保护的作用。
接下来，如图7F所示，去除被露出的在该鳍片的被去除部分的侧壁上的第一隔离覆盖层704的所述部分，从而形成凹槽75。
接下来，可选地，如图7G所示，例如利用刻蚀工艺对凹槽75进行扩大处理。
接下来，如图7H所示，在被扩大处理后的凹槽75中外延生长电极76。该电极可以填充满该凹槽，并可以外延生长到该凹槽的外面。例如，该电极76可以为源极或漏极。例如，该电极的材料可以包括SiGe或SiP。在一个实施例中，在该外延生长电极的过程中，
该制造方法还可以包括：对电极进行掺杂。
接下来，可选地，如图7I所示，例如通过沉积工艺在外延生长电极之后的半导体结构(例如图7H所示的半导体结构)上形成第二层间电介质层732。该第二层间电介质层732的材料可以包括二氧化硅。
接下来，可选地，对形成第二层间电介质层之后的半导体结构(例如图7I所示的半导体结构)执行退火处理。该退火处理可以用于激活电极中所掺杂的杂质。
接下来，可选地，对执行退火处理之后的半导体结构执行平坦化处理(例如CMP)。例如，对第二层间电介质层732执行平坦化处理。
上述实施例提供了根据本发明另一个实施例的半导体装置的制造方法。上述制造方法中不但增加了电极(即外延体)的体积，从而可以增加器件性能，而且使得鳍片上的电极与其他电极(图中未示出)隔离开(即不连接)，从而可以解决现有技术中的不同器件的电极外延体的连接问题。
由上面所述的制造方法，还形成了根据本发明另一个实施例的半导体装置。例如，如图7I所示，该半导体装置可以包括：衬底701；在该衬底701上的半导体鳍片711；在该衬底701之上且覆盖该半导体鳍片711的第一层间电介质层731，其中该第一层间电介质层731形成有露出该半导体鳍片711的凹槽75；以及在该半导体鳍片711上且在该凹槽75中外延生长的电极76。例如，该电极可以为源极或漏极。
在该实施例中，提供了根据本发明另一个实施例的半导体装置。该半导体装置中，半导体鳍片上电极周围被第一层间电介质层包围，从而可以与其他电极(图中未示出)隔离开，这可以解决现有技术中的不同器件的电极外延体的连接问题。
此外，该半导体装置中的电极的形状由于是在凹槽中外延形成的，因此其形状将受到凹槽的形状的影响，该电极的形状与现有技术中的外延体电极的形状不同。
可选地，如图7I所示，该半导体装置还可以包括：在半导体鳍片711周围的沟槽702，以及部分地填充该沟槽的沟槽绝缘物层703。
可选地，如图7I所示，该半导体装置还可以包括：在沟槽绝缘物层703上的隔离覆盖层704，其中第一层间电介质层731形成在该隔离覆盖层704上。
可选地，如图7I所示，该半导体装置还可以包括：在第一层间电介质层731和电极76上的第二层间电介质层732。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (25)

1.一种半导体装置的制造方法，其特征在于，包括：
提供半导体结构，所述半导体结构包括：衬底，在所述衬底上的间隔开的第一鳍片和第二鳍片，在所述第一鳍片和所述第二鳍片周围的沟槽，部分地填充所述沟槽的沟槽绝缘物层，以及覆盖在所述第一鳍片、所述第二鳍片和所述沟槽绝缘物层上的隔离覆盖层；
在所述半导体结构上沉积第一层间电介质层，其中，所述第一层间电介质层形成在所述隔离覆盖层上；
对所述第一层间电介质层进行部分地第一刻蚀以露出所述第一鳍片的顶部；
在露出所述第一鳍片的顶部之后，去除所述第一鳍片的一部分以形成第一凹槽；
在所述第一凹槽中外延生长第一电极，其中，所述第一电极为第一源极或第一漏极；
对所述第一层间电介质层进行部分地第二刻蚀以露出所述第二鳍片的顶部；
在露出所述第二鳍片的顶部之后，去除所述第二鳍片的一部分以形成第二凹槽，其中所述第二凹槽与所述第一凹槽隔离开；以及
在所述第二凹槽中外延生长第二电极，其中，所述第二电极为第二源极或第二漏极。
2.根据权利要求1所述的方法，其特征在于，
在外延生长所述第一电极之前，所述方法还包括：对所述第一凹槽进行扩大处理；
在所述第一凹槽中外延生长第一电极的步骤包括：在被扩大处理后的第一凹槽中外延生长第一电极；
在外延生长所述第二电极之前，所述方法还包括：对所述第二凹槽进行扩大处理；其中，该被扩大处理后的第二凹槽与所述第一电极隔离开；
在所述第二凹槽中外延生长第二电极的步骤包括：在被扩大处理后的第二凹槽中外延生长第二电极。
3.根据权利要求1所述的方法，其特征在于，
对所述第一层间电介质层进行部分地第一刻蚀以露出所述第一鳍片的顶部的步骤包括：以所述隔离覆盖层作为刻蚀停止层，对所述第一层间电介质层进行部分地第一刻蚀以露出在所述第一鳍片的顶部上的所述隔离覆盖层的一部分；以及去除被露出的在所述第一鳍片的顶部上的所述隔离覆盖层的所述部分以露出所述第一鳍片的顶部；
去除所述第一鳍片的一部分以形成第一凹槽的步骤包括：去除所述第一鳍片的一部分和在所述第一鳍片的该被去除部分的侧壁上的所述隔离覆盖层的部分以形成第一凹槽。
4.根据权利要求1所述的方法，其特征在于，
在对所述第一层间电介质层进行部分地第二刻蚀之前，所述方法还包括：在外延生长所述第一电极之后的半导体结构上沉积盖层。
5.根据权利要求4所述的方法，其特征在于，
对所述第一层间电介质层进行部分地第二刻蚀以露出所述第二鳍片的顶部的步骤包括：以所述隔离覆盖层作为刻蚀停止层，对所述第一层间电介质层和所述盖层进行部分地第二刻蚀以露出在所述第二鳍片的顶部上的所述隔离覆盖层的一部分；以及去除被露出的在所述第二鳍片的顶部上的所述隔离覆盖层的所述部分以露出所述第二鳍片的顶部；
去除所述第二鳍片的一部分以形成第二凹槽的步骤包括：去除所述第二鳍片的一部分和在所述第二鳍片的该被去除部分的侧壁上的所述隔离覆盖层的部分以形成第二凹槽。
6.根据权利要求1所述的方法，其特征在于，
所述第一鳍片包括：在所述衬底上的第一半导体鳍片和在所述第一半导体鳍片的表面上的第一绝缘物层；
所述第二鳍片包括：在所述衬底上的第二半导体鳍片和在所述第二半导体鳍片的表面上的第二绝缘物层。
7.根据权利要求1所述的方法，其特征在于，还包括：
在外延生长所述第二电极之后的半导体结构上形成第二层间电介质层；
对形成所述第二层间电介质层之后的半导体结构执行退火处理；以及
对执行所述退火处理之后的半导体结构执行平坦化处理。
8.一种半导体装置的制造方法，其特征在于，包括：
提供半导体结构，所述半导体结构包括：衬底，在所述衬底上的间隔开的第一鳍片和第二鳍片，在所述第一鳍片上的第一电极，在所述第一鳍片和所述第二鳍片周围的沟槽，部分地填充所述沟槽的沟槽绝缘物层，以及在所述第一鳍片、所述第二鳍片和所述沟槽绝缘物层的部分上的第一隔离覆盖层，其中，所述第一电极为第一源极或第一漏极；
执行氧化处理以在所述第一电极的表面形成表面绝缘物层；
在所述沟槽绝缘物层、所述表面绝缘物层、所述第一隔离覆盖层上形成第二隔离覆盖层；
在所述半导体结构上沉积第一层间电介质层，其中，所述第一层间电介质层沉积在所述第二隔离覆盖层上；
对所述第一层间电介质层进行部分地刻蚀以露出所述第二鳍片的顶部；
在露出所述第二鳍片的顶部之后，去除所述第二鳍片的一部分以形成凹槽，其中所述凹槽与所述第一电极隔离开；以及
在所述凹槽中外延生长第二电极，其中，所述第二电极为第二源极或第二漏极。
9.根据权利要求8所述的方法，其特征在于，
在外延生长所述第二电极之前，所述方法还包括：对所述凹槽进行扩大处理，其中，该被扩大处理后的凹槽与所述第一电极隔离开；
在所述凹槽中外延生长第二电极的步骤包括：在所述被扩大处理后的凹槽中外延生长第二电极。
10.根据权利要求8所述的方法，其特征在于，
对所述第一层间电介质层进行部分地刻蚀以露出在所述第二鳍片顶部的步骤包括：以所述第二隔离覆盖层作为刻蚀停止层，对所述第一层间电介质层进行部分地刻蚀以露出在所述第二鳍片的顶部之上的所述第二隔离覆盖层的一部分；以及去除被露出的在所述第二鳍片的顶部之上的所述第二隔离覆盖层的部分和所述第一隔离覆盖层的部分以露出所述第二鳍片的顶部；
去除所述第二鳍片的一部分以形成凹槽的步骤包括：去除所述第二鳍片的一部分和在所述第二鳍片的该被去除部分的侧壁上的所述第一隔离覆盖层的部分和所述第二隔离覆盖层的部分以形成凹槽。
11.根据权利要求10所述的方法，其特征在于，
去除所述第二鳍片的一部分和在所述第二鳍片的该被去除部分的侧壁上的所述第一隔离覆盖层的部分和所述第二隔离覆盖层的部分以形成凹槽的步骤包括：
去除所述第二鳍片的一部分以露出在所述第二鳍片的该被去除部分的侧壁上的所述第一隔离覆盖层的部分和所述第二隔离覆盖层的部分；
在所述第二鳍片的剩余部分的顶部上形成顶部绝缘物层；以及
在形成所述顶部绝缘物层之后，去除被露出的所述第一隔离覆盖层的所述部分和所述第二隔离覆盖层的所述部分。
12.根据权利要求8所述的方法，其特征在于，
所述第一鳍片包括：在所述衬底上的第一半导体鳍片和在所述第一半导体鳍片的表面上的第一绝缘物层；
所述第二鳍片包括：在所述衬底上的第二半导体鳍片和在所述第二半导体鳍片的表面上的第二绝缘物层。
13.根据权利要求12所述的方法，其特征在于，提供所述半导体结构的步骤包括：
提供初始结构，所述初始结构包括：衬底；在所述衬底上的间隔开的第一半导体鳍片和第二半导体鳍片；
在所述第一半导体鳍片的表面上形成的第一绝缘物层和在所述第二半导体鳍片的表面上形成第二绝缘物层；
在所述第一绝缘物层上形成包绕所述第一半导体鳍片的第一伪栅极，和在所述第二绝缘物层上形成包绕所述第二半导体鳍片的第二伪栅极；
在形成所述第一伪栅极和所述第二伪栅极之后的初始结构上形成第一隔离覆盖层；
对所述第一半导体鳍片以及在所述第一半导体鳍片之上的所述第一绝缘物层的部分和所述第一隔离覆盖层的部分进行刻蚀以形成凹陷；以及
在所述凹陷中外延生长第一电极。
14.根据权利要求8所述的方法，其特征在于，还包括：
在外延生长所述第二电极之后的半导体结构上形成第二层间电介质层；
对形成所述第二层间电介质层之后的半导体结构执行退火处理；以及
对执行所述退火处理之后的半导体结构执行平坦化处理。
15.一种半导体装置的制造方法，其特征在于，包括：
提供半导体结构，所述半导体结构包括：衬底，在所述衬底上的鳍片，在所述鳍片周围的沟槽，部分地填充所述沟槽的沟槽绝缘物层，以及在所述鳍片和所述沟槽绝缘物层上的隔离覆盖层；
在所述半导体结构上沉积第一层间电介质层，其中，所述第一层间电介质层形成在所述隔离覆盖层上；
对所述第一层间电介质层进行部分地刻蚀以露出所述鳍片的顶部；
在露出所述鳍片的顶部之后，去除所述鳍片的一部分以形成凹槽；以及
在所述凹槽中外延生长电极，其中，所述电极为源极或漏极。
16.根据权利要求15所述的方法，其特征在于，
在外延生长所述电极之前，所述方法还包括：对所述凹槽进行扩大处理；
在所述凹槽中外延生长电极的步骤包括：在被扩大处理后的所述凹槽中外延生长电极。
17.根据权利要求15所述的方法，其特征在于，
对所述第一层间电介质层进行部分地刻蚀以露出所述鳍片的顶部的步骤包括：以所述隔离覆盖层作为刻蚀停止层，对所述第一层间电介质层进行部分地刻蚀以露出在所述鳍片的顶部上的所述隔离覆盖层的一部分；以及去除被露出的在所述鳍片的顶部上的所述隔离覆盖层的所述部分以露出所述鳍片的顶部；
去除所述鳍片的一部分以形成凹槽的步骤包括：去除所述鳍片的一部分和在所述鳍片的该被去除部分的侧壁上的所述隔离覆盖层的部分以形成凹槽。
18.根据权利要求15所述的方法，其特征在于，
所述鳍片包括：在所述衬底上的半导体鳍片和在所述半导体鳍片的表面上的第一绝缘物层。
19.根据权利要求15所述的方法，其特征在于，还包括：
在外延生长所述电极之后的半导体结构上形成第二层间电介质层；
对形成所述第二层间电介质层之后的半导体结构执行退火处理；以及
对执行所述退火处理之后的半导体结构执行平坦化处理。
20.一种半导体装置，其特征在于，包括：
衬底；
在所述衬底上的间隔开的第一半导体鳍片和第二半导体鳍片；
在所述第一半导体鳍片和所述第二半导体鳍片周围的沟槽；
部分地填充所述沟槽的沟槽绝缘物层；
覆盖在所述沟槽绝缘物层上的隔离覆盖层；
在所述衬底之上且覆盖所述第一半导体鳍片和所述第二半导体鳍片的第一层间电介质层，其中，所述第一层间电介质层位于所述隔离覆盖层上，所述第一层间电介质层形成有露出所述第一半导体鳍片的第一凹槽和露出所述第二半导体鳍片的第二凹槽，所述第二凹槽与所述第一凹槽隔离开；以及
在所述第一半导体鳍片上且在所述第一凹槽中外延生长的第一电极，和在所述第二半导体鳍片上且在所述第二凹槽中外延生长的第二电极其中，所述第一电极为第一源极或第一漏极，所述第二电极为第二源极或第二漏极。
21.根据权利要求20所述的半导体装置，其特征在于，还包括：
在所述第一层间电介质层的一部分和所述第一电极上的盖层；以及
在所述盖层和所述第一层间电介质层上的第二层间电介质层。
22.一种半导体装置，其特征在于，包括：
衬底；
在所述衬底上的间隔开的第一半导体鳍片和第二半导体鳍片；
在所述第一半导体鳍片和所述第二半导体鳍片周围的沟槽；
部分地填充所述沟槽的沟槽绝缘物层；
在所述第一半导体鳍片、所述第二半导体鳍片和所述沟槽绝缘物层上的第一隔离覆盖层；
在所述第一半导体鳍片上的第一电极，其中，所述第一电极为第一源极或第一漏极；
在所述第一电极的表面上的表面绝缘物层；
在所述沟槽绝缘物层、所述表面绝缘物层、所述第一隔离覆盖层上的第二隔离覆盖层；
在所述衬底之上且覆盖所述第一半导体鳍片、所述第二半导体鳍片和所述第一电极的第一层间电介质层，其中，所述第一层间电介质层形成在所述第二隔离覆盖层上，所述第一层间电介质层形成有露出所述第二半导体鳍片的凹槽，所述凹槽与所述第一电极隔离开；以及
在所述第二半导体鳍片上且在所述凹槽中外延生长的第二电极，其中，所述第二电极为第二源极或第二漏极。
23.根据权利要求22所述的半导体装置，其特征在于，还包括：
在所述第一层间电介质层和所述第二电极上的第二层间电介质层。
24.一种半导体装置，其特征在于，包括：
衬底；
在所述衬底上的半导体鳍片；
在所述半导体鳍片周围的沟槽；
部分地填充所述沟槽的沟槽绝缘物层；
在所述沟槽绝缘物层上的隔离覆盖层；
在所述衬底之上且覆盖所述半导体鳍片的第一层间电介质层，其中，所述第一层间电介质层形成在所述隔离覆盖层上，所述第一层间电介质层形成有露出所述半导体鳍片的凹槽；以及
在所述半导体鳍片上且在所述凹槽中外延生长的电极，其中，所述电极为源极或漏极。
25.根据权利要求24所述的半导体装置，其特征在于，还包括：
在所述第一层间电介质层和所述电极上的第二层间电介质层。
CN201710615546.1A 2017-07-26 2017-07-26 半导体装置及其制造方法 Active CN109309052B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710615546.1A CN109309052B (zh) 2017-07-26 2017-07-26 半导体装置及其制造方法
US16/044,818 US10658511B2 (en) 2017-07-26 2018-07-25 Semiconductor device and manufacturing method therefor
US16/839,222 US11164973B2 (en) 2017-07-26 2020-04-03 Semiconductor device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710615546.1A CN109309052B (zh) 2017-07-26 2017-07-26 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN109309052A CN109309052A (zh) 2019-02-05
CN109309052B true CN109309052B (zh) 2020-10-16

Family

ID=65038231

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710615546.1A Active CN109309052B (zh) 2017-07-26 2017-07-26 半导体装置及其制造方法

Country Status (2)

Country Link
US (2) US10658511B2 (zh)
CN (1) CN109309052B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111696921B (zh) * 2019-03-15 2023-07-14 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103871856A (zh) * 2012-12-18 2014-06-18 中芯国际集成电路制造(上海)有限公司 金属栅极的形成方法
CN104733312A (zh) * 2013-12-18 2015-06-24 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US20160343858A1 (en) * 2015-05-21 2016-11-24 Yoon Hae KIM Semiconductor devices having multiple gate structures and methods of manufacturing such devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136383B2 (en) * 2012-08-09 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9059002B2 (en) * 2013-08-27 2015-06-16 International Business Machines Corporation Non-merged epitaxially grown MOSFET devices
US9472651B2 (en) * 2013-09-04 2016-10-18 Globalfoundries Inc. Spacerless fin device with reduced parasitic resistance and capacitance and method to fabricate same
US9236452B2 (en) * 2014-05-23 2016-01-12 Globalfoundries Inc. Raised source/drain EPI with suppressed lateral EPI overgrowth
US20160005868A1 (en) * 2014-07-01 2016-01-07 Globalfoundries Inc. Finfet with confined epitaxy
DE102015108091A1 (de) 2015-05-21 2016-11-24 Infineon Technologies Dresden Gmbh Transistoranordnung mit Leistungstransistoren und spannungslimitierenden Bauteilen
US9431399B1 (en) * 2015-12-15 2016-08-30 International Business Machines Corporation Method for forming merged contact for semiconductor device
US10050043B2 (en) * 2016-01-29 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Static random access memory (SRAM) using FinFETs with varying widths of fin structures
US10796924B2 (en) * 2016-02-18 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof by forming thin uniform silicide on epitaxial source/drain structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103871856A (zh) * 2012-12-18 2014-06-18 中芯国际集成电路制造(上海)有限公司 金属栅极的形成方法
CN104733312A (zh) * 2013-12-18 2015-06-24 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US20160343858A1 (en) * 2015-05-21 2016-11-24 Yoon Hae KIM Semiconductor devices having multiple gate structures and methods of manufacturing such devices

Also Published As

Publication number Publication date
US20190035925A1 (en) 2019-01-31
US20200235233A1 (en) 2020-07-23
US10658511B2 (en) 2020-05-19
CN109309052A (zh) 2019-02-05
US11164973B2 (en) 2021-11-02

Similar Documents

Publication Publication Date Title
US10312369B2 (en) Semiconductor Fin FET device with epitaxial source/drain
US9368592B2 (en) Metal gate structure
KR101745793B1 (ko) 복수의 핀을 갖는 반도체 디바이스 및 그 제조 방법
CN106033757B (zh) 具有抗穿通层的高迁移率器件及其形成方法
US10084050B2 (en) Semiconductor device with low-K gate cap and self-aligned contact
US8217469B2 (en) Contact implement structure for high density design
US20120153393A1 (en) Transistor, Semiconductor Device Comprising the Transistor and Method for Manufacturing the Same
US20150111362A1 (en) Method Of Making A FinFET Device
US9177956B2 (en) Field effect transistor (FET) with self-aligned contacts, integrated circuit (IC) chip and method of manufacture
KR20180069703A (ko) 반도체 디바이스 및 방법
TWI614869B (zh) 互連結構與其製造方法和應用其之半導體元件
CN109841569B (zh) 具有增强的栅极接触件和阈值电压的栅极结构及其方法
US9379104B1 (en) Method to make gate-to-body contact to release plasma induced charging
US10276685B2 (en) Heterojunction tunnel field effect transistor fabrication using limited lithography steps
US11515165B2 (en) Semiconductor device and method
KR102502370B1 (ko) 반도체 디바이스 및 방법
KR20220115841A (ko) 반도체 디바이스 및 방법
CN109309052B (zh) 半导体装置及其制造方法
US20080217705A1 (en) Trench formation in a semiconductor material
US10784143B2 (en) Trench isolation preservation during transistor fabrication
US20230031993A1 (en) Semiconductor structure with composite oxide layer
US20230307296A1 (en) Stacked device with buried interconnect

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant